JPH04357860A - 配線基板およびそれを用いた電子回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の集積回路チップを
搭載し、集積回路チップの入出力信号を相互接続するた
めの配線基板およびそれを用いた電子回路装置に係り、
特に信号伝播速度の高速化が要求される電子計算機等の
大型論理装置に好適な配線基板およびそれを用いた電子
回路装置に関する。

【０００２】

【従来の技術】従来、電子計算機等において動作速度の
高速化を図るためには、集積回路チップの動作を高速化
するだけではなく、複数の集積回路チップを搭載し、各
集積回路チップの入出力信号を相互に接続するための配
線基板内部での信号の伝播遅れ時間をも短縮する必要が
ある。このためには、配線基板上に集積回路チップを高
密度に実装でき、基板内の信号伝播遅れ時間が小さく、
集積回路チップからスルーホールへの引き出し配線やス
ルーホール自体が持つ寄生的な容量やインダクタンスが
小さい配線基板が必要となる。上述の如き特性を有する
配線基板の一つに、本出願人が先に特願平１−１７５４
６４号（特開平３−４１７５７号公報参照）により提案
した厚膜薄膜積層基板がある。この配線基板は、配線層
および電源層を有するアルミナセラミック基板の表面に
、ポリイミド系樹脂に薄膜プロセスを適用して微細な信
号配線層を形成したものである。ポリイミド樹脂の適用
による低誘電率化、薄膜プロセスの適用による配線の高
密度化およびスルーホール長の短縮等により、配線基板
に要求される上述の特性が有効に実現されている。なお
、上記配線基板においては、上述の特徴に加えて、更に
、最大の長さを有する配線の直流抵抗値を信号配線の特
性インピーダンス値の１／１０以下とし、エミッタ結合
回路を用いて受端終端伝送方式を行っているため、より
高速な信号伝送が可能となっている。

【０００３】

【発明が解決しようとする課題】ところで、近年、電子
計算機の処理速度の一層の向上に伴い、従来の小型の配
線基板を大型のプリント基板上に搭載したいわゆるカー
ドオンボード実装では、両基板を接続するためのコネク
タ等の時間遅れがネックとなり、処理速度の向上が図れ
ない恐れが出てきている。この課題を解決するためには
、電子計算機のＣＰＵを構成する集積回路チップをすべ
て１枚の配線基板上に実装し、コネクタ等の時間遅れを
取り去る必要がある。現在、大型電子計算機における集
積回路チップは高集積化が進められており、大型計算機
に使用する高速バイポーラチップでも、集積度１万ゲー
トクラスのものが実用化されている。しかし、大型計算
機のＣＰＵは５０〜１００万ゲートの規模を有しており
、たとえ、上述の如き高集積チップを用いたとしても、
５０〜１００チップを１枚の基板上に実装する必要が出
てくる。従って、例えば、１５ｍｍ角のチップを２０ｍ
ｍピッチで１００チップ搭載すると、配線基板の大きさ
は、少なくとも１辺２００ｍｍ角となる。上述の如き大
型の配線基板を、前記従来例に示される如き厚膜薄膜積
層基板で形成した場合、製造時の歩留まり、特に薄膜配
線の歩留まりが低下し、ひいては計算機全体のコストを
上昇させてしまう可能性が生ずる。また、薄膜配線層の
下地となる厚膜基板は、焼結時の収縮ばらつきによる寸
法のばらつきが大きい。これに対して、薄膜配線層の形
成には一般に写真蝕刻技術を用いるため、寸法のばらつ
きは厚膜基板に比べて非常に小さい。従って、上述の２
００ｍｍ角の厚膜基板上に薄膜配線層を形成する場合、
厚膜基板と薄膜基板の位置合わせが容易でなくなる可能
性が生ずる。更に、薄膜配線導体は通常スパッタやメッ
キ等を用いて形成するが、これらの方式では導体厚さを
厚くすることは容易でないため、配線導体の断面積は厚
膜基板内の配線に比べて１／１０以下となる。従って、
厚膜基板内の配線よりも電気伝導度の良い配線材料を用
いたとしても、薄膜配線導体の配線抵抗は厚膜配線の数
倍となる。この場合、前述の如く、配線抵抗を特性イン
ピーダンスの１／１０以下に低減可能な配線長は数ｃｍ
以下となり、約２００ｍｍ角の大型基板内の全配線に対
して高速な受端終端伝送を適用することは容易でなくな
る。本発明は上記事情に鑑みてなされたもので、その目
的とするところは、電子計算機の処理速度の一層の向上
に伴って発生する上述の如き諸問題を解消し、良好な信
号伝送特性を有する薄膜配線層の利点を損なうことなく
、高歩留まりで製造可能な大型の厚膜薄膜積層配線基板
およびそれを用いた電子回路装置を提供することにある
。

【０００４】

【課題を解決するための手段】本発明の上記目的は、内
部に配線層を有する厚膜基板の表面に薄膜配線層を積層
した集積回路チップ搭載用の配線基板において、前記厚
膜基板上の薄膜配線層に、当該薄膜配線層内部では電気
的な接続を有さない複数の領域を形成し、結線すべき複
数の集積回路チップが、同一の前記薄膜配線領域すなわ
ち薄膜領域内で電気的な接続を有する薄膜配線領域上に
搭載されている場合は薄膜配線で結線を行い、異なった
薄膜配線領域すなわち薄膜領域内で電気的な接続を有さ
ない薄膜配線領域上に搭載されている場合は厚膜基板内
の配線で結線を行う如く構成したことを特徴とする厚膜
薄膜積層基板、および、複数の集積回路チップまたは集
積回路パッケージを搭載し、該集積回路チップまたは集
積回路パッケージの電気的な相互接続を行う配線基板お
よび外部との信号入出力を行うピンまたはコネクタを有
する電子回路装置において、前記配線基板が、内部に配
線層を有する厚膜基板の表面に薄膜配線層を積層した配
線基板であり、かつ、前記薄膜配線層が薄膜配線層内部
では電気的な接続を有さない複数の領域から成り、該複
数の薄膜領域間の結線を前記厚膜基板内の信号配線層を
用いて行う如く構成した配線基板であることを特徴とす
る電子回路装置により達成される。

【０００５】

【作用】本発明に係る配線基板においては、厚膜基板上
の薄膜配線層に薄膜配線層内部では電気的な接続を有さ
ない複数の領域に分割することにより、各領域内におけ
る平均的な配線長を短縮することが可能となる。従って
、スパッタやメッキ等を用いて高抵抗の薄膜配線導体を
形成する場合でも、配線長が短くでき、その配線抵抗を
前記従来例に示されている如く、特性インピーダンス値
の１０分の１以下という値に設定することが可能となる
。上述の如く、厚膜基板上に、薄膜配線層内部では電気
的な接続を有さない複数の薄膜配線領域を形成するには
、写真蝕刻技術を用いられるが、写真工程における露光
に用いるレンズは、大口径のレンズよりも小口径の方が
解像度等がよい。一方、薄膜配線層の歩留まりは、複数
の領域に分割して形成するしないにかかわらず、形成す
べき合計面積と欠陥密度に依存する。従って、合計面積
の同じ薄膜配線層を形成する場合は、解像度の低い大口
径レンズで欠陥密度の高い配線層を一括形成するより、
解像度の高い小口径のレンズで欠陥密度の低い配線層を
分割露光することが、歩留まり向上の点で有利となる。 また、写真工程において小口径レンズを用いて露光を行
う場合、薄膜配線層の全領域を露光可能領域内に納める
ことはできない。この場合、薄膜配線領域では電気的な
接続を有さない薄膜配線領域の１単位分が露光可能領域
に入るレンズを用い、各領域を分割して露光する事によ
り、配線領域全体を露光する事が可能となる。更に、各
領域の配線パターンが異なる場合は、各領域の露光毎に
露光用マスクを交換すればよい。更に、各領域を分割し
て露光することにより、分割した領域内で下層との位置
合わせを行えばよくなるので、全領域を大口径のレンズ
で一括して形成する場合に比べ位置合わせが楽になる。 これは、特に寸法ばらつきの大きい厚膜基板と最下層の
薄膜信号層の位置合わせを行う際に最も効果が出る。な
お、絶縁材料の塗布や配線材料のスパッタあるいはメッ
キ形成、および、それら絶縁材料や配線材料の蝕刻に関
しては全領域を一括して行うことにより、従来の薄膜形
成プロセスを特に変更する必要はなくなる。更に、上記
に加えて、送端側に終端抵抗を有するエミッタ結合回路
を用いて薄膜配線領域内の信号伝送を行う如く構成する
ことにより、受端側に終端抵抗を配置する受端終端伝送
方式に比べて、配線に流れる電流を非常に微少な値に低
減することができる。従って、配線抵抗による信号振幅
の低下がなくなり、長距離配線の駆動が可能となる。こ
れにより、低コストで信号電気特性の優れた電子回路装
置を実現することができる。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の第１の実施例を示す、厚
膜薄膜積層基板を用いた電子回路装置の上面図（ａ）お
よび断面図（ｂ）である。厚膜薄膜積層基板は、アルミ
ナセラミックを絶縁材料としタングステンを導体材料と
した厚膜配線層を積層した厚膜基板１７、および、ポリ
イミドを絶縁材料とし銅を導体材料とした薄膜配線層１
８から構成されている。上記薄膜配線層１８は、図に示
す破線を境界として、当該薄膜配線層１８内では電気的
に接続されていない複数の領域１８ａ，１８ｂ，・・・
・等（本実施例の場合は、４領域）からなる。薄膜配線
領域１８ａ，１８ｂ，・・・・等の表面には、ＥＣＬ回
路により構成された複数の集積回路チップ１，１’，１
”・・・・等が、半田製のＣＣＢバンプ２により接続さ
れている。更に、厚膜基板１７の裏面には、コバール製
の信号ピン１６が半田等によってロウ付けされている。 基板の格子ピッチは、薄膜配線層が５０μｍ、厚膜配線
層が５００μｍである。ここで、集積回路チップ１から
の出力信号のうち、同一の薄膜配線領域１８ａ上に搭載
された集積回路チップ１’に入力されるものは、薄膜配
線領域１８ａ内部の薄膜信号配線６により結線される。 また、集積回路チップ１の出力のうち、異なった薄膜配
線領域１８ｂ上に搭載された集積回路チップ１”に入力
されるものは、薄膜配線領域１８ａ内部の厚膜薄膜接続
用の専用配線（以下、単に「接続配線」という）１２を
経由して、厚膜基板１７内部の厚膜信号配線１０により
結線される。なお、集積回路チップの出力のうち、信号
ピン１６に結線されるべきものに関しても、異なった薄
膜配線領域上の集積回路チップに接続される配線と同様
に、接続配線１２’および厚膜信号配線１０’を経由し
て、信号ピン１６に結線が行われる。

【０００７】図２は、前述の、従来の厚膜薄膜混成基板
を示す上面図（ａ）および断面図（ｂ）である。図１（
ａ）および（ｂ）に示す実施例との違いは、薄膜配線層
１８が従来例では単一の薄膜領域からなるのに対して、
図１に示す実施例では薄膜配線層内部では電気的に接続
されていない複数の薄膜領域からなる点である。以下、
この違いについて説明する。通常、薄膜配線層の形成に
は写真蝕刻技術が用いられる。この場合、薄膜配線層の
形成面積が大型化すると、写真工程における露光にも大
口径のレンズが必要になる。しかし、大口径のレンズは
小口径のレンズに比べて解像度等が落ちるため、薄膜配
線の欠陥密度λも増加する。従って、大口径のレンズを
用いた場合の薄膜配線層の欠陥密度をλ１、小口径のレ
ンズを用いた場合の薄膜配線層の欠陥密度をλ２とおく
と、　　　　　　　　λ１＞λ２　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　・・・・（１）の関係が生じる
。次に、大口径のレンズを用いて面積Ｓの薄膜配線層を
一括露光する代わりに、小口径のレンズを用いて面積Ｓ
／ｎの薄膜配線層をｎ個分割露光する場合を考える。分
割露光するしないに関わらず、薄膜配線層の歩留まりＹ
は、形成すべき合計面積Ｓと欠陥密度λに依存し、 　　　　　　　　Ｙ＝ｅｘｐ（−λ・Ｓ）　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　・・・・（２）で与えられる。従って、大口径の
レンズを用いて一括露光した場合の歩留まりをＹ１、小
口径のレンズを用いて分割露光した場合の歩留まりをＹ
２とおくと、上述の式（２）より、 　　　　　　　　Ｙ１＝ｅｘｐ（−λ１・Ｓ）　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　・・・・（３）　　　　　　　　Ｙ２＝ｅｘｐ（
−λ２・Ｓ）　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　・・・・（４）なる関係を
得る。従って、式（１），（３），（４）より、　　　
　　　　　Ｙ１＜Ｙ２　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　・・・・（５）となり、分割露光を用いて
高歩留まりの薄膜配線層を形成できることがわかる。本
実施例では、各露光工程毎に４回の露光で４個の薄膜配
線領域を形成した。また、各露光時の下層との位置合わ
せは、４個の領域で独立に行った。一般に、Ｎ回の分割
露光でＮ個の配線領域全体を露光するようにすれば、小
口径のレンズでも基板全面に渡る露光が可能となる。ま
た、ポリイミドの塗布，銅のスパッタ蒸着はすべての配
線領域に対して一括して行ったので、特に従来プロセス
を変更する必要は無かった。

【０００８】図３は、図１に示した集積回路チップ１を
エミッタ結合回路を用いて構成し、薄膜信号配線６の駆
動に、配線の受端側に終端抵抗を配置する受端終端伝送
方式を用いた場合の配線抵抗の影響を示す図である。前
述の如く、前記従来例には、受端終端を有効に使用する
には、配線抵抗Ｒと特性インピーダンスＺ０の比　Ｒ／
Ｚ０を０．１以下とすれば良いことが示されている。図
３においては、横軸に配線長Ｌ、縦軸に上述のＲ／Ｚ０
を取り、単位長さ当たりの配線抵抗Ｒ０をパラメータと
して、Ｒ／Ｚ０＜０．１を満足する配線長を示している
（なお、Ｒ＝Ｒ０・Ｌの関係がある）。また、薄膜信号
配線の配線幅は２０μｍ一定、Ｚ０＝５０Ωの条件を設
定している。配線幅が一定であるので、配線厚さｔと単
位長さ当たりの配線抵抗Ｒ０は比例関係にある。ここで
、薄膜配線層の形成には通常スパッタやメッキが用いら
れるが、これにより形成可能な配線厚さはおよそ５μｍ
以下であり、１０μｍを超えるとプロセス時間が非常に
増加してしまう。この配線厚さ５μｍ以下という条件で
　薄膜信号配線に受端終端伝送方式を適用しようとする
と、図３に示すように、Ｒ／Ｚ０が０．１以下となる仕
様条件では、配線長約３ｃｍまでしか信号伝送ができな
いことになる。 一般に、１辺の長さがａの正方形配線領域が存在する場
合、その配線領域で生ずる可能性のある最大配線長は２
ａである。従って、上記の３ｃｍという配線長制限は、
１辺１．５ｃｍの正方形配線領域内でしか　受端信号伝
送方式が適用できないことになる。一方、最近の集積回
路チップの外形寸法は約１．５ｃｍであるので、これで
は実用的でない。これに対して、図４は、図１に示す薄
膜信号配線６の駆動に、エミッタ結合回路の送端側に終
端抵抗を配置する送端終端伝送方式を用いた場合の効果
を示したものである。横軸に配線長Ｌ、縦軸に送端側の
エミッタ結合回路と薄膜信号配線の合計遅延時間を示し
ている。 送端終端伝送方式の遅延時間（実線）は、配線抵抗Ｒ０
＝０の場合の　理想的な受端終端伝送方式の遅延時間（
破線で示されている）に比べて、配線長２０ｃｍの点で
も約１割増加しているだけで、遜色無い性能を示してい
る。これにより、受端終端伝送方式の適用が不可能な配
線長が３ｃｍ以上の領域でも、送端終端伝送方式を用い
ることにより、高速な信号伝送が実現できることがわか
る。

【０００９】図５は、本発明の第２の実施例を示す電子
回路装置の断面図である。電子回路装置４０は、第１の
実施例において述べた厚膜配線層１７の上部に、薄膜配
線層内部では電気的に接続されていない薄膜領域１８ａ
，１８ｂ，・・・・等を含む薄膜配線層１８を形成した
厚膜薄膜積層基板の表面に、ＣＣＢバンプ２を用いて複
数の集積回路チップ１を接続し、かつ、第１の実施例に
示したと同様に相互接続を行ったものである。集積回路
チップ１の上面には、熱伝導コンパウンド２３を介して
、内部に冷媒が流れる冷却体２２が搭載されており集積
回路チップの冷却を行う如く構成されている。冷却体２
２への冷媒供給は、内部に冷媒流路を有するキャップ２
０およびフレキシブルパイプ２１により行う。また、キ
ャップ２０は厚膜基板１７に半田等で固着されており、
集積回路チップ１を外界から封止している。更に、厚膜
基板１７の下面には、基板内の配線を外部の配線ボード
に接続するための信号ピン１６および電源ピン３５が設
けられている。本構造を用いることにより、電子回路装
置の処理速度が向上し、従って、本装置を用いた計算機
等の処理能力を向上させることが可能となる。

【００１０】

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、良好な信号伝送特性を有する薄膜配線層の利点を
損なうことなく、高歩留まりで大型の厚膜薄膜積層配線
基板を形成することができるので、従来に比べ低コスト
かつ高性能な電子計算機等の大型論理装置を実現するこ
とができるという顕著な効果を奏するものである。

【００１１】

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す上面図および断面
図である。

【図２】従来例を示す上面図および断面図である。

【図３】受端終端伝送方式における配線抵抗の影響を説
明するための特性図である。

【図４】送端終端伝送方式の効果を示す特性図である。

【図５】本発明の第２の実施例を示す断面図である。

【符号の説明】

１：集積回路チップ、２：ＣＣＢバンプ、６：薄膜信号
配線、１０：厚膜信号配線、１２：接続配線、１６：信
号ピン、１７：厚膜基板、１８：薄膜配線層、１８ａ，
１８ｂ，・・・・：薄膜配線領域、２０：キャップ、２
１：フレキシブルパイプ、２２：冷却体、２３：熱伝導
コンパウンド、３５：電源ピン、４０：電子回路装置。

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　内部に配線層を有する厚膜基板の表面
   に薄膜配線層を積層した集積回路チップ搭載用の配線基
   板において、前記厚膜基板上の薄膜配線層に、当該薄膜
   配線層内部では電気的な接続を有しない複数の領域を形
   成し、結線すべき複数の集積回路チップが、同一の前記
   薄膜配線領域、すなわち薄膜領域内で電気的な接続を有
   する薄膜配線領域上に搭載されている場合は薄膜配線で
   結線を行い、異なった薄膜配線領域、すなわち薄膜領域
   内で電気的な接続を有さない薄膜配線領域上に搭載され
   ている場合は厚膜基板内の配線で結線を行う如く構成し
   たことを特徴とする配線基板。
2. 【請求項２】　　前記複数の領域からなる薄膜配線層の
   形成に写真蝕刻技術を用い、かつ、写真工程においては
   前記複数の薄膜領域毎に露光を行って形成することを特
   徴とする請求項１記載の配線基板。
3. 【請求項３】　　前記複数の領域からなる薄膜配線層の
   形成に写真蝕刻技術を用い、蝕刻工程においては前記複
   数の薄膜領域を一括して処理し形成することを特徴とす
   る請求項２記載の配線基板。
4. 【請求項４】　　前記薄膜配線層内の信号伝送に、送端
   側に終端抵抗を有するエミッタ結合回路を用いる如く構
   成したことを特徴とする請求項１〜３のいずれかに記載
   の配線基板。
5. 【請求項５】　　複数の集積回路チップまたは集積回路
   パッケージを搭載し、該集積回路チップまたは集積回路
   パッケージの電気的な相互接続を行う配線基板および外
   部との信号入出力を行うピンまたはコネクタを有する電
   子回路装置において、前記配線基板が、内部に配線層を
   有する厚膜基板の表面に薄膜配線層を積層した配線基板
   であり、かつ、前記薄膜配線層が薄膜配線層内部では電
   気的な接続を有さない複数の領域から成り、該複数の薄
   膜領域間の結線を前記厚膜基板内の信号配線層を用いて
   行う如く構成した配線基板であることを特徴とする電子
   回路装置。