JPH04355795A - Distortion circuit - Google Patents

Distortion circuit

Info

Publication number
JPH04355795A
JPH04355795A JP3160098A JP16009891A JPH04355795A JP H04355795 A JPH04355795 A JP H04355795A JP 3160098 A JP3160098 A JP 3160098A JP 16009891 A JP16009891 A JP 16009891A JP H04355795 A JPH04355795 A JP H04355795A
Authority
JP
Japan
Prior art keywords
musical tone
tone signal
register
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3160098A
Other languages
Japanese (ja)
Other versions
JP3149459B2 (en
Inventor
Shiro Ishiguro
士郎 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP16009891A priority Critical patent/JP3149459B2/en
Publication of JPH04355795A publication Critical patent/JPH04355795A/en
Application granted granted Critical
Publication of JP3149459B2 publication Critical patent/JP3149459B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE:To outputs a musical sound which is rich in timbre and to output a sound which is close to a live sound when the level of an input musical sound signal is low by varying the mixing ratio of a signal generated from an input musical sound signal through distortion processing and the input musical sound signal according to the level of the input musical sound signal. CONSTITUTION:A level detecting means 20 detects the level of the input musical sound signal, a distortion generating means 21 adds distortion to the input musical sound signal, and a filtering means 22 performs a filtering process. A mixing means 23 mixes the output of the filtering means 22 and the input musical sound signal while setting the mixing ratio according to the level of the input musical sound signal detected by the level detecting means 20 and outputs the mixed signal as an output musical sound signal.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本願各発明はディストーション回
路に関し、詳細には、入力楽音波形を歪ませて多くの倍
音成分を含ませることにより豊かな音質の出力楽音信号
を得るディストーション回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a distortion circuit, and more particularly, to a distortion circuit which distorts an input musical sound waveform to include many overtone components to obtain an output musical tone signal with rich tone quality.

【0002】0002

【従来の技術】電子弦楽器(例えば、ギター等)や電子
オルガン及びシンセサイザー等の電子楽器、さらには他
の音源で発生された音を加工して出力する楽音出力装置
等の音を取り扱う装置においては、いかに豊かな音色の
楽音を出すかが重要な課題となる。この豊かな音を出す
ための手段として、従来から音源等で発生された音の電
気信号に多くの倍音成分を含ませるディストーション処
理を施すことが行なわれている。
[Prior Art] In devices that handle sound, such as electronic stringed instruments (for example, guitars, etc.), electronic musical instruments such as electronic organs and synthesizers, and musical sound output devices that process and output sounds generated by other sound sources, An important issue is how to produce musical tones with rich tones. As a means to produce such rich sounds, distortion processing has been conventionally performed to include many overtone components in the electrical signal of the sound generated by a sound source or the like.

【0003】このような従来のディストーション回路と
しては、例えば、図16に示すように、ディストーショ
ン回路1を、フィルタ回路2、歪発生回路3及びローパ
スフィルタ回路4を備えている。この従来のディストー
ション回路1は、入力楽音信号に含まれるノイズを歪発
生回路3の前段に設けられたフィルタ回路2により除去
し、該入力楽音信号の波形を歪発生回路3で所定信号レ
ベルでクリップして歪ませる。この歪発生回路3で歪ま
せた楽音信号を、歪発生回路3の後段に設けられたロー
パスフィルタ回路4に出力し、ローパスフィルタ回路4
は、歪回路3から入力される歪の加わった楽音波形の不
要な高調波成分をある程度除去して、音に丸みを付けて
出力楽音信号として出力する。したがって、出力楽音信
号は、ローパスフィルタ回路4により不要な高調波成分
を除去することにより、柔らかい温かみのある音として
楽音発生装置等から出力することができる。
Such a conventional distortion circuit includes, for example, a distortion circuit 1, a filter circuit 2, a distortion generation circuit 3, and a low-pass filter circuit 4, as shown in FIG. This conventional distortion circuit 1 removes noise contained in an input musical tone signal by a filter circuit 2 provided before a distortion generating circuit 3, and clips the waveform of the input musical tone signal at a predetermined signal level by the distortion generating circuit 3. and distort it. The musical tone signal distorted by this distortion generation circuit 3 is output to a low-pass filter circuit 4 provided after the distortion generation circuit 3, and the low-pass filter circuit 4
removes to some extent unnecessary harmonic components of the distorted musical sound waveform input from the distortion circuit 3, adds roundness to the sound, and outputs it as an output musical sound signal. Therefore, by removing unnecessary harmonic components from the output musical tone signal using the low-pass filter circuit 4, it is possible to output the musical tone signal as a soft and warm sound from the musical tone generator or the like.

【0004】0004

【発明が解決しようとする課題】しかしながら、このよ
うな従来のディストーション回路にあっては、歪発生回
路の後段にローパスフィルタ回路を設けていたため、電
子弦楽器等の楽音の音量を絞って生音に近い状態で演奏
させたい場合、歪発生回路は、信号レベルが低いことか
ら入力楽音信号に歪を加えることなく出力するが、歪発
生回路の後段に設けられたローパスフィルタ回路による
フィルタリング処理は施されるため、生音とは異なる音
、例えば、生音よりもこもった音が演奏されることにな
る。その結果、生音に近い状態で演奏することができな
いという問題があった。
[Problem to be Solved by the Invention] However, in such conventional distortion circuits, a low-pass filter circuit is provided after the distortion generation circuit, so it is difficult to reduce the volume of musical sounds such as electronic stringed instruments and make them close to live sounds. If you want to play the input musical sound signal in the same state, the distortion generation circuit outputs the input musical sound signal without adding distortion because the signal level is low, but filtering processing is performed by the low-pass filter circuit installed after the distortion generation circuit. Therefore, a sound that is different from the live sound, for example, a sound that is more muffled than the live sound, is played. As a result, there was a problem in that it was not possible to perform in a state close to the real sound.

【0005】そこで、本願各発明は、入力楽音信号に歪
を加えるとともにフィルタリング処理を施した楽音信号
による音楽正豊かな演奏を可能とするとともに、入力楽
音信号の音量が絞られたときには、生音に近い音の演奏
を可能とすることを目的としている。
[0005] Therefore, the inventions of the present application enable a musical performance that is rich in musical accuracy using a musical sound signal that applies distortion to an input musical sound signal and undergoes filtering processing, and when the volume of the input musical sound signal is reduced, it is possible to perform a musical sound that is similar to a live sound when the volume of the input musical sound signal is reduced. The purpose is to make it possible to play similar sounds.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明は、
ディストーション回路が、入力する楽音信号の信号レベ
ルを検出するレベル検出手段と、入力する楽音信号の波
形を歪ませる歪発生手段と、前記歪発生手段の出力する
楽音信号に所定のフィルタリング処理を施すフィルタリ
ング手段と、前記入力楽音信号と前記フィルタリング手
段の出力する楽音信号とを任意の混合比率で混合して出
力する混合手段と、前記混合手段による混合比率を前記
レベル検出手段の検出結果に基づいて設定する混合比率
設定手段と、を備えたことを特徴とし、請求項2記載の
発明は、ディストーション回路が、入力する楽音信号の
信号レベルを検出するレベル検出手段と、入力する楽音
信号の波形を歪ませる歪発生手段と、前記歪発生手段の
出力する楽音信号に所定のフィルタリング処理を施すフ
ィルタリング手段と、前記レベル検出手段の検出結果に
基づいて入力楽音信号と前記フィルタリング手段の出力
する楽音信号のいずれかを選択して出力する選択手段と
、を備えたことを特徴としている。
[Means for solving the problem] The invention according to claim 1 includes:
A distortion circuit includes a level detecting means for detecting the signal level of an input musical tone signal, a distortion generating means for distorting the waveform of the input musical tone signal, and a filtering device for performing a predetermined filtering process on the musical tone signal output from the distortion generating means. means, mixing means for mixing and outputting the input musical tone signal and the musical tone signal output from the filtering means at an arbitrary mixing ratio, and setting the mixing ratio by the mixing means based on the detection result of the level detecting means. The invention according to claim 2 is characterized in that the distortion circuit comprises a level detection means for detecting the signal level of the input musical tone signal, and a mixing ratio setting means for distorting the waveform of the input musical tone signal. filtering means that performs a predetermined filtering process on the musical tone signal outputted by the distortion generating means; and a filtering means that performs predetermined filtering processing on the musical tone signal outputted by the distortion generating means; The present invention is characterized by comprising a selection means for selecting and outputting one of the following.

【0007】[0007]

【作用】請求項1記載の発明においては、入力楽音信号
は、レベル検出手段に入力され、レベル検出手段は、入
力楽音信号の信号レベルを検出する。また入力楽音信号
は、歪発生手段に入力され、歪発生手段は、入力楽音信
号の波形を歪ませてフィルタリング手段に出力する。フ
ィルタリング手段は、歪発生手段の出力する楽音信号に
所定のフィルタリング処理を施し、混合手段に出力する
。混合手段は、前記入力楽音信号とフィルタリング手段
の出力する楽音信号とを任意の混合比率で混合し、出力
楽音信号として出力する。この混合手段による混合比率
は、前記前記レベル検出手段の検出結果に基づいて混合
比率設定手段により設定される。したがって、入力楽音
信号に歪を含ませるとともにフィルタリング処理を施し
て、音楽性豊かな楽音の演奏を可能とすることができ、
かつ入力楽音信号のレベルが絞られたときには、入力楽
音信号のレベルに基づいて入力楽音信号の混合比率を多
くすることにより、生音に近い音の演奏を可能とするこ
とができる。請求項2記載の発明においては、入力楽音
信号は、レベル検出手段及び選択手段に入力され、レベ
ル検出手段は、入力楽音信号の信号レベルを検出する。 また入力楽音信号は、歪発生手段に入力され、歪発生手
段は、入力楽音信号の波形を歪ませてフィルタリング手
段に出力する。フィルタリング手段は、歪発生手段の出
力する楽音信号に所定のフィルタリング処理を施し、選
択手段に出力する。選択手段は、前記レベル検出手段の
検出結果に基づいて、前記入力楽音信号とフィルタリン
グ手段の出力する楽音信号とのいずれかを選択して出力
楽音信号として出力する。したがって、入力楽音信号が
所定レベルを超えるときには、入力楽音信号の波形を歪
ませるとともにフィルタリング処理を施して、音楽性豊
かな楽音の演奏を可能とすることができ、また入力楽音
信号のレベルが絞られて所定レベル以下になると、入力
楽音信号をそのまま出力楽音信号として出力し、生音の
演奏を可能とすることができる。
In the first aspect of the invention, the input musical tone signal is input to the level detecting means, and the level detecting means detects the signal level of the input musical tone signal. Further, the input musical tone signal is input to the distortion generating means, and the distortion generating means distorts the waveform of the input musical tone signal and outputs the distorted waveform to the filtering means. The filtering means performs a predetermined filtering process on the musical tone signal output from the distortion generating means and outputs it to the mixing means. The mixing means mixes the input musical tone signal and the musical tone signal output from the filtering means at an arbitrary mixing ratio and outputs the mixture as an output musical tone signal. The mixing ratio by this mixing means is set by a mixing ratio setting means based on the detection result of the level detecting means. Therefore, it is possible to include distortion in the input musical tone signal and to perform filtering processing, thereby making it possible to perform musical tones with rich musicality.
In addition, when the level of the input musical sound signal is narrowed down, by increasing the mixing ratio of the input musical sound signal based on the level of the input musical sound signal, it is possible to perform a sound close to a real sound. In the invention as set forth in claim 2, the input musical tone signal is input to the level detecting means and the selecting means, and the level detecting means detects the signal level of the input musical tone signal. Further, the input musical tone signal is input to the distortion generating means, and the distortion generating means distorts the waveform of the input musical tone signal and outputs the distorted waveform to the filtering means. The filtering means performs a predetermined filtering process on the musical tone signal output from the distortion generating means and outputs it to the selection means. The selection means selects either the input musical tone signal or the musical tone signal output from the filtering means, based on the detection result of the level detection means, and outputs the selected one as an output musical tone signal. Therefore, when the input musical tone signal exceeds a predetermined level, the waveform of the input musical tone signal is distorted and filtering processing is performed to enable musical tones with rich musicality to be played, and the level of the input musical tone signal is reduced. When the input musical tone signal reaches a predetermined level or lower, the input musical tone signal is output as is as an output musical tone signal, making it possible to perform live tones.

【0008】[0008]

【実施例】以下、実施例に基づいて具体的に説明する。 図1から図15は、請求項1記載の発明のディストーシ
ョン回路の一実施例を示す図である。
[Example] The following is a detailed explanation based on an example. 1 to 15 are diagrams showing an embodiment of a distortion circuit according to the invention according to claim 1.

【0009】図1は、請求項1記載の発明のディストー
ション回路10の回路構成図であり、ディストーション
回路10は、A/D変換器11、DSP(ディジタル信
号処理プロセッサ:Digital Signal P
rocessor)12、D/A変換器13、CPU(
Central Processing Unit)1
4、ROM(Read OnlyMemory)15及
びRAM(Random Access Memory
) 16等を備えている。
FIG. 1 is a circuit configuration diagram of a distortion circuit 10 according to a first aspect of the invention. The distortion circuit 10 includes an A/D converter 11, a DSP (Digital Signal
rocessor) 12, D/A converter 13, CPU (
Central Processing Unit)1
4. ROM (Read Only Memory) 15 and RAM (Random Access Memory)
) 16 mag.

【0010】A/D変換器11には、ギター等の電子弦
楽器等から出力される楽音波形を所定のサンプリング間
隔でサンプリングしたアナログの入力楽音信号が入力さ
れ、A/D変換器11は、アナログの入力楽音信号をデ
ィジタル変換してディジタルの入力楽音信号をDSP1
2に出力する。したがって、DSP12には、所定サン
プリング間隔でサンプリングされディジタル変換された
入力楽音信号が入力される。DSP12は、A/D変換
器11から入力される入力楽音信号に本発明のディスト
ーション処理を施してD/A変換器13に出力する。
[0010] The A/D converter 11 receives an analog input musical sound signal obtained by sampling a musical sound waveform output from an electronic stringed instrument such as a guitar at a predetermined sampling interval. The input musical tone signal is converted into digital signal and the digital input musical tone signal is sent to DSP1.
Output to 2. Therefore, an input musical tone signal sampled at predetermined sampling intervals and digitally converted is input to the DSP 12. The DSP 12 subjects the input musical tone signal inputted from the A/D converter 11 to the distortion processing of the present invention and outputs it to the D/A converter 13 .

【0011】D/A変換器13は、DSP12からの楽
音信号をアナログに変換し、出力楽音信号として図外の
楽音発生装置等に出力する。ROM15には、プログラ
ム、特に本発明のディストーション回路としてのプログ
ラムやその他必要なデータや係数等が格納されており、
RAM16は、ワークエリアとして利用される。
The D/A converter 13 converts the musical tone signal from the DSP 12 into an analog signal and outputs it as an output musical tone signal to a musical tone generating device (not shown) or the like. The ROM 15 stores programs, especially programs for the distortion circuit of the present invention, and other necessary data and coefficients.
RAM 16 is used as a work area.

【0012】CPU14は、ROM15のプログラムを
DSP12に転送して、DSP12にディストーション
処理を行なわせたり、ディストーション回路10の各部
を制御して、ディストーション回路10としての処理を
実行する。 DSP12は、レベル検出処理(エンベロープ抽出処理
)、歪発生処理(クリップ処理)、フィルタリング処理
及び混合処理を行ない、DSP12の疑似的な処理ブロ
ックの構成は、図2のように示すことができる。すなわ
ち、DSP12は、その疑似的な処理ブロックとして、
レベル検出処理部(エンベロープ抽出処理部)20、歪
発生処理部(クリップ処理部)21、フィルタリング処
理部22及び混合処理部23を備えている。
The CPU 14 transfers the program in the ROM 15 to the DSP 12, causes the DSP 12 to perform distortion processing, controls each section of the distortion circuit 10, and executes processing as the distortion circuit 10. The DSP 12 performs level detection processing (envelope extraction processing), distortion generation processing (clip processing), filtering processing, and mixing processing, and the configuration of a pseudo processing block of the DSP 12 can be shown as shown in FIG. That is, the DSP 12, as its pseudo processing block,
It includes a level detection processing section (envelope extraction processing section) 20, a distortion generation processing section (clip processing section) 21, a filtering processing section 22, and a mixing processing section 23.

【0013】レベル検出処理部(レベル検出手段)20
には、入力楽音信号WINが入力され、レベル検出処理
部20は、ゲート31、32、乗算器33、加算器34
、遅延素子35、符号検出器36を備えている。ゲート
31には、入力楽音信号WINが入力されており、ゲー
ト31は、符号検出器36の制御下で作動して、ゲート
の開閉を行なう。乗算器33は、ゲート31あるいはゲ
ート32の出力に所定の減衰係数PDEC を乗算して
エンベロープ出力信号WENVとして混合処理部23に
出力するとともに、遅延素子35に出力する。遅延素子
35は、1入力楽音信号WIN分だけ乗算器33の出力
を遅延させて加算器34に出力し、加算器34には、こ
の遅延素子35からの信号データと入力楽音信号WIN
が入力されている。加算器34は、遅延素子35からの
データと入力楽音信号WINとを加算処理して符号検出
器36に出力するが、いま、入力楽音信号WINがマイ
ナス入力であるので、加算器34は、入力楽音信号WI
Nと遅延素子35からのデータの減算処理を行ない、符
号検出器36に出力する。符号検出器36は、加算器3
4の演算結果が、正であるか、負であるかを検出し、そ
の検出結果によりゲート31及びゲート32の開閉制御
を行なう。すなわち、符号検出器36は、加算器34の
演算結果が正のとき(すなわち、遅延素子35からの入
力の方が入力楽音信号WINよりも大きいとき)には、
ゲート32を開き、加算器34の演算結果が負のとき(
すなわち、入力楽音信号WINの方が遅延素子35から
の入力よりも大きいとき)には、ゲート31を開く。
Level detection processing section (level detection means) 20
, the input musical tone signal WIN is input, and the level detection processing section 20 includes gates 31 and 32, a multiplier 33, and an adder 34.
, a delay element 35, and a code detector 36. The input musical tone signal WIN is input to the gate 31, and the gate 31 operates under the control of the code detector 36 to open and close the gate. The multiplier 33 multiplies the output of the gate 31 or 32 by a predetermined attenuation coefficient PDEC and outputs the result as an envelope output signal WENV to the mixing processing unit 23 and to the delay element 35 . The delay element 35 delays the output of the multiplier 33 by one input musical tone signal WIN and outputs it to the adder 34, and the adder 34 receives the signal data from this delay element 35 and the input musical tone signal WIN.
is entered. The adder 34 adds the data from the delay element 35 and the input musical tone signal WIN and outputs the result to the sign detector 36. However, since the input musical tone signal WIN is now a negative input, the adder 34 adds the input musical tone signal WIN to the input musical tone signal WIN. musical tone signal WI
N and the data from the delay element 35 are subtracted and output to the sign detector 36. The sign detector 36 is the adder 3
It is detected whether the calculation result of step 4 is positive or negative, and the opening/closing of the gates 31 and 32 is controlled based on the detection result. That is, when the calculation result of the adder 34 is positive (that is, when the input from the delay element 35 is larger than the input musical tone signal WIN), the sign detector 36
When the gate 32 is opened and the calculation result of the adder 34 is negative (
That is, when the input musical tone signal WIN is larger than the input from the delay element 35), the gate 31 is opened.

【0014】歪発生処理部(歪発生手段)21は、入力
楽音信号WINに加算処理及びシフト処理を施すことに
よりDSP12のレジスタの最大ビットをオーバーフロ
ーさせて、レジスタの最大ビットで入力楽音信号WIN
をクリップし、入力楽音信号WINに歪を付加させてい
る。すなわち、歪発生処理部21は、加算器41、42
、43、44、45、46、乗算器47、48、49、
51を備えている。加算器41、42、43、44、4
5、46は、それぞれ入力信号を加算し、乗算器47、
48、49、51は、入力信号に乗算係数として入力さ
れる「2」を乗算する。したがって、歪発生処理部21
は、加算器41、42、43、44、45及び乗算器4
7、48、49、51で加算処理と乗算処理を繰り返し
た後、最後に加算器46で加算処理を行なって、入力楽
音信号WINを2048倍している。通常、入力楽音信
号WINを2048倍すると、DSP12内のレジスタ
がオーバーフローし、入力楽音信号WINをクリップ処
理することができる。このように、入力楽音信号WIN
を大きくしてDSP12のレジスタをオーバーフローさ
せることにより入力楽音信号WINにクリップ処理を行
なうのは、入力楽音信号WINがギター等から発生され
たものであると、最初の入力楽音信号WINの波形が非
常に大きく、以降の波形が非常に小さくなるため、入力
楽音信号WINを1000〜2000倍近くに大きくし
ないと、最初の波形だけにしかディストーション処理、
すなわち、歪が付加されないためである。このように入
力楽音信号WINを2048倍してDSP12のレジス
タをオーバーフローさせることによりディストーション
処理を行なうと、ギター等のように、最初に入力される
入力楽音信号WINとそれ以降に入力される入力楽音信
号WINとの差が大きい入力楽音信号WINに対しても
適切にディストーション処理、すなわち歪を付加させる
ことができる。歪発生処理部21は、入力楽音信号WI
Nに歪を付加し、クリップ信号WDST としてフィル
タリング処理部22に出力する。
The distortion generation processing section (distortion generation means) 21 overflows the maximum bit of the register of the DSP 12 by performing addition processing and shift processing on the input musical tone signal WIN, and converts the input musical tone signal WIN into the input musical tone signal WIN using the maximum bit of the register.
is clipped to add distortion to the input musical tone signal WIN. That is, the distortion generation processing section 21 includes adders 41 and 42.
, 43, 44, 45, 46, multipliers 47, 48, 49,
It is equipped with 51. Adders 41, 42, 43, 44, 4
5 and 46 add the input signals, and a multiplier 47,
48, 49, and 51 multiply the input signal by "2" input as a multiplication coefficient. Therefore, the distortion generation processing section 21
are adders 41, 42, 43, 44, 45 and multiplier 4
After repeating addition processing and multiplication processing in steps 7, 48, 49, and 51, the adder 46 finally performs addition processing to multiply the input musical tone signal WIN by 2048. Normally, when the input musical tone signal WIN is multiplied by 2048, the register in the DSP 12 overflows, and the input musical tone signal WIN can be clipped. In this way, the input musical tone signal WIN
Clip processing is performed on the input musical tone signal WIN by increasing the value and overflowing the register of the DSP 12. If the input musical tone signal WIN is generated from a guitar or the like, the waveform of the first input musical tone signal WIN will be extremely , and subsequent waveforms become very small. Therefore, unless the input musical tone signal WIN is increased by nearly 1000 to 2000 times, distortion processing will only be applied to the first waveform.
That is, this is because no distortion is added. In this way, when distortion processing is performed by multiplying the input musical tone signal WIN by 2048 and overflowing the register of the DSP 12, the input musical tone signal WIN input first and the input musical tone input thereafter are Distortion processing, that is, distortion can be applied appropriately even to the input musical tone signal WIN which has a large difference from the signal WIN. The distortion generation processing section 21 receives the input musical tone signal WI.
Distortion is added to N and output to the filtering processing section 22 as a clip signal WDST.

【0015】フィルタリング処理部(フィルタリング手
段)22は、通常の一次ローパスフィルタであり、乗算
器61、62、加算器63及び遅延素子64を備えてい
る。乗算器61は、歪発生処理部21からのクリップ信
号WDST にフィルタ係数PFI0 を乗算して加算
器63に出力し、加算器63は、乗算器61からの信号
に乗算器62からのデータを乗算して、フィルタ信号W
FIL として混合処理部23に出力するとともに、遅
延素子64に出力する。遅延素子64は、入力されるフ
ィルタ信号WFIL を1入力楽音信号WIN分だけ遅
延させて乗算器62に出力する。乗算器62には、さら
にフィルタ係数PFI1 が入力されており、乗算器6
2は、遅延素子64により1入力楽音信号WIN分遅延
されたフィルタ信号WFIL にフィルタ係数PFI1
  を乗算して、加算器63に出力する。加算器63は
、この乗算器62の出力と乗算器61の出力とを加算し
てフィルタ信号WFIL として出力する。
The filtering processing section (filtering means) 22 is a normal first-order low-pass filter, and includes multipliers 61 and 62, an adder 63, and a delay element 64. The multiplier 61 multiplies the clip signal WDST from the distortion generation processing unit 21 by the filter coefficient PFI0 and outputs the result to the adder 63, and the adder 63 multiplies the signal from the multiplier 61 by the data from the multiplier 62. Then, the filter signal W
It is output as FIL to the mixing processing section 23 and also to the delay element 64. The delay element 64 delays the input filter signal WFIL by one input musical tone signal WIN and outputs the delayed signal to the multiplier 62. A filter coefficient PFI1 is further input to the multiplier 62, and the multiplier 62
2 is a filter coefficient PFI1 applied to a filter signal WFIL delayed by one input musical tone signal WIN by a delay element 64.
is multiplied and output to the adder 63. The adder 63 adds the output of the multiplier 62 and the output of the multiplier 61 and outputs the result as a filter signal WFIL.

【0016】混合処理部(混合手段)23は、次式(1
)に示す演算処理を行なって混合処理を行ない、混合結
果を出力信号出力楽音信号WOUT として出力する。     WOUT =WENV ×WFIL ×Pa 
+(1−WENV )×WIN×Pb ……(1)すな
わち、混合処理部23は、乗算器71、72、73、7
4及び加算器75、76を備えている。加算器75には
、レベル検出処理部20からのエンベロープ出力信号W
ENV が入力されているとともに、加算定数として「
1」が入力されており、加算器75は、エンベロープ出
力信号WENV に加算定数1を加算して乗算器73に
出力する。いまエンベロープ出力信号WENV は、加
算器75にマイナス入力として入力されているため、加
算器75は、結果として1からエンベロープ出力信号W
ENV を減算して乗算器73に出力する。 乗算器73には、フィルタ定数Pb が入力されており
、乗算器73は、加算器75の出力にフィルタ定数Pb
 を乗算して乗算器74に出力する。このフィルタ定数
Pb としては、いま「1」が採用されている。乗算器
74には、入力楽音信号WINが入力されており、乗算
器74は、乗算器73の出力に入力楽音信号WINを乗
算して加算器76に出力する。
The mixing processing section (mixing means) 23 has the following formula (1
) is performed to perform the mixing process, and the mixing result is output as the output signal output musical tone signal WOUT. WOUT=WENV×WFIL×Pa
+(1-WENV)×WIN×Pb... (1) That is, the mixing processing section 23 has multipliers 71, 72, 73, 7
4 and adders 75 and 76. The adder 75 receives the envelope output signal W from the level detection processing section 20.
ENV is input, and "
1'' is input, and the adder 75 adds an addition constant 1 to the envelope output signal WENV and outputs the result to the multiplier 73. Since the envelope output signal WENV is now input as a negative input to the adder 75, the adder 75 changes the envelope output signal W from 1 as a result.
ENV is subtracted and output to the multiplier 73. The filter constant Pb is input to the multiplier 73, and the multiplier 73 inputs the filter constant Pb to the output of the adder 75.
is multiplied and output to the multiplier 74. As this filter constant Pb, "1" is currently adopted. The input musical tone signal WIN is input to the multiplier 74 , and the multiplier 74 multiplies the output of the multiplier 73 by the input musical tone signal WIN and outputs the result to the adder 76 .

【0017】一方、乗算器71には、レベル検出処理部
20からのエンベロープ出力信号WENVが入力される
とともに、フィルタ定数Pa が入力されており、乗算
器71は、エンベロープ出力信号WENV にフィルタ
定数Pa を乗算して、乗算結果を乗算器72に出力す
る。乗算器72には、さらにフィルタリング処理部22
からのフィルタ信号WFIL が入力されており、乗算
器72は、乗算器71の乗算結果にフィルタ信号WFI
Lを乗算して加算器76に出力する。
On the other hand, the multiplier 71 receives the envelope output signal WENV from the level detection processing section 20 and also receives the filter constant Pa. and outputs the multiplication result to the multiplier 72. The multiplier 72 further includes a filtering processing section 22.
The multiplier 72 inputs the filter signal WFIL from the multiplier 71 to the filter signal WFIL.
It is multiplied by L and output to the adder 76.

【0018】加算器76は、この乗算器72の乗算結果
と乗算器74の乗算結果を加算し、その加算結果を出力
楽音信号WOUT として出力する。したがって、混合
処理部23は、上記(1)式による混合処理を行なって
、入力楽音信号WINとフィルタ信号WFIL とをエ
ンベロープ値に応じて混合して、出力楽音信号WOUT
 として出力する。
Adder 76 adds the multiplication result of multiplier 72 and the multiplication result of multiplier 74, and outputs the addition result as output musical tone signal WOUT. Therefore, the mixing processing section 23 performs the mixing process according to the above equation (1), mixes the input musical tone signal WIN and the filter signal WFIL according to the envelope value, and outputs the output musical tone signal WOUT.
Output as .

【0019】図3は、DSP12の具体的な回路構成図
であり、DSP12は、プログラムメモリ81、制御回
路82、入力レジスタ(PI)83、係数メモリ(P)
84、ワークメモリ(W)85、フラグレジスタ(SF
0)86、乗算部87、加減算部88及び出力レジスタ
(OR)89等を有している。
FIG. 3 is a specific circuit configuration diagram of the DSP 12, which includes a program memory 81, a control circuit 82, an input register (PI) 83, and a coefficient memory (P).
84, work memory (W) 85, flag register (SF
0) 86, a multiplication section 87, an addition/subtraction section 88, an output register (OR) 89, and the like.

【0020】プログラムメモリ81には、本願各発明の
ディストーション回路としてのプログラムが格納され、
このプログラムは、図1に示すCPU14から書き込ま
れる。プログラムメモリ81には、図示しないアドレス
カウンタが接続されており、プログラムメモリ81は、
このアドレスカウンタのアドレス指定により順次プログ
ラム内容を制御回路82に供給する。
The program memory 81 stores a program as a distortion circuit of each invention of the present application.
This program is written by the CPU 14 shown in FIG. An address counter (not shown) is connected to the program memory 81.
The program contents are sequentially supplied to the control circuit 82 by addressing the address counter.

【0021】制御回路82は、プログラムメモリ81内
のプログラムに従ってDSP12の各部を制御して、本
願各発明のディストーション処理を実行し、その詳細な
処理内容については後述する。
The control circuit 82 controls each part of the DSP 12 according to the program in the program memory 81 to execute the distortion processing according to each invention of the present application, and the details of the processing will be described later.

【0022】入力レジスタ(PI)83には、入力楽音
信号WINが入力され、入力レジスタ(PI)83は、
この入力楽音信号WINを一旦格納した後、内部バス9
0を介してDSP12の各部に転送する。この入力楽音
信号WINは、図1のA/D変換器11から入力される
信号であり、所定サンプリング間隔でサンプリングされ
たものである。
The input register (PI) 83 receives the input musical tone signal WIN, and the input register (PI) 83 receives the input musical tone signal WIN.
After temporarily storing this input musical tone signal WIN, the internal bus 9
0 to each part of the DSP 12. This input musical tone signal WIN is a signal input from the A/D converter 11 of FIG. 1, and is sampled at predetermined sampling intervals.

【0023】係数メモリ(P)84は、DSP12によ
りディストーション処理を行なうために必要な各種係数
を格納するためのレジスタである。これら各種係数は、
図1のROM15に記憶されており、CPU14が、R
OM15から係数を読み出して係数メモリ(P)84に
書き込む。係数メモリ(P)84にセットされる係数と
しては、図4に係数メモリ(P)84のメモリマップと
して示すように、そのアドレス0に、データ名PDEC
 としてエンベロープの減衰係数(0.5)が、そのア
ドレス1に、データ名PFI0 としてフィルタ係数(
4000H)が、そのアドレス2に、データ名PFI1
 としてフィルタ係数(4000H)が、そのアドレス
3に、またデータ名Pa としてフィルタ定数(a=1
)が、さらにそのアドレス4に、データ名Pb として
フィルタ定数(b=1)が、設定される。
The coefficient memory (P) 84 is a register for storing various coefficients necessary for the DSP 12 to perform distortion processing. These various coefficients are
It is stored in the ROM 15 in FIG.
The coefficients are read from the OM 15 and written into the coefficient memory (P) 84. As shown in FIG. 4 as a memory map of the coefficient memory (P) 84, the coefficients set in the coefficient memory (P) 84 have a data name PDEC at address 0.
The envelope attenuation coefficient (0.5) is stored as the address 1, and the filter coefficient (0.5) is stored as the data name PFI0.
4000H) has data name PFI1 at its address 2.
The filter coefficient (4000H) is stored as address 3, and the filter constant (a=1
), and a filter constant (b=1) is further set at address 4 as data name Pb.

【0024】ワークメモリ(W)85は、入力レジスタ
(PI)83を介して入力された入力楽音信号WINや
後述する乗算部87および加減算部88での演算結果の
データおよび出力楽音信号WOUT 等を一時的に格納
するワーク用メモリである。このワークメモリ(W)8
5に格納されるデータとしては、例えば、図5にワーク
メモリ(W)85のメモリマップとして示すように、そ
のアドレス0に、データ名WINとして入力楽音信号が
、そのアドレス1に、データ名WENV としてエンベ
ロープ出力信号が、そのアドレス2に、データ名WDS
T としてクリップ信号が、そのアドレス3に、データ
名WFIL としてフィルタ信号が、そのアドレス4に
、データ名WOUT として出力楽音信号が、そのアド
レス5に、データ名WONE として定数(7FFFH
=1)が、格納される。
The work memory (W) 85 stores the input musical tone signal WIN inputted through the input register (PI) 83, the data of the calculation results in the multiplication section 87 and the addition/subtraction section 88, which will be described later, and the output musical tone signal WOUT. This is work memory for temporary storage. This work memory (W) 8
For example, as shown in the memory map of the work memory (W) 85 in FIG. The envelope output signal is sent to its address 2 with the data name WDS
The clip signal is stored as T, the filter signal is stored as data name WFIL in address 3, the output musical tone signal is stored as data name WOUT in address 4, and the constant (7FFFH) is stored as data name WONE in address 5.
=1) is stored.

【0025】フラグレジスタ(SF0)86は、後述す
る加減算部88からのフラグF(AR)がセットされ、
セットされるフラグF(AR)をワークメモリ(W)8
5に出力する。ワークメモリ(W)85は、このフラグ
レジスタ(SF0)86に基づいて後述するように、ワ
ークメモリ(W)85へのデータの書込の禁止及び解除
が行なわれる。すなわち、「0」のフラグF(AR)が
フラグレジスタ(SF0)86にセットされると、フラ
グレジスタ(SF0)86は、ワークメモリ(W)85
へのデータの書込を禁止する。
The flag register (SF0) 86 is set with a flag F (AR) from the addition/subtraction unit 88, which will be described later.
The flag F (AR) to be set is set in work memory (W) 8.
Output to 5. Based on this flag register (SF0) 86, writing of data to the work memory (W) 85 is inhibited and canceled as will be described later. That is, when the flag F (AR) of "0" is set in the flag register (SF0) 86, the flag register (SF0) 86 is set to the work memory (W) 85.
Prohibits writing data to.

【0026】乗算部87は、ゲート91、92、レジス
タ(M0)93、(M1)94、ゲート95、乗算器9
6およびレジスタ(MR)97を有しており、ゲート9
1、92には、上記係数メモリ(P)84やワークメモ
リ(W)85および入力レジスタ(PI)83からの出
力が入力される。ゲート91、92は、上記制御回路8
2によりその動作が制御され、入力されるどのデータを
レジスタ(M0)93及びレジスタ(M1)94に出力
するかを制御している。レジスタ(M0)93は、ゲー
ト91を介して入力されるデータを一時格納し、乗算器
96に出力するとともに、ゲート91にフィードバック
する。レジスタ(M1)94は、ゲート92を介して入
力されるデータを一時格納し、ゲート95を介して乗算
器96に出力するとともに、ゲート92にフィードバッ
クする。ゲート95には、後述する加減算部88からの
データも入力されており、ゲート95は、制御回路82
の制御下で作動して、レジスタ(M1)94および加減
算部88からのデータを選択して乗算器96に出力する
The multiplier 87 includes gates 91 and 92, registers (M0) 93 and (M1) 94, a gate 95, and a multiplier 9.
6 and register (MR) 97, and gate 9
Outputs from the coefficient memory (P) 84, work memory (W) 85, and input register (PI) 83 are input to 1 and 92. The gates 91 and 92 are connected to the control circuit 8.
2 controls its operation, and controls which input data is output to register (M0) 93 and register (M1) 94. Register (M0) 93 temporarily stores data input through gate 91, outputs it to multiplier 96, and feeds it back to gate 91. Register (M1) 94 temporarily stores data input through gate 92, outputs it to multiplier 96 through gate 95, and feeds it back to gate 92. The gate 95 also receives data from an adder/subtracter 88, which will be described later, and the gate 95 also receives data from the control circuit 82.
selects data from register (M1) 94 and addition/subtraction section 88 and outputs it to multiplier 96.

【0027】乗算器96は、レジスタ(M0)93およ
びレジスタ(M1)94から入力されるデータを乗算処
理し、その演算結果をレジスタ(MR)97に出力する
。レジスタ(MR)97は、乗算器96の乗算結果を一
時格納した後、ゲート92および加減算部88に出力す
る。加減算部88は、ゲート101 、102 、レジ
スタ(A0)103 、レジスタ(A1)104 、ゲ
ート105 、106 、加減算器107 、レジスタ
(AR)108 、クリッパー109 およびレジスタ
(SR)110 等を有しており、ゲート101 、1
02 には、上記係数メモリ(P)84やワークメモリ
(W)85および入力レジスタ(PI)83からの出力
が入力される。ゲート101 、102 は、上記制御
回路82によりその動作が制御され、入力されるどのデ
ータをレジスタ(A0)103 及びレジスタ(A1)
104に出力するかを制御している。 レジスタ(A0)103 は、ゲート101 を介して
入力されるデータを一時格納し、ゲート105 に出力
するとともに、ゲート101 にフィードバックする。 レジスタ(A1)104 は、ゲート102 を介して
入力されるデータを一時格納し、ゲート106 に出力
するとともに、ゲート102 にフィードバックする。 ゲート105 には、上記乗算部87のレジスタ(MR
)97からのデータも入力されており、ゲート105 
は、制御回路82の制御下で作動して、レジスタ(A0
)103 および乗算部87からのデータを選択して加
減算器107 に出力する。ゲート106 には、レジ
スタ(A1)104 からのデータの他に、加減算器1
07 の演算結果のデータがレジスタ(AR)108 
を介して入力されており、ゲート106 は、制御回路
82の制御下で作動して、入力データを選択して加減算
器107 に出力する。
Multiplier 96 multiplies data input from register (M0) 93 and register (M1) 94, and outputs the result of the operation to register (MR) 97. The register (MR) 97 temporarily stores the multiplication result of the multiplier 96 and then outputs it to the gate 92 and the addition/subtraction section 88 . The addition/subtraction unit 88 includes gates 101 and 102, a register (A0) 103, a register (A1) 104, gates 105 and 106, an adder/subtractor 107, a register (AR) 108, a clipper 109, a register (SR) 110, and the like. Gate 101, 1
02 receives the outputs from the coefficient memory (P) 84, work memory (W) 85, and input register (PI) 83. The operation of the gates 101 and 102 is controlled by the control circuit 82, and the input data is transferred to the register (A0) 103 and the register (A1).
104 is controlled. The register (A0) 103 temporarily stores the data input through the gate 101, outputs it to the gate 105, and feeds it back to the gate 101. Register (A1) 104 temporarily stores data input through gate 102 , outputs it to gate 106 , and feeds it back to gate 102 . The gate 105 has a register (MR
)97 is also input, and gate 105
operates under the control of the control circuit 82 and registers (A0
) 103 and the data from the multiplier 87 are selected and output to the adder/subtracter 107 . In addition to the data from the register (A1) 104, the gate 106 also has an adder/subtractor 1.
The data of the operation result of 07 is stored in the register (AR) 108.
The gate 106 operates under the control of the control circuit 82 to select the input data and output it to the adder/subtractor 107 .

【0028】加減算器107 は、入力データに加算処
理あるいは減算処理を行ない、演算結果を、クリッパー
109 およびゲート106 に出力するとともに、演
算結果の最大ビットを符号情報を示すフラグデータF(
AR)としてフラグレジスタ(SF0)86に出力する
。クリッパー109 は、データのオーバーフローを防
止するためのものであり、クリッパー109 を通過し
たデータは、レジスタ(SR)110 に供給される。 また、このクリッパー109 は、ビットシフタを内蔵
しており、入力されるデータを1ビットシフトしてデー
タを2倍処理した値とすることができる。レジスタ(S
R)110 の出力は、乗算部87のゲート95に出力
されるとともに、ある1音についての処理の演算結果と
して内部バス90を介してワークメモリ(W)85に供
給される。
The adder/subtractor 107 performs addition or subtraction processing on the input data, outputs the result of the operation to the clipper 109 and the gate 106, and converts the maximum bit of the result of the operation into flag data F(
AR) to the flag register (SF0) 86. The clipper 109 is for preventing data overflow, and the data that has passed through the clipper 109 is supplied to a register (SR) 110. Furthermore, this clipper 109 has a built-in bit shifter, and can shift the input data by one bit to obtain a value obtained by processing the data twice. Register (S
The output of R) 110 is output to the gate 95 of the multiplier 87, and is also supplied to the work memory (W) 85 via the internal bus 90 as the result of processing for a certain note.

【0029】これら乗算部87および加減算部88での
演算結果は、加減算部88からバス90を介してワーク
メモリ(W)85に出力され、すべての演算処理の終了
したデータは、ワークメモリ(W)85から出力レジス
タ(OR)89に出力され、出力レジスタ(OR)89
は、入力されたデータを楽音出力装置等に出力する。
The calculation results in the multiplication section 87 and the addition/subtraction section 88 are outputted from the addition/subtraction section 88 to the work memory (W) 85 via the bus 90, and the data for which all the calculation processing has been completed are sent to the work memory (W) 85. ) 85 to the output register (OR) 89;
outputs the input data to a musical tone output device or the like.

【0030】次に作用について説明する。請求項1記載
の発明は、入力楽音信号WINの信号レベルに応じて入
力楽音信号WINにディストーション処理を施した信号
と入力楽音信号WINとの混合割合を変化させて出力し
、信号レベルの低い入力楽音信号WINを生音に近い音
として出力するところにその特徴がある。
Next, the operation will be explained. The invention according to claim 1 outputs a signal obtained by subjecting the input musical tone signal WIN to distortion processing by changing the mixing ratio of the input musical tone signal WIN and the input musical tone signal WIN in accordance with the signal level of the input musical tone signal WIN. Its feature is that the musical sound signal WIN is output as a sound close to a real sound.

【0031】ディストーション回路10は、そのDSP
12により各処理を行ない、図6に示すように、入力楽
音信号WINの入力処理(ステップS1)、エンベロー
プの抽出処理(ステップS2)、入力楽音信号WINの
クリップ(歪付加)処理(ステップS3)、フィルタリ
ング処理(ステップS4)、混合処理(ステップS5)
及び出力処理(ステップS6)の手順に従って処理を実
行する。
The distortion circuit 10 has its DSP
As shown in FIG. 6, the input musical tone signal WIN is inputted (step S1), the envelope is extracted (step S2), and the input musical tone signal WIN is clipped (distorted) (step S3). , filtering processing (step S4), mixing processing (step S5)
and output processing (step S6).

【0032】ディストーション回路10は、DSP12
にこれら各処理を行なわせるため、まず、CPU14が
DSP12へプログラムの設定処理及び各種データの設
定処理を行なう。すなわち、DSP12により請求項1
記載のディストーション処理を行なうためには、まず、
目的とするディストーション処理を行なうのに必要なプ
ログラムとそのプログラムの実行に使用するデータをプ
ログラムメモリ81、係数メモリ(P)84およびワー
クメモリ(W)85に設定する必要がある。
The distortion circuit 10 includes a DSP 12
In order to cause the DSP 12 to perform these processes, the CPU 14 first performs program setting processing and various data setting processing on the DSP 12. That is, claim 1 is determined by the DSP 12.
In order to perform the distortion processing described, first,
It is necessary to set programs necessary to perform the intended distortion processing and data used to execute the programs in the program memory 81, coefficient memory (P) 84, and work memory (W) 85.

【0033】そこで、CPU14は、必要なプログラム
とデータをROM15から読み出して、プログラムメモ
リ81、係数メモリ(P)84及びワークメモリ(W)
85に設定する。係数メモリ(P)84には、図4に示
したように、減衰係数PDEC 、フィルタ係数PFI
0 、フィルタ係数PFI1  、フィルタ定数Pa 
及びフィルタ定数Pb がセットされ、ワークメモリ(
W)85には、図5に示すように、定数WONE がセ
ットされる。
Therefore, the CPU 14 reads the necessary programs and data from the ROM 15 and stores them in the program memory 81, coefficient memory (P) 84 and work memory (W).
Set to 85. As shown in FIG. 4, the coefficient memory (P) 84 stores the damping coefficient PDEC and the filter coefficient PFI.
0, filter coefficient PFI1, filter constant Pa
and filter constant Pb are set, and the work memory (
W) 85 is set to a constant WONE, as shown in FIG.

【0034】以下、DSP12での各処理について順次
説明する。 入力処理 入力処理は、入力楽音信号WINをDSP12のワーク
メモリ(W)85内に取り込む処理であり、入力楽音信
号WINは、入力レジスタ(PI)83を介してワーク
メモリ(W)85に取り込まれる。すなわち、図7に示
すように、入力レジスタ(PI)83に入力された入力
楽音信号WINをワークメモリ(W)85のアドレス0
に入力楽音信号WINとして取り込む(ステップS10
1)。この入力楽音信号WINは、上述のように、アナ
ログの音の信号を所定サンプリングタイミングでサンプ
リングし、図1のA/D変換器11でディジタル変換し
たものである。
Each process performed by the DSP 12 will be explained below. Input Processing Input processing is a process of capturing the input musical tone signal WIN into the work memory (W) 85 of the DSP 12, and the input musical tone signal WIN is captured into the work memory (W) 85 via the input register (PI) 83. . That is, as shown in FIG.
(Step S10)
1). As described above, this input musical tone signal WIN is obtained by sampling an analog tone signal at a predetermined sampling timing and converting it into a digital signal by the A/D converter 11 of FIG.

【0035】エンベロープ抽出処理 ワークメモリ(W)85に入力楽音信号WINが格納さ
れると、入力楽音信号WINに対するエンベロープ抽出
処理を行なう。すなわち、入力楽音信号WINをワーク
メモリ(W)85から読み出し、ゲート101 を介し
てレジスタ(A0)103 に転送してセットする(ス
テップS201)。次いで、エンベロープ出力信号WE
NV をワークメモリ(W)85から読み出し、ゲート
102 を介してレジスタ(A1)104 にセットす
る(ステップS201)。レジスタ(A0)103 及
びレジスタ(A1)104 にデータがセットされると
、ゲート105 、106 を介してレジスタ(A0)
103 及びレジスタ(A1)104 の入力楽音信号
WIN及びエンベロープ出力信号WENV を加減算器
107 に転送し、エンベロープ出力信号WENV か
ら入力楽音信号WINを減算する減算処理(WENV 
−WIN)を実行して、その減算結果をレジスタ(AR
)108 にセットする(ステップS202)。次に、
このレジスタ(AR)108 の最上位ビット、すなわ
ち符号を示すデータを符号フラグF(AR)としてフラ
グレジスタ(SF0)86に転送してセットし、ステッ
プS201でレジスタ(A0)103 にセットされた
入力楽音信号WINを加減算器107 を通過させてレ
ジスタ(AR)108 に転送する(ステップS203
)。さらに、このレジスタ(AR)108 の入力楽音
信号WINを、レジスタ(SR)110 にセットする
(ステップS204)。
Envelope Extraction Process When the input musical tone signal WIN is stored in the work memory (W) 85, an envelope extraction process is performed on the input musical tone signal WIN. That is, the input musical tone signal WIN is read from the work memory (W) 85, transferred to the register (A0) 103 via the gate 101, and set (step S201). Then, the envelope output signal WE
NV is read from the work memory (W) 85 and set in the register (A1) 104 via the gate 102 (step S201). When data is set in register (A0) 103 and register (A1) 104, the data is set in register (A0) through gates 105 and 106.
The input musical tone signal WIN and the envelope output signal WENV of the register (A1) 103 and register (A1) 104 are transferred to the adder/subtractor 107, and a subtraction process (WENV) is performed to subtract the input musical tone signal WIN from the envelope output signal WENV.
-WIN), and the result of the subtraction is stored in the register (AR
) 108 (step S202). next,
The most significant bit of this register (AR) 108, that is, the data indicating the code, is transferred and set as the sign flag F (AR) to the flag register (SF0) 86, and the input set in the register (A0) 103 in step S201 is set. The musical tone signal WIN is passed through the adder/subtractor 107 and transferred to the register (AR) 108 (step S203).
). Furthermore, the input musical tone signal WIN of this register (AR) 108 is set in the register (SR) 110 (step S204).

【0036】次に、ステップS203でフラグレジスタ
(SF0)86にセットした符号フラグF(AR)が1
かどうか、すなわち負であるか正であるか(符号フラグ
F(AR)が1のとき負、符号フラグF(AR)が0の
とき正)をチェックし(ステップS205)、符号フラ
グF(AR)が1のとき、すなわちステップS202で
の減算結果が正のときには、ステップS204でレジス
タ(SR)110 にセットした入力楽音信号WINを
ワークメモリ(W)85のアドレス1にエンベロープ出
力信号WENV としてセットする(ステップS206
)。一方、ステップS205で、フラグレジスタ(SF
0)86にセットした符号フラグF(AR)が1でない
とき、すなわちステップS202での減算結果(WEN
V −WIN)が負のとき、すなわち、エンベロープ波
形よりも入力波形の方が小さいときには、レジスタ(S
R)110 からワークメモリ(W)への書き込みを行
なわず、そのままステップS207に移行する。
Next, in step S203, the code flag F(AR) set in the flag register (SF0) 86 becomes 1.
In other words, whether it is negative or positive (negative when the sign flag F (AR) is 1, positive when the sign flag F (AR) is 0) (step S205), ) is 1, that is, when the subtraction result in step S202 is positive, the input musical tone signal WIN set in the register (SR) 110 in step S204 is set as the envelope output signal WENV at address 1 of the work memory (W) 85. (Step S206
). On the other hand, in step S205, the flag register (SF
0) When the sign flag F(AR) set to 86 is not 1, that is, the subtraction result (WEN
When the input waveform (V - WIN) is negative, that is, the input waveform is smaller than the envelope waveform, the register (S
R) 110 to the work memory (W), and the process directly advances to step S207.

【0037】ステップS207において、係数メモリ(
P)84の減衰係数PDEC をレジスタ(M0)93
に転送してセットし、ワークメモリ(W)85のエンベ
ロープ出力信号WENV をレジスタ(M1)94に転
送してセットする。次に、このレジスタ(M0)93の
減衰係数PDEC とレジスタ(M1)のエンベロープ
出力信号WENV とを乗算部96に転送して、乗算処
理(PDEC ×WENV )し、その乗算結果をレジ
スタ(MR)97を介して加減算部88のレジスタ(A
0)103 にセットする(ステップS208)。
In step S207, the coefficient memory (
P) 84 damping coefficient PDEC in register (M0) 93
The envelope output signal WENV of the work memory (W) 85 is transferred to the register (M1) 94 and set. Next, the attenuation coefficient PDEC of this register (M0) 93 and the envelope output signal WENV of the register (M1) are transferred to the multiplier 96 for multiplication processing (PDEC × WENV), and the multiplication result is sent to the register (MR). 97 to the register (A
0) is set to 103 (step S208).

【0038】次に、このレジスタ(A0)103 のデ
ータを、レジスタ(AR)108 及びレジスタ(SR
)110 を介してワークメモリ(W)のアドレス1に
エンベロープ出力信号WENV としてセットする(ス
テップS209、S210、S211)。以上の処理に
より1サンプリング入力楽音信号WINに対するDSP
12でのエンベロープ抽出処理、すなわちレベル検出処
理が完了したことになり、この処理を順次繰り返し行な
うことにより、順次サンプリングタイミングで入力され
る入力楽音信号WINに対するエンベロープ抽出処理を
行なうことができる。すなわち、エンベロープ波形より
も入力波形の方が小さいとき、すなわち(WENV −
WIN)<0のときには、エンベロープ出力信号WEN
V に減衰係数PDEC を乗算して、エンベロープ出
力信号WENVを減衰させている。したがって、図9に
示すように、入力楽音信号WINが徐々に減衰していく
ような場合でも、エンベロープ出力を適切に確保するこ
とができる。
Next, the data of this register (A0) 103 is transferred to the register (AR) 108 and the register (SR).
) 110 as the envelope output signal WENV at address 1 of the work memory (W) (steps S209, S210, S211). Through the above processing, the DSP for one sampling input musical tone signal WIN is
This means that the envelope extraction process in step 12, that is, the level detection process has been completed, and by sequentially repeating this process, envelope extraction processes can be performed for the input musical tone signals WIN that are sequentially input at sampling timings. That is, when the input waveform is smaller than the envelope waveform, that is, (WENV −
WIN) < 0, the envelope output signal WEN
The envelope output signal WENV is attenuated by multiplying V by an attenuation coefficient PDEC. Therefore, as shown in FIG. 9, even when the input musical tone signal WIN gradually attenuates, an appropriate envelope output can be ensured.

【0039】クリップ処理 このクリップ処理は、図2の歪発生処理部21における
歪発生処理であり、歪発生処理部21での説明で述べた
ように、入力楽音信号WINに加算処理と乗算処理を繰
り返し行なうことによりDSP12のレジスタの最大ビ
ットをオーバーフローさせて入力楽音信号WINをレジ
スタの最大ビットでクリップしている。すなわち、具体
的には、DSP12は、図10に示すように、ワークメ
モリ(W)85のアドレス0の入力楽音信号WINをレ
ジスタ(A0)103 及びレジスタ(A1)104 
にセットし(ステップS301)、レジスタ(A0)1
03 及びレジスタ(A1)104 にセットした入力
楽音信号WINを次に説明する加減算部88での乗算処
理を5回繰り返し実行する(ステップS302、S30
3、S304、S305、S306)。
Clip Processing This clip processing is distortion generation processing in the distortion generation processing section 21 in FIG. By repeating this process, the maximum bit of the register of the DSP 12 is overflowed, and the input musical tone signal WIN is clipped by the maximum bit of the register. That is, specifically, as shown in FIG.
(step S301), and register (A0) 1
03 and the input musical tone signal WIN set in the register (A1) 104, the addition/subtraction unit 88 repeats the multiplication process five times (steps S302, S30).
3, S304, S305, S306).

【0040】この乗算処理は、図11に示すように、レ
ジスタ(A0)103 及びレジスタ(A1)104 
にセットした入力楽音信号WINを、まず加減算器10
7 に転送し、加減算器107 で入力楽音信号WIN
同士を加算処理して、加算結果をレジスタ(AR)10
8 に転送する(ステップS310)。このレジスタ(
AR)108 の加算データをクリッパー109 に転
送し、クリッパー109 で、加算データをビットシフ
トすることにより2倍処理して、この2倍処理したデー
タをレジスタ(SR)110 に転送する(ステップS
311)。このようにして加算処理及び乗算処理を行な
ったデータを、再度レジスタ(A0)103及びレジス
タ(A1)104 に転送し、同様の処理を5回繰り返
して行なうことにより、上記図10の乗算処理を5回行
なう。このようにして乗算処理を完了すると、再び図1
0において、レジスタ(A0)103 及びレジスタ(
A1)104 にセットしたデータを加減算器107 
に転送して、加減算器107 で加算し、上述のように
、入力楽音信号WINを2048倍して、その加算結果
をレジスタ(AR)108 に転送する(ステップS3
07)。この2048倍した入力楽音信号WINをレジ
スタ(AR)108 からレジスタ(SR)110を介
してワークメモリ(W)85に転送し、ワークメモリ(
W)85のアドレス2にクリップ信号WDST として
セットする(ステップS308、S309)。
This multiplication process is performed by register (A0) 103 and register (A1) 104, as shown in FIG.
The input musical tone signal WIN set to
7, and the input musical tone signal WIN is transferred to the adder/subtractor 107.
Add them together and store the addition result in register (AR) 10.
8 (step S310). This register (
The added data of AR) 108 is transferred to the clipper 109, which doubles the added data by bit shifting and transfers the doubled data to the register (SR) 110 (step S
311). The data that has been subjected to addition and multiplication processing in this way is transferred again to register (A0) 103 and register (A1) 104, and the same processing is repeated five times to perform the multiplication processing shown in FIG. Do this 5 times. When the multiplication process is completed in this way, Figure 1
0, register (A0) 103 and register (
A1) The data set in 104 is added to/subtracted by adder/subtractor 107.
The input musical tone signal WIN is multiplied by 2048 as described above, and the addition result is transferred to the register (AR) 108 (step S3).
07). The input musical tone signal WIN multiplied by 2048 is transferred from the register (AR) 108 to the work memory (W) 85 via the register (SR) 110.
W) Set address 2 of 85 as a clip signal WDST (steps S308, S309).

【0041】このワークメモリ(W)85にセットされ
たクリップ信号WDST は、DSP12のレジスタに
よりオーバーフローし、レジスタの最大ビットでクリッ
プされた信号となっている。したがって、入力楽音信号
WINを所定値(レジスタの最大ビット)でクリップす
ることにより、入力楽音信号WINに歪を付加すること
ができる。以上の処理を順次繰り返して実行することに
より、サンプリングタイミング毎に入力される入力楽音
信号WINに対してクリップ処理(歪発生処理)を行な
うことができる。
The clip signal WDST set in the work memory (W) 85 overflows the register of the DSP 12 and becomes a signal clipped at the maximum bit of the register. Therefore, by clipping the input musical tone signal WIN by a predetermined value (maximum bit of the register), distortion can be added to the input musical tone signal WIN. By sequentially repeating the above processing, clip processing (distortion generation processing) can be performed on the input musical tone signal WIN input at each sampling timing.

【0042】フィルタリング処理 このフィルタリング処理は、図2のフィルタリング処理
部22での処理であり、具体的には、DSP12により
実行される。すなわち、DSP12は、図12に示すよ
うに、まず、ワークメモリ(W)85内のクリップ信号
WDST を乗算部87のレジスタ(M1)に転送し、
係数メモリ(P)84内のフィルタ係数PFI0 をレ
ジスタ(M0)93に転送する(ステップS401)。 このレジスタ(M0)93及びレジスタ(M1)94の
データを乗算器96に転送し、乗算器96で乗算処理(
WDST ×PFI0 )して、その乗算結果を加減算
部88のレジスタ(A0)103 に転送する(ステッ
プS402)。この乗算結果のレジスタ(A0)103
 への転送は、乗算部87のレジスタ(MR)97から
加減算部88のゲート105 に転送し、ゲート105
 から加減算器107 、レジスタ(AR)108、ク
リッパー109 、レジスタ(SR)110 及びゲー
ト101 を介してレジスタ(A0)に転送される。こ
の乗算結果のレジスタ(A0)103 への転送が完了
すると、ワークメモリ(W)85のフィルタ信号WFI
L を読み出して、レジスタ(M1)に転送し、また係
数メモリ(P)84のフィルタ係数PFI1 を読み出
して、レジスタ(M0)93に転送する(ステップS4
02)。
Filtering Process This filtering process is performed by the filtering processing unit 22 in FIG. 2, and specifically, is executed by the DSP 12. That is, as shown in FIG. 12, the DSP 12 first transfers the clip signal WDST in the work memory (W) 85 to the register (M1) of the multiplication unit 87, and
The filter coefficient PFI0 in the coefficient memory (P) 84 is transferred to the register (M0) 93 (step S401). The data in register (M0) 93 and register (M1) 94 are transferred to multiplier 96, and multiplication processing (
WDST×PFI0) and transfers the multiplication result to the register (A0) 103 of the addition/subtraction unit 88 (step S402). This multiplication result register (A0) 103
Transfer from the register (MR) 97 of the multiplication section 87 to the gate 105 of the addition/subtraction section 88;
The signal is transferred to the register (A0) via the adder/subtractor 107, the register (AR) 108, the clipper 109, the register (SR) 110, and the gate 101. When the transfer of this multiplication result to the register (A0) 103 is completed, the filter signal WFI of the work memory (W) 85 is
L is read out and transferred to the register (M1), and the filter coefficient PFI1 of the coefficient memory (P) 84 is read out and transferred to the register (M0) 93 (step S4).
02).

【0043】次に、レジスタ(A0)103 のデータ
をゲート105 及び加減算器107 を介してレジス
タ(AR)108 に転送し、レジスタ(M0)93の
フィルタ係数PFI1  及びレジスタ(M1)94の
フィルタ信号WFIL を乗算器96に転送して、乗算
処理(PFI1  ×WFIL )する。 この乗算処理した結果を加減算部88のレジスタ(A0
)103 に転送する(ステップS403)。このレジ
スタ(A0)103 の乗算結果とレジスタ(AR)1
08 のデータ(WDST ×PFI0 )を加減算器
107 に転送し、加減算器107 で加算処理(PF
I1  ×WFIL +WDST ×PFI0 )して
、その加算結果をレジスタ(AR)108 に転送する
(ステップS404)。レジスタ(AR)108 に転
送された加算結果のデータをレジスタ(SR)110 
を介してワークメモリ(W)85のアドレス3にフィル
タ信号WFIL としてセットする(ステップS405
、S406)。上記処理を順次繰り返し行なうことによ
り、クリップ処理されたクリップ信号WDST に対し
て、フィルタリング処理を行なうことができる。
Next, the data in the register (A0) 103 is transferred to the register (AR) 108 via the gate 105 and the adder/subtractor 107, and the filter coefficient PFI1 of the register (M0) 93 and the filter signal of the register (M1) 94 are transferred. WFIL is transferred to the multiplier 96 and multiplied (PFI1×WFIL). The result of this multiplication processing is added to the register (A0
) 103 (step S403). The multiplication result of this register (A0) 103 and register (AR) 1
08 data (WDST
I1×WFIL+WDST×PFI0) and transfers the addition result to the register (AR) 108 (step S404). The data of the addition result transferred to the register (AR) 108 is transferred to the register (SR) 110.
The filter signal WFIL is set at address 3 of the work memory (W) 85 via the filter signal WFIL (step S405).
, S406). By sequentially repeating the above processing, filtering processing can be performed on the clipped signal WDST.

【0044】混合処理 この混合処理は、上記図2の混合処理部23の処理であ
り、上記式(1)の処理を行なう。具体的には、DSP
12で処理される。すなわち、DSP12は、図13に
示すように、ワークメモリ(W)85内のエンベロープ
出力信号WENV を乗算部87のレジスタ(M1)9
4に転送し、係数メモリ(P)84内のフィルタ定数P
a を乗算部87のレジスタ(M0)93に転送する(
ステップS501)。レジスタ(M0)93のフィルタ
定数Pa 及びレジスタ(M1)94のエンベロープ出
力信号WENV を乗算器96に転送し、乗算器96で
乗算処理(WENV ×Pa )して、その乗算結果を
加減算部88のレジスタ(A0)103 に転送する(
ステップS502)。このレジスタ(A0)103 の
乗算結果(WENV ×Pa)をレジスタ(AR)10
8 、レジスタ(AR)110 を介してレジスタ(M
1)94に転送し(ステップS503、S504、S5
05)、ワークメモリ(W)85のフィルタ信号WFI
L を読み出してレジスタ(M0)93に転送する(ス
テップS505)。
Mixing Process This mixing process is the process of the mixing processing section 23 shown in FIG. 2, and performs the process of equation (1) above. Specifically, DSP
12. That is, as shown in FIG.
4 and filter constant P in coefficient memory (P) 84.
a to the register (M0) 93 of the multiplier 87 (
Step S501). The filter constant Pa of the register (M0) 93 and the envelope output signal WENV of the register (M1) 94 are transferred to the multiplier 96, where they are multiplied (WENV × Pa), and the multiplication result is sent to the adder/subtracter 88. Transfer to register (A0) 103 (
Step S502). The multiplication result (WENV × Pa) of this register (A0) 103 is transferred to register (AR) 10.
8, register (M) via register (AR) 110
1) Transfer to 94 (steps S503, S504, S5
05), filter signal WFI of work memory (W) 85
L is read out and transferred to the register (M0) 93 (step S505).

【0045】このレジスタ(M0)93のフィルタ信号
WFIL 及びレジスタ(M0)94の乗算結果(WE
NV ×Pa )を乗算器96に転送し、乗算処理して
、その乗算結果(WENV ×Pa ×WFIL )を
レジスタ(A0)103に転送する(ステップS506
)。この乗算結果(WENV ×Pa ×WFIL )
をレジスタ(A0)103 からレジスタ(AR)10
8 を介してレジスタ(A0)110 へ転送し、さら
にレジスタ(SR)からワークメモリ(W)85に転送
してそのアドレス4に出力楽音信号WOUT として書
き込む(ステップS509)。
The filter signal WFIL of this register (M0) 93 and the multiplication result (WE
NV × Pa ) is transferred to the multiplier 96 for multiplication processing, and the multiplication result (WENV × Pa × WFIL ) is transferred to the register (A0) 103 (step S506
). This multiplication result (WENV × Pa × WFIL)
from register (A0) 103 to register (AR) 10
8 to the register (A0) 110, and further transferred from the register (SR) to the work memory (W) 85 and written to address 4 as the output musical tone signal WOUT (step S509).

【0046】次に、ワークメモリ(W)85から定数W
ONE を読み出して加減算部88のレジスタ(A1)
104 に転送し、ワークメモリ(W)85からエンベ
ロープ出力信号WENV を読み出して加減算部88の
レジスタ(A0)103 に転送する(ステップS51
0)。このレジスタ(A0)103 のエンベロープ出
力信号WENV とレジスタ(A1)104 の定数W
ONE とを加減算器107 に転送し、定数WONE
 からエンベロープ出力信号WENV を減算(WON
E −WENV )して、その減算結果をレジスタ(A
R)108 に転送する(ステップS511)。レジス
タ(AR)108 の減算結果(WONE −WENV
 )をレジスタ(SR)110 を介して乗算部87の
レジスタ(M1)94に転送し(ステップS512、S
513)、係数メモリ(P)84のフィルタ定数Pb 
を乗算部87のレジスタ(M0)93に転送する(ステ
ップS513)。レジスタ(M0)93のフィルタ定数
Pb とレジスタ(M1)94の減算結果(WONE 
−WENV )を乗算器96に転送し、乗算処理(Pb
 ×[WONE −WENV ])して、その乗算結果
を加減算部88のレジスタ(A0)103 に転送する
Next, the constant W is obtained from the work memory (W) 85.
Read ONE and register (A1) of addition/subtraction unit 88
104 and reads the envelope output signal WENV from the work memory (W) 85 and transfers it to the register (A0) 103 of the addition/subtraction section 88 (step S51
0). The envelope output signal WENV of this register (A0) 103 and the constant W of the register (A1) 104
ONE and is transferred to the adder/subtractor 107, and the constant WONE is
Subtract the envelope output signal WENV from (WON
E-WENV) and store the subtraction result in the register (A
R) 108 (step S511). Subtraction result of register (AR) 108 (WONE - WENV
) is transferred to the register (M1) 94 of the multiplier 87 via the register (SR) 110 (steps S512, S
513), filter constant Pb of coefficient memory (P) 84
is transferred to the register (M0) 93 of the multiplier 87 (step S513). Filter constant Pb of register (M0) 93 and subtraction result (WONE) of register (M1) 94
-WENV) is transferred to the multiplier 96, and multiplication processing (Pb
×[WONE-WENV]) and transfers the multiplication result to the register (A0) 103 of the addition/subtraction unit 88.

【0047】いま、定数WONE としては、7FFF
H=1が設定されているので、上記ステップS511の
減算結果は、(1−WENV )となり、この減算結果
にステップS514で、フィルタ定数Pb を乗算して
いる。したがって、ステップS514での乗算処理は、
(1−WENV )×Pb を乗算することになる。こ
の乗算結果([1−WENV ]×Pb )をレジスタ
(A0)103 からレジスタ(AR)108 及びレ
ジスタ(SR)110 を介して乗算部87のレジスタ
(M1)94に転送し(ステップS515、S516、
S517)、係数メモリ(P)84から入力楽音信号W
INを読み出して乗算部87のレジスタ(M0)93に
転送する。このレジスタ(M0)93の入力楽音信号W
INとレジスタ(M1)94の乗算結果を乗算器96に
転送し、乗算処理して、その乗算結果([1−WENV
 ]×Pb ×WIN)を加減算部88のレジスタ(A
0)103 に転送する(ステップS518)。乗算結
果のレジスタ(A0)103 への転送が完了すると、
ワークメモリ(W)85から出力信号WOUT を読み
出し、レジスタ(A1)104 に転送する(ステップ
S518)。これらレジスタ(A0)103 の乗算結
果([1−WENV ]×Pb ×WIN)とレジスタ
(A1)104 の出力信号WOUT とを加減算器1
07 に転送し、加算処理(WOUT +([1−WE
NV ]×Pb ×WIN)を行なって、その加算結果
をレジスタ(AR)108 に転送する(ステップS5
19)。
[0047] Now, the constant WONE is 7FFF.
Since H=1 is set, the subtraction result in step S511 is (1-WENV), and this subtraction result is multiplied by the filter constant Pb in step S514. Therefore, the multiplication process in step S514 is
(1-WENV)×Pb will be multiplied. This multiplication result ([1-WENV]×Pb) is transferred from the register (A0) 103 to the register (M1) 94 of the multiplication unit 87 via the register (AR) 108 and the register (SR) 110 (steps S515 and S516). ,
S517), the input musical tone signal W from the coefficient memory (P) 84
IN is read and transferred to the register (M0) 93 of the multiplication section 87. Input musical tone signal W of this register (M0) 93
The multiplication result of IN and register (M1) 94 is transferred to the multiplier 96 and multiplied, and the multiplication result ([1-WENV
]×Pb×WIN) in the register (A
0) 103 (step S518). When the transfer of the multiplication result to register (A0) 103 is completed,
The output signal WOUT is read from the work memory (W) 85 and transferred to the register (A1) 104 (step S518). The multiplication result ([1-WENV]×Pb×WIN) of these registers (A0) 103 and the output signal WOUT of register (A1) 104 are added to the adder/subtractor 1.
07 and performs addition processing (WOUT + ([1-WE
NV]×Pb×WIN) and transfers the addition result to the register (AR) 108 (step S5
19).

【0048】いま、ワークメモリ(W)85に格納され
ている出力信号WOUT は、上記ステップS509で
格納したもの、すなわち、ステップS506の乗算結果
(WENV ×Pa ×WFIL )であるので、ステ
ップS519での加算結果は、上記(1)乗算器の演算
結果、すなわち、WENV ×Pa ×WFIL +(
1−WENV )×Pb ×WINとなる。
The output signal WOUT currently stored in the work memory (W) 85 is the one stored in step S509, that is, the multiplication result (WENV × Pa × WFIL) in step S506, so it is The addition result is the calculation result of the multiplier in (1) above, that is, WENV ×Pa ×WFIL + (
1-WENV)×Pb×WIN.

【0049】この乗算結果をレジスタ(AR)108 
からレジスタ(SR)110 を介してワークメモリ(
W)85に転送し(ステップS520、S521)、そ
のアドレス4に出力信号WOUT として書き込む(ス
テップS521)。以上の処理により、上記(1)式の
演算処理を行なうことができ、この演算処理により、デ
ィストーション処理を施された入力楽音信号WIN、す
なわちクリップ処理を施された後フィルタ処理を施され
た入力楽音信号WINと、生の入力楽音信号WINと、
をエンベロープ値に対応してその混合割合を設定して、
混合することができる。この混合処理を順次繰り返して
実行することにより、所定のサンプリングタイミングで
サンプリングされた入力楽音信号WINの混合処理を行
なうことができる。
This multiplication result is stored in register (AR) 108.
from the work memory (
W) 85 (steps S520, S521), and writes it to address 4 as the output signal WOUT (step S521). Through the above processing, the arithmetic processing of equation (1) above can be performed, and by this arithmetic processing, the input musical tone signal WIN that has been subjected to distortion processing, that is, the input that has been subjected to clip processing and filter processing. A musical tone signal WIN, a raw input musical tone signal WIN,
Set the mixing ratio corresponding to the envelope value,
Can be mixed. By sequentially repeating this mixing process, it is possible to mix the input musical tone signals WIN sampled at predetermined sampling timings.

【0050】したがって、入力楽音信号WINのレベル
が大きいときには、上記(1)式においてエンベロープ
出力信号WENV が大きくなり、ディストーション処
理を施した入力楽音信号WINを出力楽音信号WOUT
 として選定することができ、入力楽音信号WINのレ
ベルが小さくなるにしたがって、上記(1)式において
エンベロープ出力信号WENV が小さくなり、生音に
近い音を出力楽音信号WOUTとして設定することがで
きる。
Therefore, when the level of the input musical tone signal WIN is large, the envelope output signal WENV becomes large in the above equation (1), and the input musical tone signal WIN subjected to distortion processing is converted into the output musical tone signal WOUT.
As the level of the input musical tone signal WIN decreases, the envelope output signal WENV in the above equation (1) decreases, and a sound close to a real tone can be set as the output musical tone signal WOUT.

【0051】出力処理 出力処理は、上記混合処理により生成されワークメモリ
(W)85にセットされた出力信号WOUT をDSP
12から図1のD/A変換器13を介して出力楽音信号
として出力する処理である。すなわち、DSP12は、
図14に示すように、ワークメモリ(W)85から出力
信号WOUT を読み出し、レジスタ(OR)89に転
送し(ステップS601)、レジスタ(OR)89から
所定のタイミングでD/A変換器13に出力する。
Output processing Output processing outputs the output signal WOUT generated by the above mixing processing and set in the work memory (W) 85 to the DSP.
12 through the D/A converter 13 of FIG. 1 as an output musical tone signal. That is, the DSP 12 is
As shown in FIG. 14, the output signal WOUT is read from the work memory (W) 85, transferred to the register (OR) 89 (step S601), and sent from the register (OR) 89 to the D/A converter 13 at a predetermined timing. Output.

【0052】上記エンベロープ抽出処理、クリップ処理
、フィルタリング処理及び混合処理を所定のサンプリン
グタイミングで入力される入力楽音信号WIN毎に繰り
返し実行することにより、ギター等で発生された楽音信
号に対してディストーション処理を行なうことができる
とともに、入力楽音信号WINのエンベロープ値の大き
さに対応して、クリップ処理及びフィルタリング処理を
施した入力楽音信号WINと、生の入力楽音信号WIN
との混合割合を変化させて出力信号WOUT として出
力することができる。したがって、入力楽音信号WIN
のエンベロープ値が小さいとき、すなわち入力楽音信号
WINのレベルが小さいときには、生の入力楽音信号W
INの混合割合を多くした出力信号WOUT を出力す
ることができ、生音に近い音を出力信号WOUT とし
て出力することができる。
By repeating the above envelope extraction processing, clipping processing, filtering processing, and mixing processing for each input musical sound signal WIN inputted at a predetermined sampling timing, distortion processing is performed on the musical sound signal generated by a guitar or the like. In addition, the input musical sound signal WIN which has undergone clipping and filtering processing and the raw input musical sound signal WIN can be processed according to the magnitude of the envelope value of the input musical sound signal WIN.
It is possible to change the mixing ratio with the output signal WOUT and output it as the output signal WOUT. Therefore, the input musical tone signal WIN
When the envelope value of the input musical tone signal WIN is small, that is, when the level of the input musical tone signal WIN is low, the raw input musical tone signal W
It is possible to output an output signal WOUT with a high mixing ratio of IN, and it is possible to output a sound close to a real sound as the output signal WOUT.

【0053】図15、16は、請求項2記載の発明のデ
ィストーション回路の一実施例を示す図である。本実施
例のディストーション回路は、上記実施例のディストー
ション回路10と同様のディストーション回路に適用し
たものであり、同一構成部分には、同一符号を付してそ
の説明を省略する。特に、図6のディストーション回路
の基本処理フローと同一の処理ステップには、同一のス
テップナンバーを付してその説明を省略する。
FIGS. 15 and 16 are diagrams showing an embodiment of the distortion circuit according to the second aspect of the invention. The distortion circuit of this embodiment is applied to a distortion circuit similar to the distortion circuit 10 of the above embodiment, and the same components are given the same reference numerals and their explanations will be omitted. In particular, the same step numbers as those in the basic processing flow of the distortion circuit shown in FIG. 6 are given the same step numbers, and the explanation thereof will be omitted.

【0054】本実施例は、入力楽音信号を所定の基準値
(スレッショルドレベル)と比較して、入力楽音信号が
所定の基準値よりも大きいときには、入力楽音信号にデ
ィストーション処理を施して出力信号とし、入力楽音信
号が該基準値以下のときには、入力楽音信号をそのまま
出力信号として出力するものである。したがって、本実
施例では、この基準値としてのスレッショルドレベルW
THがROM15に格納されており、DSP12の処理
にあたってCPU14は、ROM15からスレッショル
ドレベルWTHを読み出してDSP12のワークメモリ
(W)85に書き込む。
In this embodiment, the input musical tone signal is compared with a predetermined reference value (threshold level), and if the input musical tone signal is larger than the predetermined reference value, the input musical tone signal is subjected to distortion processing and is output as an output signal. , when the input musical tone signal is less than the reference value, the input musical tone signal is output as is as an output signal. Therefore, in this embodiment, the threshold level W as this reference value is
TH is stored in the ROM 15, and in processing the DSP 12, the CPU 14 reads the threshold level WTH from the ROM 15 and writes it into the work memory (W) 85 of the DSP 12.

【0055】図15は、本実施例のディストーション回
路10の基本処理フローを示すフローチャートであり、
本フローチャートのステップS1からステップS4及び
ステップS6は、上記実施例の図6のステップS1から
ステップS4及びステップS6と同じ処理である。すな
わち、ステップS1からステップS4において、入力楽
音信号WINの取込処理を行ない、まず、取り込んだ入
力楽音信号WINのエンベロープ値の抽出処理を行なっ
て、抽出したエンベロープ出力信号WENV をワーク
メモリ(W)85に書き込む。次に入力楽音信号WIN
にクリップ処理を行ない、クリップ処理を行なったクリ
ップ信号WDST にフィルタリング処理を行なって、
フィルタ信号WFIL として、上記ワークメモリ(W
)85に格納する。したがって、ワークメモリ(W)8
5には、入力楽音信号WIN、エンベロープ出力信号W
ENV 及びフィルタ信号WFIL が書き込まれてい
る。
FIG. 15 is a flowchart showing the basic processing flow of the distortion circuit 10 of this embodiment.
Steps S1 to S4 and S6 in this flowchart are the same processes as steps S1 to S4 and S6 in FIG. 6 of the above embodiment. That is, in steps S1 to S4, the input musical tone signal WIN is captured, and the envelope value of the input musical tone signal WIN is extracted, and the extracted envelope output signal WENV is stored in the work memory (W). Write to 85. Next, input musical tone signal WIN
Clip processing is performed on the clipped signal WDST, and filtering processing is performed on the clipped signal WDST.
As the filter signal WFIL, the work memory (W
)85. Therefore, work memory (W)8
5, an input musical tone signal WIN, an envelope output signal W
ENV and filter signal WFIL have been written.

【0056】次に本実施例の特徴である切換処理を行な
って、出力信号WOUT を決定する。この切換処理は
、DSP12で行なわれ、図16に示すように、まず、
入力楽音信号WINをワークメモリ(W)85から読み
出して加減算部88のレジスタ(A0)103 に転送
する(ステップT101)。レジスタ(A0)103 
に転送された入力楽音信号WINは、さらにレジスタ(
AR)108 及びレジスタ(SR)110 を介して
ワークメモリ(W)85に転送され、そのアドレス4に
出力信号WOUT として書き込まれる(ステップT1
02、T103、T104)。
Next, a switching process, which is a feature of this embodiment, is performed to determine the output signal WOUT. This switching process is performed by the DSP 12, and as shown in FIG.
The input musical tone signal WIN is read from the work memory (W) 85 and transferred to the register (A0) 103 of the addition/subtraction section 88 (step T101). Register (A0) 103
The input musical tone signal WIN transferred to is further transferred to the register (
AR) 108 and register (SR) 110 to the work memory (W) 85, and written to address 4 as the output signal WOUT (step T1).
02, T103, T104).

【0057】入力楽音信号WINを出力信号WOUT 
としてワークメモリ(W)85に書き込むと、次に、ワ
ークメモリ(W)85からエンベロープ出力信号WEN
V を読み出してレジスタ(A0)103 に転送し、
同様にワークメモリ(W)85からスレッショルドレベ
ルWTHを読み出してレジスタ(A1)104 に転送
する(ステップT105)。 このレジスタ(A0)103 のエンベロープ出力信号
WENV とレジスタ(A1)104 のスレッショル
ドレベルWTHとを加減算器107 に転送し、加減算
器107 で減算処理(WTH−WENV )を行なっ
て、減算結果をレジスタ(A1)108 に転送する(
ステップT106)。
[0057] The input musical tone signal WIN is converted into the output signal WOUT.
When the envelope output signal WEN is written from the work memory (W) 85 to the work memory (W) 85,
Read V and transfer it to register (A0) 103,
Similarly, the threshold level WTH is read from the work memory (W) 85 and transferred to the register (A1) 104 (step T105). The envelope output signal WENV of the register (A0) 103 and the threshold level WTH of the register (A1) 104 are transferred to the adder/subtractor 107, the subtractor 107 performs subtraction processing (WTH-WENV), and the subtraction result is sent to the register ( A1) Transfer to 108 (
Step T106).

【0058】次に、ワークメモリ(W)85からフィル
タ信号WFIL を読み出し、レジスタ(A0)103
 に転送する(ステップT107)。ステップT106
で、減算結果がレジスタ(AR)108 に転送されて
おり、この減算結果の最上位ビットを符号フラグF(A
R)としてフラグレジスタ(SF0)86に転送する(
ステップT108)。またステップT107でレジスタ
(A0)103 に転送したフィルタ信号WFILをレ
ジスタ(AR)108 に転送し(ステップT108)
、さらにレジスタ(AR)110 に転送する(ステッ
プT109)。
Next, the filter signal WFIL is read from the work memory (W) 85 and stored in the register (A0) 103.
(Step T107). Step T106
The subtraction result is transferred to the register (AR) 108, and the most significant bit of this subtraction result is set to the sign flag F(A
R) to the flag register (SF0) 86 (
Step T108). Also, the filter signal WFIL transferred to the register (A0) 103 in step T107 is transferred to the register (AR) 108 (step T108).
, and further transferred to the register (AR) 110 (step T109).

【0059】この状態で符号フラグF(AR)が1で、
この符号フラグF(AR)によりフラグレジスタ(SF
0)86に1がセットされているかどうか、すなわち、
減算結果(WTH−WENV )が負かどうかチェック
し(ステップT110)、負のときには、エンベロープ
出力信号WENV 、すなわち入力楽音信号WINのレ
ベルがスレッショルドレベルWTHよりも大きいと判断
し、ステップT109でレジスタ(SR)110 にセ
ットされたフィルタ信号WFIL 、すなわちクリップ
処理及びフィルタリング処理の施された信号をワークメ
モリ(W)85に転送して、そのアドレス4に出力楽音
信号WOUT として書き込む(ステップT111)。 一方、ステップT110で、フラグレジスタ(SF0)
86に1がセットされていないときには、入力楽音信号
WINのレベルがスレッショルドレベルWTHよりも小
さいと判断して、そのまま、すなわちステップT104
 でワークメモリ(W)85のアドレス4にセットした
出力楽音信号WOUT をそのまま出力楽音信号WOU
T としてセットしておく。
In this state, the code flag F(AR) is 1,
This code flag F (AR) is used to register the flag register (SF
0) Whether 86 is set to 1, i.e.
It is checked whether the subtraction result (WTH-WENV) is negative (step T110), and if it is negative, it is determined that the level of the envelope output signal WENV, that is, the input musical tone signal WIN is greater than the threshold level WTH, and the register ( The filter signal WFIL set in SR) 110, that is, the signal subjected to clipping and filtering processing, is transferred to the work memory (W) 85 and written at address 4 as the output musical tone signal WOUT (step T111). Meanwhile, in step T110, the flag register (SF0)
86 is not set to 1, it is determined that the level of the input musical tone signal WIN is lower than the threshold level WTH, and the process continues as is, that is, in step T104.
The output musical tone signal WOUT set at address 4 of the work memory (W) 85 is directly output as the musical tone signal WOU.
Set it as T.

【0060】したがって、入力楽音信号WINのエンベ
ロープ値を所定のスレッショルドレベルWTHと比較し
、エンベロープ値がスレッショルドレベルWTHよりも
大きいときには、出力楽音信号WOUTとしてフィルタ
信号WFIL 、すなわちクリップ処理及びフィルタリ
ング処理を施した入力楽音信号WINを設定することが
できる。また、入力楽音信号WINのエンベロープ値が
スレッショルドレベルWTHよりも小さいときには、出
力楽音信号WOUT として入力楽音信号WINを設定
することができる。その結果、入力楽音信号WINが所
定レベルを超えるときには、入力楽音信号WINにディ
ストーション処理を施して出力楽音信号WOUT とし
て設定することができ、入力楽音信号WINが所定レベ
ル以下のときには、入力楽音信号WINを出力楽音信号
WOUT として設定することができる。
Therefore, the envelope value of the input musical tone signal WIN is compared with a predetermined threshold level WTH, and when the envelope value is larger than the threshold level WTH, the filter signal WFIL, that is, the clipping and filtering process is performed as the output musical tone signal WOUT. The input musical tone signal WIN can be set. Furthermore, when the envelope value of the input musical tone signal WIN is smaller than the threshold level WTH, the input musical tone signal WIN can be set as the output musical tone signal WOUT. As a result, when the input musical tone signal WIN exceeds a predetermined level, the input musical tone signal WIN can be subjected to distortion processing and set as the output musical tone signal WOUT, and when the input musical tone signal WIN is below the predetermined level, the input musical tone signal WIN can be set as the output musical tone signal WOUT.

【0061】このようにして設定した出力楽音信号WO
UT を、上記実施例と同様に、出力することができる
。 その結果、所定レベルを超える入力楽音信号WINに対
しては、適切なディストーション処理を施して音楽正豊
かな楽音を出力させることができ、所定レベル以下の入
力楽音信号WINに対しては、生音を出力させることが
できる。  なお、上記各実施例においては、入力楽音
信号WINとディストーション処理を施した入力楽音信
号WINとを混合するか、所定レベルで入力楽音信号W
INとディストーション処理を施した入力楽音信号WI
Nとを切り換えて出力するか、の場合について説明した
が、これに限るものではなく、例えば、入力楽音信号W
INの所定レベルまでは、入力楽音信号WINとディス
トーション処理を施した入力楽音信号WINとの混合処
理を行ない、所定レベル以下になると、入力楽音信号W
INをそのまま出力するようにしてもよい。
The output musical tone signal WO set in this way
UT can be output in the same way as in the above embodiment. As a result, for input musical sound signals WIN exceeding a predetermined level, appropriate distortion processing can be applied to output musical tones with rich musical accuracy, and for input musical sound signals WIN below a predetermined level, raw sounds can be output. It can be output. In each of the above embodiments, the input musical tone signal WIN and the input musical tone signal WIN subjected to distortion processing are mixed, or the input musical tone signal WIN is mixed at a predetermined level.
Input musical tone signal WI subjected to IN and distortion processing
Although we have explained the case where the input musical tone signal W
Up to a predetermined level of IN, the input musical tone signal WIN is mixed with the input musical tone signal WIN that has been subjected to distortion processing, and when it reaches a predetermined level or below, the input musical tone signal W
It is also possible to output IN as is.

【0062】[0062]

【発明の効果】請求項1記載の発明によれば、入力する
楽音信号とこの楽音信号を歪ませフィルタリング処理(
ディストーション処理)を施した信号とを前記楽音信号
のレベルに応じて混合して出力楽音信号とすることがで
き、入力楽音信号のレベルが大きいときには、音楽性豊
かな楽音の演奏を可能とすることができるとともに、入
力楽音信号のレベルが絞られたときには、ディストーシ
ョン処理を施した信号に対する入力楽音信号の混合比率
を多くすることができ、生音に近い出力楽音信号を出力
することができる。その結果、入力楽音信号のレベルが
小さいときには、生音に近い音の演奏を行なうことがで
きる。
According to the invention described in claim 1, the input musical tone signal and the musical tone signal are distorted and filtered (
A signal subjected to distortion processing) can be mixed into an output musical tone signal according to the level of the musical tone signal, and when the level of the input musical tone signal is high, it is possible to perform a musical tone with rich musicality. In addition, when the level of the input musical tone signal is narrowed down, the mixing ratio of the input musical tone signal to the signal subjected to distortion processing can be increased, and an output musical tone signal close to the natural sound can be output. As a result, when the level of the input musical sound signal is low, it is possible to perform a sound close to a real sound.

【0063】請求項2記載の発明によれば、入力楽音信
号のレベルに応じて入力楽音信号とこの入力楽音信号に
ディストーション処理を施した信号とを切換出力するこ
とができ、入力楽音信号が所定レベルを超えるときには
、入力楽音信号にディストーション処理を施した出力信
号を出力して、音楽性豊かな楽音の演奏を行なうことが
でき、また入力楽音信号のレベルが絞られて所定レベル
以下になると、入力楽音信号を出力楽音信号として出力
して、生音に近い音の演奏を行なうことができる。
According to the second aspect of the invention, the input musical tone signal and the signal obtained by applying distortion processing to the input musical tone signal can be switched and outputted depending on the level of the input musical tone signal, and the input musical tone signal can be outputted at a predetermined level. When the level exceeds the input musical tone signal, an output signal that has been subjected to distortion processing is output, so that musical tones with rich musicality can be played. By outputting an input musical tone signal as an output musical tone signal, it is possible to perform a sound close to a real sound.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】請求項1記載の発明によるディストーション回
路の一実施例を示す回路ブロック図。
FIG. 1 is a circuit block diagram showing an embodiment of a distortion circuit according to the invention as claimed in claim 1.

【図2】図1のDSPにでのエンベロープ値抽出処理、
クリップ処理、フィルタリング処理及び混合処理を疑似
的に示す構成図。
[Figure 2] Envelope value extraction processing in the DSP of Figure 1,
FIG. 3 is a configuration diagram showing a pseudo clipping process, a filtering process, and a mixing process.

【図3】図1のDSPの詳細な回路図。FIG. 3 is a detailed circuit diagram of the DSP of FIG. 1;

【図4】図3のDSPの係数メモリの記憶内容を示す図
FIG. 4 is a diagram showing the contents of a coefficient memory of the DSP in FIG. 3;

【図5】図3のDSPのワークメモリの記憶内容を示す
図。
FIG. 5 is a diagram showing the storage contents of a work memory of the DSP in FIG. 3;

【図6】図3のDSPでの基本的な処理を示すフローチ
ャート。
FIG. 6 is a flowchart showing basic processing in the DSP of FIG. 3;

【図7】図6の入力処理の詳細なフローチャート。FIG. 7 is a detailed flowchart of the input processing in FIG. 6;

【図8】図6のエンベロープ値抽出処理の詳細なフロー
チャート。
FIG. 8 is a detailed flowchart of the envelope value extraction process of FIG. 6;

【図9】入力楽音信号波形と減衰係数を乗算したときの
エンベロープ波形との関係を示す図。
FIG. 9 is a diagram showing a relationship between an input musical tone signal waveform and an envelope waveform when multiplied by an attenuation coefficient.

【図10】図6のクリップ処理の詳細なフローチャート
FIG. 10 is a detailed flowchart of the clipping process shown in FIG. 6;

【図11】図10の乗算処理の詳細なフローチャート。FIG. 11 is a detailed flowchart of the multiplication process in FIG. 10;

【図12】図6のフィルタリング処理の詳細なフローチ
ャート。
FIG. 12 is a detailed flowchart of the filtering process in FIG. 6;

【図13】図6の混合処理の詳細なフローチャート。FIG. 13 is a detailed flowchart of the mixing process of FIG. 6;

【図14】図6の出力処理の詳細なフローチャート。FIG. 14 is a detailed flowchart of the output processing of FIG. 6;

【図15】請求項2記載の発明のDSPによる基本的な
処理を示すフローチャート。
FIG. 15 is a flowchart showing basic processing by the DSP of the invention according to claim 2.

【図16】図15の切換処理の詳細なフローチャート。FIG. 16 is a detailed flowchart of the switching process in FIG. 15;

【図17】従来のディストーション回路のブロック図。FIG. 17 is a block diagram of a conventional distortion circuit.

【符号の説明】[Explanation of symbols]

10    ディストーション回路 11    A/D変換器 12    DSP 13    D/A変換器 14    CPU 15    ROM 16    RAM 20    エンベロープ抽出処理部 21    クリップ処理部 22    フィルタリング処理部 23    混合処理部 81    プログラムメモリ 82    制御回路 83    入力レジスタ(PI) 84    係数メモリ(P) 85    ワークメモリ(W) 86    フラグレジスタ(SF0)87    乗
算部 88    加減算部 89    出力レジスタ(OR)
10 Distortion circuit 11 A/D converter 12 DSP 13 D/A converter 14 CPU 15 ROM 16 RAM 20 Envelope extraction processing section 21 Clip processing section 22 Filtering processing section 23 Mixing processing section 81 Program memory 82 Control circuit 83 Input register ( PI) 84 Coefficient memory (P) 85 Work memory (W) 86 Flag register (SF0) 87 Multiplication section 88 Addition/subtraction section 89 Output register (OR)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  入力する楽音信号の信号レベルを検出
するレベル検出手段と、入力する楽音信号の波形を歪ま
せる歪発生手段と、前記歪発生手段の出力する楽音信号
に所定のフィルタリング処理を施すフィルタリング手段
と、前記入力楽音信号と前記フィルタリング手段の出力
する楽音信号とを任意の混合比率で混合して出力する混
合手段と、前記混合手段による混合比率を前記レベル検
出手段の検出結果に基づいて設定する混合比率設定手段
と、を備えたことを特徴とするディストーション回路。
1. Level detection means for detecting the signal level of an input musical tone signal, distortion generation means for distorting the waveform of the input musical tone signal, and a predetermined filtering process applied to the musical tone signal outputted from the distortion generation means. filtering means; mixing means for mixing and outputting the input musical tone signal and the musical tone signal output from the filtering means at an arbitrary mixing ratio; and determining the mixing ratio by the mixing means based on the detection result of the level detecting means. A distortion circuit comprising: mixing ratio setting means for setting a mixing ratio;
【請求項2】  入力する楽音信号の信号レベルを検出
するレベル検出手段と、入力する楽音信号の波形を歪ま
せる歪発生手段と、前記歪発生手段の出力する楽音信号
に所定のフィルタリング処理を施すフィルタリング手段
と、前記レベル検出手段の検出結果に基づいて入力楽音
信号と前記フィルタリング手段の出力する楽音信号のい
ずれかを選択して出力する選択手段と、を備えたことを
特徴とするディストーション回路。
2. Level detection means for detecting the signal level of an input musical tone signal, distortion generation means for distorting the waveform of the input musical tone signal, and predetermined filtering processing applied to the musical tone signal outputted from the distortion generation means. A distortion circuit comprising: filtering means; and selection means for selecting and outputting either an input musical tone signal or a musical tone signal output from the filtering means based on the detection result of the level detecting means.
JP16009891A 1991-06-03 1991-06-03 Distortion circuit Expired - Fee Related JP3149459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16009891A JP3149459B2 (en) 1991-06-03 1991-06-03 Distortion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16009891A JP3149459B2 (en) 1991-06-03 1991-06-03 Distortion circuit

Publications (2)

Publication Number Publication Date
JPH04355795A true JPH04355795A (en) 1992-12-09
JP3149459B2 JP3149459B2 (en) 2001-03-26

Family

ID=15707811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16009891A Expired - Fee Related JP3149459B2 (en) 1991-06-03 1991-06-03 Distortion circuit

Country Status (1)

Country Link
JP (1) JP3149459B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116755A1 (en) * 2006-03-30 2007-10-18 Pioneer Corporation Harmonic producing device, digital signal processing device, and harmonic producing method
JP2011133906A (en) * 2011-03-18 2011-07-07 Yamaha Corp Effect adding method of audio reproduction and device therefor
JP2016061909A (en) * 2014-09-17 2016-04-25 カシオ計算機株式会社 Distortion device, distortion control method, and program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116755A1 (en) * 2006-03-30 2007-10-18 Pioneer Corporation Harmonic producing device, digital signal processing device, and harmonic producing method
US7847176B2 (en) 2006-03-30 2010-12-07 Pioneer Corporation Digital signal processor and a method for producing harmonic sound
JP4787316B2 (en) * 2006-03-30 2011-10-05 パイオニア株式会社 Digital signal processing apparatus and overtone generation method
JP2011133906A (en) * 2011-03-18 2011-07-07 Yamaha Corp Effect adding method of audio reproduction and device therefor
JP2016061909A (en) * 2014-09-17 2016-04-25 カシオ計算機株式会社 Distortion device, distortion control method, and program

Also Published As

Publication number Publication date
JP3149459B2 (en) 2001-03-26

Similar Documents

Publication Publication Date Title
US7612281B2 (en) Reverberation effect adding device
JPS6190514A (en) Music signal processor
JPH0631968B2 (en) Music signal generator
JPH04355795A (en) Distortion circuit
US5689079A (en) Musical tone generator
JP2560428B2 (en) Effect device
JP3136735B2 (en) Effect adding device
JP3149463B2 (en) Effect adding device
JP2560429B2 (en) Effect device
JP3178036B2 (en) Signal processing device
JP3149095B2 (en) Effect adding device
JP2571559B2 (en) Waveform signal processing method
JP3617148B2 (en) Music synthesizer
JPH10124062A (en) Musical sound synthesizer
JPH04295892A (en) Distortion circuit
JPH0738553B2 (en) Loudness control circuit for audio equipment
JPH0545800U (en) Reverberation device
JPH05249954A (en) Effect giving device
JPS583238B2 (en) electronic musical instruments
JP2814939B2 (en) Waveform processing device
JP2545159B2 (en) Music synthesizer
JP6505398B2 (en) Effect giving device
JPH09269779A (en) Effect adding device
JPS61146020A (en) Signal processor
JPH0675563A (en) Acoustic component extracting device, electronic instrument using same and frequency component extracting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees