JP2016061909A - Distortion device, distortion control method, and program - Google Patents

Distortion device, distortion control method, and program Download PDF

Info

Publication number
JP2016061909A
JP2016061909A JP2014189292A JP2014189292A JP2016061909A JP 2016061909 A JP2016061909 A JP 2016061909A JP 2014189292 A JP2014189292 A JP 2014189292A JP 2014189292 A JP2014189292 A JP 2014189292A JP 2016061909 A JP2016061909 A JP 2016061909A
Authority
JP
Japan
Prior art keywords
level
clipper
signal
unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014189292A
Other languages
Japanese (ja)
Other versions
JP6484970B2 (en
JP2016061909A5 (en
Inventor
佐藤 博毅
Hirotake Sato
博毅 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2014189292A priority Critical patent/JP6484970B2/en
Publication of JP2016061909A publication Critical patent/JP2016061909A/en
Publication of JP2016061909A5 publication Critical patent/JP2016061909A5/ja
Application granted granted Critical
Publication of JP6484970B2 publication Critical patent/JP6484970B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce clipping nose with respect to a distortion device, a distortion control method, and a program that impart distortion effect to an input sound signal.SOLUTION: A clipper 318 clips an input sound signal. A clipper input level detection part 304 detects a clipper input level signal 306 as an envelope crest value of the input sound signal which is clipped. When the clipper input level signal 306 enters a predetermined offensive range, an adder 320 mixes a signal, obtained by gradually increasing the level of the input sound signal by a clean gain multiplier 319, with the output of the clipper 318 gradually decreased in output level by a clipper gain multiplier 317 and outputs the resulting signal as an output sound signal. When the clipper input level signal 306 exits from the predetermined offensive range, the adder 320 mixes a signal, obtained by gradually decreasing the level of the input sound signal by the clean gain multiplier 319, with the output of the clipper 318 gradually increased in output level by the clipper gain multiplier 317 and outputs the resulting signal as an output sound signal.SELECTED DRAWING: Figure 3

Description

本発明は、入力音信号に対して歪み効果を与えるディストーション装置、方法、およびプログラムに関する。   The present invention relates to a distortion apparatus, a method, and a program for giving a distortion effect to an input sound signal.

楽音信号等の入力音信号を増幅した後に、音信号の振幅に制限をかける、いわゆるクリッピングによる歪み効果を得るディストーション装置が良く知られている。このディストーション効果の大きな問題点として、特に和音演奏時のディストーション効果の消え際のクリッピングノイズがある。   2. Description of the Related Art Distortion devices that obtain a distortion effect by so-called clipping that restricts the amplitude of a sound signal after amplifying an input sound signal such as a musical sound signal are well known. A big problem with this distortion effect is clipping noise when the distortion effect disappears, especially when playing chords.

図10は、クリッピングノイズの時間域波形の例を説明する図である。和音演奏時の合成信号は、各構成音のうねりにより、数Hz(ヘルツ)、数十Hzといった長い周期で、波高値の高い場所が発生する。この信号を入力信号として歪ませたときに、例えば図10(a)に示されるように、入力音信号の振幅レベルが高いときは、クリップが発生する密度が高いので一つ一つのクリップ波形成分はマスキングされず聞こえない。これに対して、例えば図10(b)に示されるように、入力音信号の振幅レベルが下がっていく過程では、最終的に、図10(b)の(図中では1001で代表して表示してある)丸印で示される、各構成音の重ね合わせによる波高値の高い個所(クリップポイント)のみがクリッピングする。この場合、クリップが発生する密度が低く不規則なので、一つ一つのクリップ波形成分が聞こえるようになる。   FIG. 10 is a diagram illustrating an example of a time domain waveform of clipping noise. In the synthesized signal at the time of playing a chord, a place with a high peak value is generated in a long cycle of several Hz (hertz) or several tens of Hz due to the undulation of each constituent sound. When this signal is distorted as an input signal, for example, as shown in FIG. 10 (a), when the amplitude level of the input sound signal is high, the density of clipping is high, so each clip waveform component Cannot be heard without being masked. On the other hand, for example, as shown in FIG. 10B, in the process in which the amplitude level of the input sound signal is lowered, the final display is shown in FIG. 10B (represented by 1001 in the figure). Only the part (clip point) with a high peak value due to the superposition of each component sound indicated by a circle is clipped. In this case, since the density at which clipping occurs is low and irregular, each clip waveform component can be heard.

図11は、クリッピングノイズの周波数域波形の例を説明する図である。周波数域では、十分なディストーションがかかっている期間では、図11に示されるように、入力信号のレベルに依存せずに、クリッピングノイズの高調波スペクトラム成分1101が、定常的なレベルで発生している。ここで、入力音信号の振幅レベルが高いときは、この高調波スペクトラム成分1101は、入力音信号のスペクトラム成分にマスキングされて聞こえない。しかし、入力音信号の振幅レベルがある閾値以下に下がってくると、この高調波スペクトラム成分1101によるクリッピングノイズが聞こえるようになる。そして、入力音信号の振幅レベルがさらに下がってクリッピングが無くなった瞬間に、このノイズは全く発生しなくなってしまうという不連続な特性を有している。   FIG. 11 is a diagram illustrating an example of a frequency band waveform of clipping noise. In the frequency range, during the period when sufficient distortion is applied, the harmonic spectrum component 1101 of clipping noise is generated at a steady level without depending on the level of the input signal, as shown in FIG. Yes. Here, when the amplitude level of the input sound signal is high, the harmonic spectrum component 1101 is masked by the spectrum component of the input sound signal and cannot be heard. However, when the amplitude level of the input sound signal falls below a certain threshold, clipping noise due to the harmonic spectrum component 1101 can be heard. Then, at the moment when the amplitude level of the input sound signal is further lowered and clipping is eliminated, this noise has a discontinuous characteristic that the noise is not generated at all.

しかも、クリッピングノイズの発生間隔は、人間の耳で聞き取れるくらい長いため、歪効果の消え際のクリップの発生密度の変化も、「ジー」、「チリチリ」、「チッチッチ…」のように認識しやすく、この低密度で不連続な動作が非常に不快に感じられる。特にデジタル処理によるディストーションでは、現象を緩和するような連続的要素がなく、不快感を持つ要素がそのまま出力される傾向にある。   Moreover, because the clipping noise generation interval is long enough to be heard by the human ear, changes in the generation density of clips when the distortion effect disappears can be easily recognized as “Gee”, “Chile Chile”, “Titchic…” This low density and discontinuous operation feels very uncomfortable. Particularly, in the distortion by digital processing, there is no continuous element that alleviates the phenomenon, and there is a tendency that an element having an unpleasant feeling is output as it is.

従来、ディストーション波形を制御してディストーション効果音の音質を制御する技術は種々知られている(特許文献1〜4に記載の技術)。   Conventionally, various techniques for controlling the distortion waveform and controlling the sound quality of the distortion sound effect are known (the techniques described in Patent Documents 1 to 4).

特開2001−154675号公報JP 2001-154675 A 特開2001−184069号公報JP 2001-184669 A 特開2005−250357号公報JP 2005-250357 A 特許第3149459号公報Japanese Patent No. 3149559

しかしながら、クリッピングノイズを低減できるような技術は、従来知られていなかった。   However, a technique that can reduce clipping noise has not been known.

そこで、本発明は、クリッピングノイズを低減することを目的とする。   Therefore, an object of the present invention is to reduce clipping noise.

態様の一例では、入力信号のレベルが予め定められたクリップレベル以上になったときに、その入力信号をクリッピングして出力するクリッパ部と、クリッパ部からの出力信号と入力信号とを混合して出力する混合部と、入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、エンベロープレベル検知部により検知されたエンベロープレベルがクリッピングレベルを含む予め定められた領域内にある場合は、クリッパ部からの出力信号のレベルを減少させるとともに、混合部に供給される入力信号のレベルを増加させるように制御する制御部と、を備える。   In an example of the aspect, when the level of the input signal becomes equal to or higher than a predetermined clip level, a clipper unit that clips and outputs the input signal, and an output signal from the clipper unit and the input signal are mixed. When the mixing unit for outputting, the envelope level detecting unit for detecting the envelope level value of the input signal, and the envelope level detected by the envelope level detecting unit are within a predetermined region including the clipping level, from the clipper unit And a control unit that controls to increase the level of the input signal supplied to the mixing unit.

本発明によれば、クリッピングノイズを低減することが可能となる。   According to the present invention, clipping noise can be reduced.

本実施形態に係るディストーション装置の外観図である。It is an external view of the distortion apparatus which concerns on this embodiment. 本実施形態に係るディストーション装置のハードウェア構成例を示す図である。It is a figure which shows the hardware structural example of the distortion apparatus which concerns on this embodiment. DSPのブロック構成例を示す図である。It is a figure which shows the block structural example of DSP. レジスタの説明図である。It is explanatory drawing of a register. 本実施形態の動作説明図(その1)である。It is operation | movement explanatory drawing (the 1) of this embodiment. 本実施形態の動作説明図(その2)である。It is operation | movement explanatory drawing (the 2) of this embodiment. ディストーション制御の全体処理の例を示すフローチャートである。It is a flowchart which shows the example of the whole process of distortion control. Effect/Bypass読込み設定処理の例を示すフローチャートである。It is a flowchart which shows the example of an Effect / Bypass reading setting process. クリッパレベル調整処理の例を示すフローチャートである。It is a flowchart which shows the example of a clipper level adjustment process. クリッピングノイズの時間域波形の例を説明する図である。It is a figure explaining the example of the time domain waveform of clipping noise. クリッピングノイズの周波数域波形の例を説明する図である。It is a figure explaining the example of the frequency domain waveform of clipping noise.

以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。本実施形態では、DSP(Digital Signal Processor:デジタル信号処理プロセッサ)によって信号処理を実行するコンパクトエフェクタを例に説明をする。   Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. In the present embodiment, a compact effector that executes signal processing using a DSP (Digital Signal Processor) will be described as an example.

図1は、本実施形態に係るディストーション装置100の外観図である。ディストーション装置100の本体は、例えば楽音信号である入力音信号を入力させる入力端子(Input)101と、ディストーション効果が付加された出力音信号を出力させる出力端子(Output)102を備える。このほか、ディストーション装置100は、ディストーション効果がかかっているか否かを表示するエフェクト・バイパスのインジケータ(Effect/Bypass Indicator)103を備える。また、ディストーション装置100は、ディストーション効果のかかり具合を制御するドライブコントロールノブ(Drive Control)104ディストーション効果の音質を制御するトーンコントロールノブ(Tone Control)105、出力音信号の出力レベルを制御するレベルコントロールノブ(Level Control)106を備える。さらに、ユーザが足で踏むことによりディストーション効果のオン/オフを制御するペダルスイッチ107を備える。   FIG. 1 is an external view of a distortion device 100 according to the present embodiment. The main body of the distortion device 100 includes, for example, an input terminal (Input) 101 that inputs an input sound signal that is a musical sound signal, and an output terminal (Output) 102 that outputs an output sound signal to which a distortion effect is added. In addition, the distortion device 100 includes an effect bypass indicator 103 that displays whether or not the distortion effect is applied. In addition, the distortion device 100 includes a drive control knob (Drive Control) 104 that controls the degree of the distortion effect, a tone control knob (Tone Control) 105 that controls the sound quality of the distortion effect, and a level control that controls the output level of the output sound signal. A knob (Level Control) 106 is provided. Further, a pedal switch 107 is provided for controlling on / off of the distortion effect when the user steps on the foot.

図2は、図1のディストーション装置100のハードウェア構成例を示す図である。ディストーション装置100は、CPU201、ROM202、RAM203、DSP204、アンプ205、A/D(アナログ/デジタル)コンバータ206、ワークメモリ207、D/A(デジタル/アナログ)コンバータ208、アンプ209を備える。さらに、ディストーション装置100は、LED(Light Emitting Diode)214とそれを制御するパラレル・ポート206、ペダルスイッチ210とそれを制御するフリップ・フロップデジタル回路211、およびコントロールノブ212とそれを制御するA/Dコンバータ213を備える。CPU201、ROM202、RAM203、パラレル・ポート206、フリップ・フロップデジタル回路211、およびA/Dコンバータ213は、システムバス214によって相互に接続される。LED214は、図1のエフェクト・バイパスのインジケータ103に対応する。コントロールノブ212は、図1の104、105、106のコントロールノブ群に対応する。ペダルスイッチ210は、図1のペダルスイッチ107に対応する。   FIG. 2 is a diagram illustrating a hardware configuration example of the distortion device 100 in FIG. 1. The distortion device 100 includes a CPU 201, a ROM 202, a RAM 203, a DSP 204, an amplifier 205, an A / D (analog / digital) converter 206, a work memory 207, a D / A (digital / analog) converter 208, and an amplifier 209. Further, the distortion device 100 includes an LED (Light Emitting Diode) 214 and a parallel port 206 that controls the LED 214, a pedal switch 210 and a flip-flop digital circuit 211 that controls the pedal switch 210, and a control knob 212 and an A / A D converter 213 is provided. The CPU 201, ROM 202, RAM 203, parallel port 206, flip-flop digital circuit 211, and A / D converter 213 are connected to each other by a system bus 214. The LED 214 corresponds to the effect bypass indicator 103 of FIG. The control knob 212 corresponds to the control knob group 104, 105, 106 in FIG. The pedal switch 210 corresponds to the pedal switch 107 in FIG.

入力端子215から入力したアナログの入力音信号は、アンプ205で増幅された後、A/Dコンバータ206でデジタルの入力音信号(以下単に「入力音信号」と記載するときはデジタルの入力音信号を指すものとする)に変換された後、DSP204に入力する。   The analog input sound signal input from the input terminal 215 is amplified by the amplifier 205 and then the digital input sound signal (hereinafter simply referred to as “input sound signal”) by the A / D converter 206. Is input to the DSP 204.

DSP204は、CPU201からの制御に従って、ワークメモリ207を作業量領域として使用しながら、入力音信号に対してディストーション効果を付加するための音声処理と、後述するクリッパ入力レベル検知処理とを実行し、デジタルの出力音信号(以下単に「出力音信号」と記載するときはデジタルの出力音信号を指すものとする)を出力する。   The DSP 204 executes audio processing for adding a distortion effect to the input sound signal and clipper input level detection processing described later, while using the work memory 207 as a work amount area in accordance with control from the CPU 201. A digital output sound signal (hereinafter simply referred to as “output sound signal” means a digital output sound signal) is output.

DSP204から出力された出力音信号は、D/Aコンバータ208でアナログの出力音信号に変換され、アップ209で増幅された後に、出力端子102から出力される。   The output sound signal output from the DSP 204 is converted into an analog output sound signal by the D / A converter 208, amplified by the up 209, and then output from the output terminal 102.

コントロールノブ212の操作位置のA/Dコンバータ213を介した読込みや、パラレル・ポート206を介したLED214への表示などのユーザインターフェイスは、CPU201によって処理される。ディストーション効果(以下「エフェクト」と記載)のオン/オフ(エフェクト/バイパス)の切替えは、ペダルスイッチ210の操作に基づいてフリップ・フロップデジタル回路211でのトグル反転結果をCPU201が読み込んでDSP204に指示を与えることで行なわれる。CPU201は、後述する各種パラメータをDSP204に与える。   The user interface such as reading the operation position of the control knob 212 via the A / D converter 213 and displaying it on the LED 214 via the parallel port 206 is processed by the CPU 201. The distortion effect (hereinafter referred to as “effect”) is switched on / off (effect / bypass) by the CPU 201 reading the toggle inversion result in the flip-flop digital circuit 211 based on the operation of the pedal switch 210 and instructing the DSP 204. It is done by giving. The CPU 201 gives various parameters described later to the DSP 204.

ディストーション効果におけるクリッピング状態の検知と調整は、DSP204での後述するクリッパ入力レベルの検知結果をCPU201が読み込んで判断し、その判断結果をDSP204に伝えることで実現される。   The detection and adjustment of the clipping state in the distortion effect is realized by the CPU 201 reading and determining a detection result of a clipper input level (to be described later) in the DSP 204 and transmitting the determination result to the DSP 204.

図3は、図2のDSP204のブロック構成例を示す図である。DSP204は、基本的な機能構成として、エフェクト/バイパス切替部301、CPUインタフェース部302、音声処理部303、およびクリッパ入力レベル検知部304を備える。   FIG. 3 is a diagram showing a block configuration example of the DSP 204 in FIG. The DSP 204 includes an effect / bypass switching unit 301, a CPU interface unit 302, an audio processing unit 303, and a clipper input level detection unit 304 as basic functional configurations.

まず、CPUインタフェース部302は、CPU201とのコミュニケーションに使用されるレジスタ群であり、CPU201はこれらのレジスタ群に対して読込み、または書込みを行う。DSP204は、これらのレジスタ群を信号処理の一周期毎に読み出して処理を実行する。   First, the CPU interface unit 302 is a register group used for communication with the CPU 201, and the CPU 201 reads or writes to these register groups. The DSP 204 reads these register groups for each cycle of signal processing and executes processing.

図4は、CPUインタフェース部302のレジスタ群の説明図である。   FIG. 4 is an explanatory diagram of a register group of the CPU interface unit 302.

エフェクトバイパスレジスタEFFECTは、CPU201からのエフェクトの有効無効の切替えを制御するエフェクト/バイパス信号305を保持する、ビット幅が1ビットの入力レジスタである。エフェクト/バイパス信号305は、1ビット値「0」(Bypass:無効)、または「1」(Effect:有効)をとり得る。   The effect bypass register EFFECT is an input register having a bit width of 1 bit, which holds an effect / bypass signal 305 for controlling the effect switching from the CPU 201. The effect / bypass signal 305 can take a 1-bit value “0” (Bypass: invalid) or “1” (Effect: valid).

クリッパ入力レベルレジスタCINPUTは、CPU201に出力される、入力エンベロープのレベルを絶対値で表したクリッパ入力レベル信号306を保持する、ビット幅が16ビットの出力レジスタである。クリッパ入力レベル信号306は、16ビット値「0」から「FFFF」までの値をとり得る。この値が1000を越えると、クリッピングが実行される。   The clipper input level register CINPUT is an output register having a bit width of 16 bits, which holds a clipper input level signal 306 that is output to the CPU 201 and represents the level of the input envelope as an absolute value. The clipper input level signal 306 can take a 16-bit value “0” to “FFFF”. If this value exceeds 1000, clipping is performed.

クリッパゲインレジスタCGAINは、CPU201から入力される、クリッパゲインの乗算器の乗数を設定するクリッパゲイン信号307を保持する、ビット幅が16ビットの入力レジスタである。クリッパゲイン信号307は、16ビット値「0」から「8000」までの値をとり得る。この値が「8000」のときに、ゲインは1.0倍になる。   The clipper gain register CGAIN is an input register having a bit width of 16 bits, which holds a clipper gain signal 307 that is input from the CPU 201 and sets a multiplier of a clipper gain multiplier. The clipper gain signal 307 can take a 16-bit value from “0” to “8000”. When this value is “8000”, the gain is 1.0 times.

クリーンゲインレジスタLGAINは、CPU201から入力される、クリーンゲインの乗算器の乗数を設定するクリーンゲイン信号308を保持する、ビット幅が16ビットの入力レジスタである。クリーンゲイン信号308は、クリッパゲイン信号307と同様に、16ビット値「0」から「8000」までの値をとり得る。この値が「8000」のときに、ゲインは1.0倍になる。   The clean gain register LGAIN is an input register having a bit width of 16 bits, which holds a clean gain signal 308 that is input from the CPU 201 and sets a multiplier of a multiplier for clean gain. Similarly to the clipper gain signal 307, the clean gain signal 308 can take a value of 16 bits from “0” to “8000”. When this value is “8000”, the gain is 1.0 times.

ドライブレジスタDRIVEは、CPU201から入力される、ドライブ増幅の増幅率を設定するドライブ信号309を保持する、ビット幅が8ビットの入力レジスタである。ドライブ信号309は、8ビット値「0」から「FF」までの値をとり得る。この値が「FF」のときに、増幅率が最大となる。   The drive register DRIVE is an input register having a bit width of 8 bits, which holds a drive signal 309 that is input from the CPU 201 and sets an amplification factor of drive amplification. The drive signal 309 can take an 8-bit value “0” to “FF”. When this value is “FF”, the amplification factor is maximized.

トーンレジスタTONEは、CPU201から入力される、音色を設定するトーン信号310を保持する、ビット幅が8ビットの入力レジスタである。トーン信号310は、8ビット値「0」から「FF」までの値をとり得る。この値が多いほど遮断する高域の周波数(カットオフ周波数)が高くなり、この値が「FF」のときにカットオフ周波数が最大となる。   The tone register TONE is an input register having a bit width of 8 bits that holds a tone signal 310 for setting a timbre input from the CPU 201. The tone signal 310 can take an 8-bit value from “0” to “FF”. The higher this value is, the higher the cutoff frequency (cut-off frequency) becomes. When this value is “FF”, the cut-off frequency becomes maximum.

レベルレジスタLEVELは、CPU201から入力される、最終段増幅器の増幅率を設定するレベル信号311を保持する、ビット幅が8ビットの入力レジスタである。レベル信号311は、8ビット値「0」から「FF」までの値をとり得る。この値が「FF」のときに、増幅率が最大となる。   The level register LEVEL is an input register having a bit width of 8 bits that holds a level signal 311 that is input from the CPU 201 and sets the amplification factor of the final stage amplifier. The level signal 311 can take an 8-bit value “0” to “FF”. When this value is “FF”, the amplification factor is maximized.

図3の説明に戻って、エフェクト/バイパス切替部301について説明する。エフェクトを有効にするかしないかは、CPU201がエフェクトバイパスレジスタEFFECTにエフェクト/バイパス信号305を設定することにより切り替えられる。前述したように、エフェクト/バイパス信号305として値「0」が設定されると、エフェクト/バイパス切替部301は、入力端子312をバイパスライン313に接続する。この結果、入力端子312から入力した入力音信号は、バイパスライン313を介してそのまま出力端子314から出力され、エフェクトが無効にされる。エフェクト/バイパス信号305として値「1」が設定されると、エフェクト/バイパス切替部301は、入力端子312を音声処理部303およびクリッパ入力レベル検知部304に接続する。この結果、入力端子312から入力した入力音信号に対するエフェクトが有効にされる。   Returning to the description of FIG. 3, the effect / bypass switching unit 301 will be described. Whether the effect is enabled or not is switched by the CPU 201 setting the effect / bypass signal 305 in the effect bypass register EFFECT. As described above, when the value “0” is set as the effect / bypass signal 305, the effect / bypass switching unit 301 connects the input terminal 312 to the bypass line 313. As a result, the input sound signal input from the input terminal 312 is directly output from the output terminal 314 via the bypass line 313, and the effect is invalidated. When the value “1” is set as the effect / bypass signal 305, the effect / bypass switching unit 301 connects the input terminal 312 to the audio processing unit 303 and the clipper input level detection unit 304. As a result, the effect on the input sound signal input from the input terminal 312 is validated.

CPU201は、ユーザが、ペダルスイッチ210を踏むごとに、フリップ・フロップデジタル回路211を介して入力するトグル反転信号に基づいて、エフェクト/バイパス信号305の値を「0」と「1」とで交互に切り替える。このように、ユーザは、ペダルスイッチ210を踏むごとに、エフェクトの有効無効を切り替えることができる。   The CPU 201 alternates the value of the effect / bypass signal 305 between “0” and “1” based on the toggle inversion signal input via the flip-flop digital circuit 211 every time the user steps on the pedal switch 210. Switch to. In this way, the user can switch the effect between valid and invalid each time the pedal switch 210 is depressed.

また、CPU201は、エフェクト/バイパス信号305として値「1」を設定すると、パラレル・ポート206を介してLED214を、エフェクト有効を示す点灯状態にし、逆に、エフェクト/バイパス信号305として値「0」を設定すると、LED214を、エフェクト無効を示す消灯状態にする。   When the value “1” is set as the effect / bypass signal 305, the CPU 201 turns on the LED 214 through the parallel port 206 to indicate that the effect is valid, and conversely, the value “0” as the effect / bypass signal 305. Is set, the LED 214 is turned off to indicate that the effect is invalid.

次に、音声処理部303について説明する。音声処理部303は、ハイパスフィルタ(HPF)315、ドライブ用乗算器316、クリッパゲイン用乗算器317、クリッパ318、クリーンゲイン用乗算器319、加算器320、トーン調整用ローパスフィルタ(LPF)321、レベル乗算器322、クリッパゲイン平滑用LPF323、クリーンゲイン平滑用LPF324を備える。   Next, the audio processing unit 303 will be described. The audio processing unit 303 includes a high pass filter (HPF) 315, a drive multiplier 316, a clipper gain multiplier 317, a clipper 318, a clean gain multiplier 319, an adder 320, a tone adjustment low pass filter (LPF) 321, A level multiplier 322, a clipper gain smoothing LPF 323, and a clean gain smoothing LPF 324 are provided.

まず、HPF315は、入力端子312からエフェクト/バイパス切替部301を介して入力した入力音信号の不要な低域周波数成分をカットする。   First, the HPF 315 cuts an unnecessary low frequency component of the input sound signal input from the input terminal 312 via the effect / bypass switching unit 301.

次に、ディストーション効果の深さに応じた増幅が実施される。本実施形態は、この増幅動作の制御にある。増幅率を決定するための乗算器は、ドライブ用乗算器316とクリッパゲイン用乗算器317の2段構成になっており、前者でドライブ設定、後者でクリッパゲインの調整が行われる。ここで、ユーザがドライブコントロールノブ104(図1参照)に対応するコントロールノブ212(図2参照)を操作することにより、A/Dコンバータ213を介してその操作量がCPU201に通知される。CPU201は、この操作量情報に基づいて、ドライブ信号309の値を決定する。クリッパゲイン信号307の制御については後述するが、CPU201からCPU201インタフェース1101のクリッパゲインレジスタCGAINに設定されたクリッパゲイン信号307は、そのゲイン制御を平滑化するために、クリッパゲイン平滑用LPF323に入力し、その出力がクリッパゲイン用乗算器317に入力する。以上の増幅制御は、後述する。   Next, amplification according to the depth of the distortion effect is performed. The present embodiment is in the control of this amplification operation. The multiplier for determining the amplification factor has a two-stage configuration of a drive multiplier 316 and a clipper gain multiplier 317, in which the drive setting is performed in the former and the clipper gain is adjusted in the latter. Here, when the user operates the control knob 212 (see FIG. 2) corresponding to the drive control knob 104 (see FIG. 1), the operation amount is notified to the CPU 201 via the A / D converter 213. The CPU 201 determines the value of the drive signal 309 based on this operation amount information. Although the control of the clipper gain signal 307 will be described later, the clipper gain signal 307 set from the CPU 201 to the clipper gain register CGAIN of the CPU 201 interface 1101 is input to the clipper gain smoothing LPF 323 in order to smooth the gain control. The output is input to the clipper gain multiplier 317. The above amplification control will be described later.

次に、クリッパゲイン用乗算器317の出力はクリッパ318に入力する。クリッパ318は、入力音信号の波高値に制限を掛けて波形をクリップすることで歪ませる働きを持つ。クリップされる波高値は固定であり、前段のドライブ用乗算器316およびクリッパゲイン用乗算器317の増幅動作によって、どの程度クリップされるかが決定される。前段の増幅率がより上げられることで、小さい入力音信号でも容易にクリップが行われるようになる。   Next, the output of the clipper gain multiplier 317 is input to the clipper 318. The clipper 318 has a function of distorting the waveform by clipping the waveform by limiting the peak value of the input sound signal. The crest value to be clipped is fixed, and the degree of clipping is determined by the amplification operation of the drive multiplier 316 and the clipper gain multiplier 317 in the previous stage. By increasing the amplification factor in the previous stage, clipping can be easily performed even with a small input sound signal.

クリッパ318の出力は、加算器320において、HPF315から出力されクリーンゲイン用乗算器319でゲイン調整された入力音信号(クリーン信号)と加算(混合)される。その結果加算器320から出力される加算出力は、トーン調整用LPF321で音質調整された後、レベル乗算器322でレベル調整され、出力端子314から出力音信号として出力される。   The output of the clipper 318 is added (mixed) in the adder 320 with the input sound signal (clean signal) output from the HPF 315 and gain-adjusted by the clean gain multiplier 319. As a result, the added output output from the adder 320 is subjected to sound quality adjustment by the tone adjusting LPF 321, then level-adjusted by the level multiplier 322, and output from the output terminal 314 as an output sound signal.

トーン調整用LPF321は、CPU201からCPUインタフェース部302のトーンレジスタTONEに設定されたトーン信号310によって、そのカットオフ周波数を調整することができ、これにより音質を調整することができる。ここで、ユーザがトーンコントロールノブ105(図1参照)に対応するコントロールノブ212(図2参照)を操作することにより、A/Dコンバータ213を介してその操作量がCPU201に通知される。CPU201は、この操作量情報に基づいて、トーン信号310の値を決定する。   The tone adjustment LPF 321 can adjust the cut-off frequency by the tone signal 310 set in the tone register TONE of the CPU interface unit 302 from the CPU 201, thereby adjusting the sound quality. Here, when the user operates the control knob 212 (see FIG. 2) corresponding to the tone control knob 105 (see FIG. 1), the operation amount is notified to the CPU 201 via the A / D converter 213. The CPU 201 determines the value of the tone signal 310 based on the operation amount information.

レベル乗算器322における最終段ゲインは、CPU201からCPUインタフェース部302のレベルレジスタLEVELに設定されたレベル信号311によって調整することができ、これによりユーザは最終的な音量レベルを調整することができる。ここで、ユーザがレベルコントロールノブ106(図1参照)に対応するコントロールノブ212(図2参照)を操作することにより、A/Dコンバータ213を介してその操作量がCPU201に通知される。CPU201は、この操作量情報に基づいて、レベル信号311の値を決定する。   The final stage gain in the level multiplier 322 can be adjusted by the level signal 311 set in the level register LEVEL of the CPU interface unit 302 from the CPU 201, so that the user can adjust the final volume level. Here, when the user operates a control knob 212 (see FIG. 2) corresponding to the level control knob 106 (see FIG. 1), the operation amount is notified to the CPU 201 via the A / D converter 213. The CPU 201 determines the value of the level signal 311 based on this operation amount information.

次に、クリッパ入力レベル検知部304について説明する。クリッパ入力レベル検知部304は、整流器325、LPF326、および乗算器327を備え、音声処理部303内のクリッパ318への入力レベルを検知する働きを有する。整流器325は、エフェクト有効時に入力端子312からエフェクト/バイパス切替部301を介して入力した入力音信号を整流し、絶対値に変換する。LPF326は、整流器325の絶対値出力を平滑化することで、エンベロープ波高値を得る。エンベロープ波高値は、ドライブ信号309によってゲイン調整される乗算器327によって、音声処理部303内のドライブ用乗算器316と同じ増幅率で増幅され、クリッパ318に送られる信号のレベルに対応したレベルのエンベロープ波高値に変換される。そして、乗算器327の出力が、クリッパ入力レベル信号306として、CPUインタフェース部302内のクリッパ入力レベルレジスタCINPUTに格納され、CPU201に送られる。   Next, the clipper input level detection unit 304 will be described. The clipper input level detection unit 304 includes a rectifier 325, an LPF 326, and a multiplier 327, and has a function of detecting an input level to the clipper 318 in the audio processing unit 303. The rectifier 325 rectifies the input sound signal input from the input terminal 312 via the effect / bypass switching unit 301 when the effect is valid, and converts it into an absolute value. The LPF 326 obtains an envelope peak value by smoothing the absolute value output of the rectifier 325. The envelope peak value is amplified by the multiplier 327 whose gain is adjusted by the drive signal 309 with the same amplification factor as that of the drive multiplier 316 in the audio processing unit 303, and has a level corresponding to the level of the signal sent to the clipper 318. Converted to envelope peak value. The output of the multiplier 327 is stored in the clipper input level register CINPUT in the CPU interface unit 302 as the clipper input level signal 306 and sent to the CPU 201.

以上の構成を有するDSP204と図2のCPU201により実行される、エフェクト有効時のクリッピングノイズによる不快な歪を抑制する制御処理について、以下に詳細に説明する。この制御処理は、DSP204内のクリッパ入力レベル検知部304からCPUインタフェース部302内のクリッパ入力レベルレジスタCINPUTを介して通知されるクリッパ入力レベル信号306を、CPU201が判断し、その判断結果がDSP204の制御にフィードバックされることにより、実現される。   A control process executed by the DSP 204 having the above configuration and the CPU 201 shown in FIG. 2 to suppress unpleasant distortion due to clipping noise when the effect is effective will be described in detail below. In this control process, the CPU 201 determines the clipper input level signal 306 notified from the clipper input level detection unit 304 in the DSP 204 via the clipper input level register CINPUT in the CPU interface unit 302, and the determination result is the DSP 204. This is realized by feedback to the control.

図5および図6は、本実施形態の動作説明図である。   5 and 6 are explanatory diagrams of the operation of this embodiment.

まず、図5(a)の「クリッパ入力レベル調整1」において、CPU201が、DSP204の出力するクリッパ入力レベル信号306のエンベロープ波高値を定期的にチェックし、そのエンベロープ波高値が不快領域501内に入ったか否かを判定する。CPU201は、エンベロープ波高値が不快領域501内に入ったと判定した場合には、DSP204内の音声処理部303において、上記エンベロープ波高値の入力レベルに対応する入力レベルのままクリッパ318に入力音信号が送られないように、クリッパゲイン用乗算器317のクリッパゲインがクリッパゲイン信号307により調整される。これにより、出力音信号が不快領域501にとどまっている時間をできるだけ減らすような制御が実行される。   First, in “clipper input level adjustment 1” in FIG. 5A, the CPU 201 periodically checks the envelope peak value of the clipper input level signal 306 output from the DSP 204, and the envelope peak value is within the uncomfortable region 501. Judge whether or not. When the CPU 201 determines that the envelope peak value has entered the uncomfortable region 501, the sound processing unit 303 in the DSP 204 receives the input sound signal to the clipper 318 while maintaining the input level corresponding to the input level of the envelope peak value. The clipper gain of the clipper gain multiplier 317 is adjusted by the clipper gain signal 307 so as not to be sent. As a result, control is performed so that the time during which the output sound signal stays in the uncomfortable region 501 is reduced as much as possible.

具体的には、エンベロープ波高値が不快領域501の範囲に入っている間は、クリッパゲイン用乗算器317における増幅率が少し下げられることで、クリッパ318に入力する信号ゲインが不快領域501に対応するゲイン以下になるように、クリッパゲイン信号307が調整される。   Specifically, while the envelope peak value is within the range of the uncomfortable region 501, the gain in the clipper gain multiplier 317 is slightly reduced, so that the signal gain input to the clipper 318 corresponds to the uncomfortable region 501. The clipper gain signal 307 is adjusted so as to be equal to or less than the gain to be performed.

実際には、不快領域501といっても、エンベロープ波高値が不快領域501の中心レベルに近いほど、不快度が高くなる。従って、その中心レベルから適度の範囲のレベル、例えば中心レベルの値を「1.0」としたときに、値「0.8」から「1.2」のレンジが不快領域501として設定される。   Actually, the discomfort region 501 has a higher discomfort level as the envelope peak value is closer to the center level of the discomfort region 501. Therefore, when the level in the appropriate range from the center level, for example, the value of the center level is set to “1.0”, a range from “0.8” to “1.2” is set as the discomfort region 501. .

CPU201は、クリッパ入力レベル信号306に基づくエンベロープ波高値が、上記不快領域501に入ると、すぐにクリッパゲイン信号307によるゲイン調整を実施し、エンベロープ波高値が不快領域501より上に戻る、あるいは不快領域501を下回るいずれかの状態になった時に、すぐに上記ゲイン調整を解除する。しかし、この際のレベル変化が急激だと、不自然な音量変化が起こったり、その制御自体で別のノイズが発生したりする。このため、CPU201からCPUインタフェース部302内のクリッパゲインレジスタCGAINに設定されたクリッパゲイン信号307は、そのままクリッパゲイン用乗算器317に入力されるのではなく、クリーンゲイン平滑用LPF324を介して入力される。これにより、上記ゲイン調整による反応が緩和される。   As soon as the envelope peak value based on the clipper input level signal 306 enters the unpleasant area 501, the CPU 201 performs gain adjustment by the clipper gain signal 307, and the envelope peak value returns above the unpleasant area 501 or is uncomfortable. When any state falls below the area 501, the gain adjustment is immediately released. However, if the level change at this time is abrupt, an unnatural volume change occurs or another noise is generated by the control itself. Therefore, the clipper gain signal 307 set in the clipper gain register CGAIN in the CPU interface unit 302 from the CPU 201 is not input to the clipper gain multiplier 317 as it is, but is input via the clean gain smoothing LPF 324. The Thereby, the reaction by the gain adjustment is alleviated.

次に、不快領域501での具体的なゲイン調整について、図5(b)のクリッパ入力レベル調整2で説明する。いま、エンベロープ波高値が減衰してきて、不快領域501に入った場合は、CPU201は不快領域501の最低値=「0.8」をクリッパゲイン信号307の値に設定する。そして、このクリーンゲイン信号308の値=「0.8」が、クリーンゲイン平滑用LPF324を通過することで、図5(b)の503の点線で示されるようなクリッパゲイン信号が、クリッパゲイン用乗算器317に供給されることになる。   Next, specific gain adjustment in the uncomfortable area 501 will be described with clipper input level adjustment 2 in FIG. If the envelope peak value is attenuated and enters the unpleasant area 501, the CPU 201 sets the lowest value of the unpleasant area 501 = “0.8” as the value of the clipper gain signal 307. Then, when the value of the clean gain signal 308 = “0.8” passes through the clean gain smoothing LPF 324, a clipper gain signal as indicated by a dotted line 503 in FIG. This is supplied to the multiplier 317.

この結果、図3の音声処理部303において、クリッパゲイン用乗算器317からクリッパ318に送られる信号のエンベロープは、図5(c)のクリッパ入力レベル調整3の504で示されるようなカーブに変更される。ただし、このままでは不快領域501の境界部分におけるレベルの段差がノイズを発生する可能性があるため、加算器320で、歪んでいないクリーン信号を加算することで、補正が行われる。クリーン信号としては、クリッパ318をバイパスしたHPF315から出力される信号を使用する。なお、クリーンゲイン用乗算器319の働きについては、後述する。   As a result, in the audio processing unit 303 in FIG. 3, the envelope of the signal sent from the clipper gain multiplier 317 to the clipper 318 is changed to a curve as indicated by 504 of clipper input level adjustment 3 in FIG. Is done. However, since the level difference at the boundary portion of the uncomfortable area 501 may generate noise if it remains as it is, correction is performed by adding an undistorted clean signal by the adder 320. As the clean signal, a signal output from the HPF 315 bypassing the clipper 318 is used. The operation of the clean gain multiplier 319 will be described later.

次に、クリーンゲイン信号308の制御について説明する。図6(a)のクリッパ入力レベル調整4において、クリッパ入力レベル信号306に基づくエンベロープ波高値が減衰してきて、不快領域501に入った場合、CPU201は、不快領域501の最低値=「0.2」をクリーンゲイン信号308の値として設定する。このクリーンゲイン信号308は、図3のCPUインタフェース部302内のクリーンゲインレジスタLGAINに設定される。このクリーンゲイン信号308は、クリーンゲイン平滑用LPF324を通過することで、図6(a)の505の点線で示されるようなクリーンゲイン信号が、クリーンゲイン用乗算器319に供給されることになる。   Next, control of the clean gain signal 308 will be described. In the clipper input level adjustment 4 in FIG. 6A, when the envelope peak value based on the clipper input level signal 306 attenuates and enters the unpleasant area 501, the CPU 201 sets the minimum value of the unpleasant area 501 = “0.2. "Is set as the value of the clean gain signal 308. The clean gain signal 308 is set in the clean gain register LGAIN in the CPU interface unit 302 of FIG. The clean gain signal 308 passes through the clean gain smoothing LPF 324, whereby a clean gain signal as indicated by a dotted line 505 in FIG. 6A is supplied to the clean gain multiplier 319. .

この結果、図3の音声処理部303において、クリーンゲイン用乗算器319から加算器320に送られるクリーン信号のエンベロープは、図6(b)のクリッパ入力レベル調整5の506で示されるようなカーブに変更される。   As a result, in the audio processing unit 303 in FIG. 3, the envelope of the clean signal sent from the clean gain multiplier 319 to the adder 320 is a curve as indicated by 506 in the clipper input level adjustment 5 in FIG. Changed to

さらにこの結果として、図6(c)のクリッパ入力レベル調整6の507で示されるように、クリッパ318の出力と、クリッパ318をバイパスしたクリーンゲイン用乗算器319の出力が加算器320でミックスされて、ほぼなだらかな音量特性を実現することができる。   As a result, the output of the clipper 318 and the output of the clean gain multiplier 319 bypassing the clipper 318 are mixed by the adder 320 as indicated by the clipper input level adjustment 6 507 in FIG. As a result, almost smooth volume characteristics can be realized.

以上の制御処理により、図5(c)に示されるように、クリッパ318に入力される信号が不快領域501の中心付近を通過する時間が大幅に短くなるため、不快を感じる時間も大幅に減少させることが可能となる。   As a result of the above control process, as shown in FIG. 5C, the time for the signal input to the clipper 318 to pass through the vicinity of the center of the uncomfortable region 501 is greatly shortened, so the time for feeling uncomfortable is also greatly reduced. It becomes possible to make it.

途中で不快領域501を超えるレベルに戻ったとしても、同じようにクリッパゲイン平滑用LPF323の効果により、連続的で滑らかなクリッパゲインを発生させることができ、クリッパ318に入力する信号の値を不快領域501から遠ざけることが可能となる。   Even if the level exceeds the uncomfortable region 501 on the way, a continuous and smooth clipper gain can be generated by the effect of the clipper gain smoothing LPF 323 in the same way, and the value of the signal input to the clipper 318 is uncomfortable. It is possible to move away from the region 501.

また、入力音信号がクリップしないレベルに突入すれば調整はされない、すなわちクリッパゲインが1.0倍の状態に復帰するので、最終的なサスティーンは変わらない。   If the input sound signal enters a level at which clipping does not occur, no adjustment is made, that is, the clipper gain returns to a state of 1.0 times, so the final sustain does not change.

以上の制御動作を実現するための図2のCPU201の制御処理の例について、以下に説明する。図7は、ディストーション制御の全体処理の例を示すフローチャートである。この処理は、CPU201が、RAM203を作業領域として使いながら、ROM202に記憶されたディストーション制御処理プログラムを実行する処理である。   An example of the control process of the CPU 201 in FIG. 2 for realizing the above control operation will be described below. FIG. 7 is a flowchart showing an example of the overall processing of the distortion control. This process is a process in which the CPU 201 executes a distortion control processing program stored in the ROM 202 while using the RAM 203 as a work area.

まず、CPU201は、RAM203の記憶内容を初期化する(ステップS701)。   First, the CPU 201 initializes the stored contents of the RAM 203 (step S701).

次に、CPU201は、Effect/Bypass(エフェクト/バイパス)読み込み・設定処理を実行する(ステップS702)。この処理では、ユーザが図2のペダルスイッチ210(図1のペダルスイッチ107)を踏んだ操作に対応する制御が実行される。   Next, the CPU 201 executes Effect / Bypass (effect / bypass) reading / setting processing (step S702). In this process, control corresponding to an operation in which the user steps on the pedal switch 210 in FIG. 2 (the pedal switch 107 in FIG. 1) is executed.

図8は、図7のステップS702のEffect/Bypass読込み設定処理の例を示すフローチャートである。   FIG. 8 is a flowchart showing an example of the Effect / Bypass read setting process in step S702 of FIG.

CPU201は、ペダルスイッチ210からフリップ・フロップデジタル回路211を介して、Effect/Bypassのトグル反転状態を読み込むと、その状態がEffect(有効)とBypass(無効)のどちらの状態を指定しているかを判定する(ステップS801)。   When the CPU 201 reads the Effect / Bypass toggle inversion state from the pedal switch 210 via the flip-flop digital circuit 211, the CPU 201 determines whether the state designates Effect (valid) or Bypass (invalid). Determination is made (step S801).

CPU201は、フリップ・フロップデジタル回路211からBypass(エフェクト無効)状態が指定されていれば、エフェクト/バイパス信号305の値をBypassを示す値「0」に設定する(ステップS802)。   If the Bypass (effect invalid) state is designated by the flip-flop digital circuit 211, the CPU 201 sets the value of the effect / bypass signal 305 to a value “0” indicating Bypass (step S802).

一方、CPU201は、フリップ・フロップデジタル回路211からEffect(エフェクト有効)状態が指定されていれば、エフェクト/バイパス信号305の値をEffectを示す値「1」に設定する(ステップS803)。   On the other hand, if the Effect (effect effective) state is designated by the flip-flop digital circuit 211, the CPU 201 sets the value of the effect / bypass signal 305 to a value “1” indicating Effect (step S803).

以上のステップS802またはS803の処理の後、図8のフローチャートで例示される図7のステップS702のEffect/Bypass読込み設定処理を終了する。   After the process in step S802 or S803, the effect / bypass read setting process in step S702 of FIG. 7 illustrated in the flowchart of FIG. 8 is terminated.

図7の説明に戻って、次にCPU201は、Drive/Tone/Level(ドライブ/トーン/レベル)読み込み/設定処理を実行する(ステップS703).この処理では、ユーザが図1のドライブコントロールノブ104、トーンコントロールノブ105、またはレベルコントロールノブ106に対応する図2のコントロールノブ212を回した操作に対応する制御が実行される。具体的には、CPU201は、ドライブコントロールノブ104に対応するコントロールノブ212の位置の値をA/Dコンバータ213から読み込み、「0」から「FF」の間の8ビット値に変換し、ドライブ信号309の値とし、図3のCPUインタフェース部302内のドライブレジスタDRIVEに設定する。次に、CPU201は、トーンコントロールノブ105に対応するコントロールノブ212の位置の値をA/Dコンバータ213から読み込み、「0」から「FF」の間の8ビット値に変換し、トーン信号310の値とし、図3のCPUインタフェース部302内のトーンレジスタTONEに設定する。さらに、CPU201は、レベルコントロールノブ106に対応するコントロールノブ212の位置の値をA/Dコンバータ213から読み込み、「0」から「FF」の間の8ビット値に変換し、レベル信号311の値とし、図3のCPUインタフェース部302内のレベルレジスタLEVELに設定する。   Returning to the description of FIG. 7, the CPU 201 next executes a Drive / Tone / Level (drive / tone / level) reading / setting process (step S703). In this process, control corresponding to an operation in which the user turns the control knob 212 of FIG. 2 corresponding to the drive control knob 104, the tone control knob 105, or the level control knob 106 of FIG. Specifically, the CPU 201 reads the value of the position of the control knob 212 corresponding to the drive control knob 104 from the A / D converter 213, converts it to an 8-bit value between “0” and “FF”, and drives the drive signal. The value of 309 is set in the drive register DRIVE in the CPU interface unit 302 of FIG. Next, the CPU 201 reads the value of the position of the control knob 212 corresponding to the tone control knob 105 from the A / D converter 213, converts it to an 8-bit value between “0” and “FF”, and The value is set in the tone register TONE in the CPU interface unit 302 of FIG. Further, the CPU 201 reads the value of the position of the control knob 212 corresponding to the level control knob 106 from the A / D converter 213, converts it to an 8-bit value between “0” and “FF”, and the value of the level signal 311 And set in the level register LEVEL in the CPU interface unit 302 of FIG.

上記ステップS702とS703の処理の後、CPU201は、クリッパレベル調整処理を実行する(ステップS704)。この処理では、クリッパゲイン信号307とクリーンゲイン信号308を設定するための制御が実行される。   After the processes in steps S702 and S703, the CPU 201 executes clipper level adjustment processing (step S704). In this process, control for setting the clipper gain signal 307 and the clean gain signal 308 is executed.

その後、CPU201は、ステップS702の処理に戻って、制御動作を繰り返す。   Thereafter, the CPU 201 returns to the process of step S702 and repeats the control operation.

図9は、図7のステップS704のクリッパレベル調整処理の例を示すフローチャートである。   FIG. 9 is a flowchart illustrating an example of the clipper level adjustment process in step S704 of FIG.

CPU201は、DSP204のCPUインタフェース部302内のクリッパ入力レベルレジスタCINPUTから、クリッパ入力レベル信号306の値を読み込む。図4の説明で前述したように、クリッパ入力レベル信号306の値が16進数の1000を超えた時にちょうどクリップが行われるように、クリッパゲイン信号307が設定される。本実施形態では、クリッピング値を「1.0」として表現する。前述したように、これを基準として、「0.8」から「1.2」までのレベルで不快領域が判断される。   The CPU 201 reads the value of the clipper input level signal 306 from the clipper input level register CINPUT in the CPU interface unit 302 of the DSP 204. As described above with reference to FIG. 4, the clipper gain signal 307 is set so that clipping is performed just when the value of the clipper input level signal 306 exceeds a hexadecimal value of 1000. In this embodiment, the clipping value is expressed as “1.0”. As described above, an uncomfortable area is determined at a level from “0.8” to “1.2” with reference to this.

すなわち、CPU201は、クリッパ入力レベル信号306を16進数の1000で割った値を、RAM203上の変数l(アルファベットのエル)に格納する(ステップS9091)。   That is, the CPU 201 stores the value obtained by dividing the clipper input level signal 306 by the hexadecimal number 1000 in a variable l (alphabet L) on the RAM 203 (step S9091).

次に、CPU201は、変数lの値が1.2よりも大きいか否かを判定する(ステップS902)。   Next, the CPU 201 determines whether or not the value of the variable l is larger than 1.2 (step S902).

ステップS902の判定がNOならば、CPU201は、変数lの値が0.8よりも小さいか否かを判定する(ステップS903)。   If the determination in step S902 is NO, the CPU 201 determines whether the value of the variable l is smaller than 0.8 (step S903).

ステップS903の判定もNOならば、CPU201は、クリッパ入力レベル信号306に基づくエンベロープ波高値が前述した不快領域501に入ったと判定する。この場合、CPU201はすぐに、図3のDSP204内のCPUインタフェース部302内のクリッパゲインレジスタCGAINに値「0.8」を、同じくクリーンゲインレジスタLGAINに値「0.2」を設定する。これにより、クリッパゲインレジスタCGAINから出力されるクリッパゲイン信号307がクリッパゲイン平滑用LPF323に入力することにより、図5(b)の503の前半に対応するクリッパゲインの波形カーブが生成されて、クリッパゲイン用乗算器317に入力する。また、クリーンゲインレジスタLGAINから出力されるクリーンゲイン信号308がクリーンゲイン平滑用LPF324に入力することにより、図6(a)の505の前半に対応するクリーンゲインの波形カーブが生成されて、クリーンゲイン用乗算器319に入力する。   If the determination in step S903 is also NO, the CPU 201 determines that the envelope peak value based on the clipper input level signal 306 has entered the unpleasant region 501 described above. In this case, the CPU 201 immediately sets the value “0.8” in the clipper gain register CGAIN in the CPU interface unit 302 in the DSP 204 of FIG. 3 and the value “0.2” in the clean gain register LGAIN. Thus, when the clipper gain signal 307 output from the clipper gain register CGAIN is input to the clipper gain smoothing LPF 323, a clipper gain waveform curve corresponding to the first half of 503 in FIG. 5B is generated. Input to the gain multiplier 317. Further, when the clean gain signal 308 output from the clean gain register LGAIN is input to the clean gain smoothing LPF 324, a clean gain waveform curve corresponding to the first half of 505 in FIG. To the multiplier 319.

ステップS902またはステップS903の判定がYESならば、CPU201は、クリッパ入力レベル信号306に基づくエンベロープ波高値が前述した不快領域501から出たと判定する。この場合、CPU201はすぐに、図3のDSP204内のCPUインタフェース部302内のクリッパゲインレジスタCGAINの値を「1.0」に戻し、同じくクリーンゲインレジスタLGAINの値を「0.0」に戻る。これにより、クリッパゲインレジスタCGAINから出力されるクリッパゲイン信号307がクリッパゲイン平滑用LPF323に入力することにより、図5(b)の503の後半に対応するクリッパゲインの波形カーブが生成されて、クリッパゲイン用乗算器317に入力する。また、クリーンゲインレジスタLGAINから出力されるクリーンゲイン信号308がクリーンゲイン平滑用LPF324に入力することにより、図6(a)の505の後半に対応するクリーンゲインの波形カーブが生成されて、クリーンゲイン用乗算器319に入力する。   If the determination in step S902 or step S903 is YES, the CPU 201 determines that the envelope peak value based on the clipper input level signal 306 has come out of the unpleasant region 501 described above. In this case, the CPU 201 immediately returns the value of the clipper gain register CGAIN in the CPU interface unit 302 in the DSP 204 of FIG. 3 to “1.0”, and similarly returns the value of the clean gain register LGAIN to “0.0”. . As a result, when the clipper gain signal 307 output from the clipper gain register CGAIN is input to the clipper gain smoothing LPF 323, a clipper gain waveform curve corresponding to the second half of 503 in FIG. Input to the gain multiplier 317. Further, when the clean gain signal 308 output from the clean gain register LGAIN is input to the clean gain smoothing LPF 324, a clean gain waveform curve corresponding to the second half of 505 in FIG. To the multiplier 319.

以上のようにして、本実施形態では、クリッパ入力レベル検知部304が入力音信号のクリッパ入力レベルのエンベロープ波高値を検出し、クリッピングによる歪み効果の消え際の小レベル領域において、図3の音声処理部303内のクリッパ318から出力されるディストーション効果のかかった信号と、クリーンゲイン用乗算器319から出力されるクリーン信号がクロスフェードするようにレベル制御を行うことで、不連続かつ低密度なクリッピングノイズが発生している区間が一定のスペクトルレベルで保たれてしまうことを防止することが可能となる。   As described above, in this embodiment, the clipper input level detection unit 304 detects the envelope peak value of the clipper input level of the input sound signal, and in the small level region when the distortion effect due to clipping disappears, the audio of FIG. By performing level control so that the signal subjected to the distortion effect output from the clipper 318 in the processing unit 303 and the clean signal output from the clean gain multiplier 319 are crossfade, discontinuous and low density It is possible to prevent the section where clipping noise is generated from being maintained at a constant spectral level.

この結果、和音演奏でも心地好い消え際の音色変化が得られるディストーション効果が得られる電子楽器を実現することが可能となる。   As a result, it is possible to realize an electronic musical instrument that can obtain a distortion effect that can provide a pleasant timbre change even when playing chords.

本実施形態によるディストーション装置100は、図7から図9のフローチャート等で実現されるディストーション制御機能を搭載したプログラムをCPU201が実行することで実現される。そのプログラムは、特には図示しない可搬記録媒体に記録して配布してもよく、或いは特には図示しない通信インタフェースによりネットワークから取得できるようにしてもよい。   The distortion device 100 according to the present embodiment is realized by the CPU 201 executing a program equipped with a distortion control function realized by the flowcharts of FIGS. The program may be recorded and distributed on a portable recording medium (not shown), or may be acquired from a network through a communication interface (not shown).

以上の実施形態に関して、更に以下の付記を開示する。
(付記1)
入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、
前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、
前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部からの出力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように制御する制御部と
を備えたディストーション装置。
(付記2)
前記制御部は、前記クリッパ部からの出力信号のレベルを漸次減少させるとともに、前記混合部に供給される前記入力信号のレベルを漸次増加させるように制御する、付記1に記載のディストーション装置。
(付記3)
前記制御部は、前記クリッパ部に供給される前記入力信号のレベルを漸次減少させることにより、前記クリッパ部からの出力信号のレベルを漸次減少させる、付記1または2に記載のディストーション装置。
(付記4)
入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、前記クリッパ部と前記混合部に供給される入力信号のレベルを調整するレベル調整部と、を有するディストーション装置に用いられるディストーション制御方法であって、前記ディストーション装置が、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部に供給される前記入力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように前記レベル調整部を制御する、ディストーション制御方法。
(付記5)
入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、前記クリッパ部と前記混合部に供給される入力信号のレベルを調整するレベル調整部と、を備えたディストーション装置として用いられるコンピュータに、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部に供給される前記入力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように前記レベル調整部を制御するステップを実行させるプログラム。
Regarding the above embodiment, the following additional notes are disclosed.
(Appendix 1)
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level;
A mixing unit that mixes and outputs the output signal from the clipper unit and the input signal;
An envelope level detector for detecting an envelope level value of the input signal;
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the output signal from the clipper unit is reduced and supplied to the mixing unit. A distortion device comprising: a control unit that controls to increase the level of the input signal.
(Appendix 2)
The distortion apparatus according to appendix 1, wherein the control unit controls the level of the output signal from the clipper unit to gradually decrease and the level of the input signal supplied to the mixing unit to gradually increase.
(Appendix 3)
The distortion device according to appendix 1 or 2, wherein the control unit gradually decreases the level of the output signal from the clipper unit by gradually decreasing the level of the input signal supplied to the clipper unit.
(Appendix 4)
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level, and a mixture that mixes and outputs the output signal from the clipper unit and the input signal Distortion used in a distortion device comprising: a section, an envelope level detection section that detects an envelope level value of the input signal, and a level adjustment section that adjusts the level of the input signal supplied to the clipper section and the mixing section A control method, wherein the distortion device is
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the input signal supplied to the clipper unit is reduced, and the mixing unit A distortion control method for controlling the level adjusting unit to increase the level of the supplied input signal.
(Appendix 5)
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level, and a mixture that mixes and outputs the output signal from the clipper unit and the input signal And a level adjustment unit that adjusts the level of the input signal supplied to the clipper unit and the mixing unit. On the computer,
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the input signal supplied to the clipper unit is reduced, and the mixing unit The program which performs the step which controls the said level adjustment part so that the level of the said input signal supplied may be increased.

100 ディストーション装置
101、215、312 入力端子
102、216、314 出力端子
103 エフェクト・バイパスのインジケータ(Effect/Bypass Indicator)
104 ドライブコントロールノブ(Drive Control)
105 トーンコントロールノブ(Tone Control)
106 レベルコントロールノブ(Level Control)
107、210 ペダルスイッチ
201 CPU
202 ROM
203 RAM
204 DSP
205、209 アンプ
206、213 A/Dコンバータ
207 ワークメモリ
208 D/Aコンバータ
211 フリップ・フロップデジタル回路
212 コントロールノブ
214 システムバス
301 エフェクト/バイパス切替部
302 CPUインタフェース部
303 音声処理部
304 クリッパ入力レベル検知部
305 エフェクト/バイパス信号
306 クリッパ入力レベル信号
307 クリッパゲイン信号
308 クリーンゲイン信号
309 ドライブ信号
310 トーン信号
311 レベル信号
313 バイパスライン
315 ハイパスフィルタ(HPF)
316 ドライブ用乗算器
317 クリッパゲイン用乗算器
318 クリッパ
319 クリーンゲイン用乗算器
320 加算器
321 トーン調整用ローパスフィルタ(LPF)
322 レベル乗算器
323 クリッパゲイン平滑用LPF
324 クリーンゲイン平滑用LPF
325 整流器
326 LPF
327 乗算器
EFFECT エフェクトバイパスレジスタ
CINPUT クリッパ入力レベルレジスタ
CGAIN クリッパゲインレジスタ
LGAIN クリーンゲインレジスタ
DRIVE ドライブレジスタ
TONE トーンレジスタ
LEVEL レベルレジスタ
100 Distortion device 101, 215, 312 Input terminal 102, 216, 314 Output terminal 103 Effect bypass indicator (Effect / Bypass Indicator)
104 Drive Control Knob (Drive Control)
105 Tone Control Knob (Tone Control)
106 Level Control Knob (Level Control)
107, 210 Pedal switch 201 CPU
202 ROM
203 RAM
204 DSP
205, 209 Amplifier 206, 213 A / D converter 207 Work memory 208 D / A converter 211 Flip-flop digital circuit 212 Control knob 214 System bus 301 Effect / bypass switching unit 302 CPU interface unit 303 Audio processing unit 304 Clipper input level detection 305 Effect / Bypass signal 306 Clipper input level signal 307 Clipper gain signal 308 Clean gain signal 309 Drive signal 310 Tone signal 311 Level signal 313 Bypass line 315 High pass filter (HPF)
316 Multiplier for drive 317 Multiplier for clipper gain 318 Clipper 319 Multiplier for clean gain 320 Adder 321 Low-pass filter (LPF) for tone adjustment
322 level multiplier 323 LPF for clipper gain smoothing
324 LPF for smooth gain smoothing
325 Rectifier 326 LPF
327 Multiplier Effect Effect Bypass CINPUT Clipper Input Level Register CGAIN Clipper Gain Register LGAIN Clean Gain Register DRIVE Drive Register TONE Tone Register LEVEL Level Register

Claims (5)

入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、
前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、
前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部からの出力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように制御する制御部と
を備えたディストーション装置。
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level;
A mixing unit that mixes and outputs the output signal from the clipper unit and the input signal;
An envelope level detector for detecting an envelope level value of the input signal;
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the output signal from the clipper unit is reduced and supplied to the mixing unit. A distortion device comprising: a control unit that controls to increase the level of the input signal.
前記制御部は、前記クリッパ部からの出力信号のレベルを漸次減少させるとともに、前記混合部に供給される前記入力信号のレベルを漸次増加させるように制御する、請求項1に記載のディストーション装置。   2. The distortion device according to claim 1, wherein the control unit controls to gradually decrease the level of the output signal from the clipper unit and gradually increase the level of the input signal supplied to the mixing unit. 前記制御部は、前記クリッパ部に供給される前記入力信号のレベルを漸次減少させることにより、前記クリッパ部からの出力信号のレベルを漸次減少させる、請求項1または2に記載のディストーション装置。   The distortion device according to claim 1, wherein the control unit gradually decreases the level of the output signal from the clipper unit by gradually decreasing the level of the input signal supplied to the clipper unit. 入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、前記クリッパ部と前記混合部に供給される入力信号のレベルを調整するレベル調整部と、を有するディストーション装置に用いられるディストーション制御方法であって、前記ディストーション装置が、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部に供給される前記入力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように前記レベル調整部を制御する、ディストーション制御方法。
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level, and a mixture that mixes and outputs the output signal from the clipper unit and the input signal Distortion used in a distortion device comprising: a section, an envelope level detection section that detects an envelope level value of the input signal, and a level adjustment section that adjusts the level of the input signal supplied to the clipper section and the mixing section A control method, wherein the distortion device is
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the input signal supplied to the clipper unit is reduced, and the mixing unit A distortion control method for controlling the level adjusting unit to increase the level of the supplied input signal.
入力信号のレベルが予め定められたクリップレベル以上になったときに、当該入力信号をクリッピングして出力するクリッパ部と、前記クリッパ部からの出力信号と前記入力信号とを混合して出力する混合部と、前記入力信号のエンベロープレベル値を検知するエンベロープレベル検知部と、前記クリッパ部と前記混合部に供給される入力信号のレベルを調整するレベル調整部と、を備えたディストーション装置として用いられるコンピュータに、
前記エンベロープレベル検知部により検知された前記エンベロープレベルが前記クリッピングレベルを含む予め定められた領域内にある場合は、前記クリッパ部に供給される前記入力信号のレベルを減少させるとともに、前記混合部に供給される前記入力信号のレベルを増加させるように前記レベル調整部を制御するステップを実行させるプログラム。
A clipper unit that clips and outputs the input signal when the level of the input signal is equal to or higher than a predetermined clip level, and a mixture that mixes and outputs the output signal from the clipper unit and the input signal And a level adjustment unit that adjusts the level of the input signal supplied to the clipper unit and the mixing unit. On the computer,
When the envelope level detected by the envelope level detection unit is within a predetermined region including the clipping level, the level of the input signal supplied to the clipper unit is reduced, and the mixing unit The program which performs the step which controls the said level adjustment part so that the level of the said input signal supplied may be increased.
JP2014189292A 2014-09-17 2014-09-17 Distortion device, distortion control method, and program Active JP6484970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014189292A JP6484970B2 (en) 2014-09-17 2014-09-17 Distortion device, distortion control method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189292A JP6484970B2 (en) 2014-09-17 2014-09-17 Distortion device, distortion control method, and program

Publications (3)

Publication Number Publication Date
JP2016061909A true JP2016061909A (en) 2016-04-25
JP2016061909A5 JP2016061909A5 (en) 2017-11-02
JP6484970B2 JP6484970B2 (en) 2019-03-20

Family

ID=55797644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189292A Active JP6484970B2 (en) 2014-09-17 2014-09-17 Distortion device, distortion control method, and program

Country Status (1)

Country Link
JP (1) JP6484970B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355795A (en) * 1991-06-03 1992-12-09 Casio Comput Co Ltd Distortion circuit
JP2001154675A (en) * 1999-11-26 2001-06-08 Casio Comput Co Ltd Acoustic effect device, acoustic effect adding method and storage medium which stores acoustic effect adding program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355795A (en) * 1991-06-03 1992-12-09 Casio Comput Co Ltd Distortion circuit
JP2001154675A (en) * 1999-11-26 2001-06-08 Casio Comput Co Ltd Acoustic effect device, acoustic effect adding method and storage medium which stores acoustic effect adding program

Also Published As

Publication number Publication date
JP6484970B2 (en) 2019-03-20

Similar Documents

Publication Publication Date Title
EP2278707B1 (en) Dynamic enhancement of audio signals
JP4747835B2 (en) Audio reproduction effect adding method and apparatus
WO2007120453A1 (en) Calculating and adjusting the perceived loudness and/or the perceived spectral balance of an audio signal
US9571055B2 (en) Level adjustment device and method
US9564114B2 (en) Electronic musical instrument, method of controlling sound generation, and computer readable recording medium
JP2005136647A (en) Bass booster circuit
JP4983694B2 (en) Audio playback device
US9628907B2 (en) Audio device and method having bypass function for effect change
JP4237768B2 (en) Voice processing apparatus and voice processing program
JP2009296298A (en) Sound signal processing device and method
JP4312103B2 (en) Sound equipment
JP2012063614A (en) Masking sound generation device
JPWO2013168200A1 (en) Audio processing device, playback device, audio processing method and program
JP2007180922A (en) Noise canceling headphone
JP6484970B2 (en) Distortion device, distortion control method, and program
US8315855B2 (en) Voice processing apparatus and method
JP2011087192A (en) Signal processing apparatus
JP2017062359A (en) Electronic musical instrument, sound wave generation method, and program
JP2015049470A (en) Signal processor and program for the same
JP2017169036A (en) Signal processor
JP2009200777A (en) Gain controller and gain control method of audio signal
JP4974713B2 (en) Karaoke equipment
JP6790392B2 (en) Electronic keyboard instrument
JP6531418B2 (en) Signal processor
JP2004215102A (en) Voice-adjusting device and voice-adjusting method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6484970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150