JPH0435522A - 位相比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は位相比較器に係わり、特に磁気光記録用のＰＬ
Ｌ回路に用いるのに好適なものに関する。

（従来の技術） 従来の代表的な位相比較器の構成を第５図に示す。９個
のＮＡＮＤ回路５０１〜５０９から成り、ＮＡＮＤ回路
５０６に比較対象となる制御信号Ｖが入力され、ＮＡＮ
Ｄ回路５０１に基準となる基準信号Ｒが入力される。そ
して制御信号Ｒの方が基準信号Ｖより位相が進んでいる
場合には、ＮＡＮＤ回路５０７からその位相差に相当す
る時間だけロウレベルになる位相進み信号ＣＨＧが出力
され、ＮＡＮＤ回路５０９からはその間ハイレベルとな
る位相遅れ信号ＤＣＨＧが出力される。

逆に、制御信号Ｒの方が基準信号Ｖよりも位相が遅れて
いる場合には、遅れている位相差に相当する時間だけロ
ウレベルになる位相遅れ信号ＤＣＨＧがＮＡＮＤ回路５
０９から出力され、この間は位相進み信号ＣＨＧはハイ
レベルを維持する。そして、制御信号Ｖと基準信号Ｒと
が同相の場合には、位相進み信号ＣＨＧ及び位相遅れ信
号ＤＣ）ＩＧは共にハイレベルとなる。

一般にＰＬＬ回路では、このような位相比較器が第６図
に示されるようなチャージポンプ回路に接続されて、電
圧又は電流に変換して用いられる。

チャージポンプ回路は、電源端子と接地端子どの間に接
続されたＰチャネルトランジスタ６０１とＮチャネルト
ランジスタ６０２とから成り、Ｐチャ・ネルトランジス
タ６０１のゲートに位相進み信号ＣＥＧが入力され、Ｎ
チャネルトランジスタ６０２のゲートにはインバータ６
０３を介して位相遅れ信号ＤＣＨＧが人力される。モし
てＰチャネルトランジスタ６０１のドレインとＮチャネ
ルトランジスタ６０２とのドレインが共通接続されたノ
ードより位相差が電圧に変換されて出力信号ＯＵＴが出
力される。

例えば、制御信号Ｒが基準信号Ｖよりも位相がすすんで
いる場合は、その位相差に対応した時間に渡って、Ｐチ
ャネルトランジスタ６０１のゲートにロウレベルの位相
進み信号ＣＨＧが入力され、Ｎチャネルトランジスタ６
０２のゲートにハイレベルの位相遅れ信号ＤＣＨＧが反
転されて入力されて、ハイレベルの出力信号ＯＵＴが出
力される。

（発明が解決しようとする課題） しかし、従来の位相比較器には以下のような問題があっ
た。制御信号Ｖと基準信号Ｒとの位相差が小さくなると
、位相比較器からは、非常にパルス幅の短い信号ＣＨＧ
及びＤＣＨＧが出力されることになる。このため、チャ
ージポンプ回路が応答できないようなパルス幅の信号が
位相比較器から出力された場合には、位相差が検出され
なくなる。第７図に、位相差に対応して出力されるチャ
ージポンプ回路の出力信号ＯＵＴのレベルを示すが、こ
の電圧レベルは位相差が小さいと不感帯りが存在する。

この不惑帯りの存在は、Ｐ　Ｌ　Ｌ回路でジッタを発生
させ、磁気ディスク装置等ではエラーレートを増加させ
る要因となる。

本発明は上記事情に鑑ろてなされたものであり、位相差
が小さい場合にも不感帯が存在せず、位相差を正確に検
出し得る位相比較器を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明の位相比較器は、基準信号に対する信号の位相差
を比較し比較した結果をパルス信号として出力する位相
比較器であって、位相差が存在しない場合にもパルス信
号に所定のパルス幅を持たせ、位相差が存在する場合に
はこの位相差に対応したパルス幅と所定のパルス幅とが
加算されたパルス幅を持たせるパルス幅変化手段を備え
たことを特徴としている。

ここでパルス信号は、第１の信号と第２の信号とから成
り、パルス幅変化手段は、位相差が存在しない場合は第
１及び第２の信号に共に所定のパルス幅を持たせ、信号
が基準信号に対して位相か進んでいる場合はこの位相に
対応したパルス幅を所定のパルス幅に加算したパルス幅
を第］の信号に持たせ第２の信号には所定のパルス幅を
持たせ、信号が基準信号に対して位相が遅れている場合
はこの位相に対応したパルス幅と所定のパルス幅とが加
算されたパルス幅を第２の信号に持たせ第１の信号には
所定のパルス幅を持たせるものであってもよい。

（作　用） 信号と基準信号との位相を比較し、位相差に対応したパ
ルス幅を有するようにパルス信号を出力する場合には、
位相差が小さいときにパルス幅も小さくなり検出不能と
なる不感帯が存在することになるが、信号の位相と基準
信号の位相が同一である場合にも、少なくとも所定のパ
ルス幅を持たせ、位相差がある場合にはこれに対応した
パルス幅が加算された状態で出力されるようにすること
で、不感帯の発生が防止される。

パルス信号が第１及び第２の信号から成る場合も同様に
、位相差の大小にかかわらず少なくとも所定のパルス幅
を共に有するため、不感帯の発生が防止される。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。第１図に本実施例による位相比較器の構成を示す。

５個のＤフリップフロップＦ１〜Ｆ５と４個の遅延回路
Ｄ１〜Ｄ４、ＯＲ回路１０１、ＡＮＤ回路１０２及び１
０３、さらにインバータ１０４で構成されている。

各ＤフリップフロップＦ１〜Ｆ５は、それぞれデータ端
子が電源端子に接続されている。このうち、Ｄフリップ
フロップＦ１はクロック端子に制御信号Ｖが入力され、
正出力端子がＯＲ回路１０１の入力端子に接続されてい
る。ＤフリップフロップＦ２はクロック端子に基準信号
Ｒが入力され、正出力端子がＯＲ回路１０１の入力端子
に接続されている。ＯＲ回路１０１は、出力端子がＡＮ
Ｄ回路１０２の入力端子に接続されている。

ＤフリップフロップＦ３のクロック端子には、遅延回路
Ｄ１により時間ｔｄだけ遅延された基準信号Ｒが入力さ
れ、正出力端子からは位相進み信号ＣＨＧが出力され、
補出力端子はＡＮＤ回路１０２の入力端子に接続されて
いる。ＡＮＤ回路１０２は、このＤフリップフロップＦ
３の補出力とＯＲ回路１０１の出力とを与えられて、位
相遅れ信号ＤＣＨＧを出力する。

ＤフリップフロップＦ４のクロック端子には、遅延回路
ＤＩ及びＤ２とで時間２ｔｄだけ遅延された基準信号Ｒ
が入力され、正出力端子はＡＮＤ回路１０３の入力端子
に接続されている。またＤフリップフロップＦ５のクロ
ック端子には、遅延回路Ｄ３及びＤ４とで時間２ｔｄだ
け遅延された制御信号Ｖが入力され、出力端子はＡＮＤ
回路１０３の入力端子に接続されている。ＡＮＤ回路１
０３の出力はインバータ１０４に入力され、その出力は
各ＤフリップフロップＦ１〜Ｆ５のリセット端子に与え
られる。

このような構成を備えた位相比較器の動作について、各
信号ＲＳＶ、ＤＣＨＧ及びＣＨＧと、ＯＲ回路１０１の
出力端のノードａ、ＤフリップフロップＦ３の補出内端
のノードｂＳＡＮＤ回路１０３の出力端のノードＣの電
位の変化を示した第２図を用いて説明する。

先ず、区間Ａのように制御信号Ｖが基準信号Ｒよりも時
間ｔだけ位相が遅れている場合であるが、基準信号Ｒと
制御信号■の立ち上がりエツジをＤフリップフロップＦ
２とＦｌとで検出し、ＯＲ回路１０１により位相の早い
基準信号Ｒの立ち上がりによりノードａの電位をハイレ
ベルにする。また基準信号Ｒは遅延回路Ｄ１により遅延
されて、時間ｔｄの間はロウレベルであるため、Ｄフリ
ップフロップＦ３の正出力である位相進み信号ＣＨＧは
ロウレベルであり、補出力であるノードｂはハイレベル
となって、ＡＮＤ回路１０２からはハイレベルの位相遅
れ信号ＤＣＨＧが出力される。遅延時間ｔｄ経過後は、
遅延回路Ｄ１からの出力はロウレベルになり、正出力の
位相進み信号ＣＨＧはハイレベルに、補出力のノードｂ
の電位はロウレベルになってＡＮＤ回路１０２からは、
ロウレベルの位相遅れ信号ＤＣＨＧが出力される。

基準時間Ｒが立ち上がってから位相遅れ時間ｔが経過し
た時点では、制御信号Ｖはハイレベルに立ち上がり基準
信号Ｒはロウレベルにある。そしてこの時点から、遅延
時間２ｔｄだけ経過すると、基準信号Ｒ及び制御信号Ｖ
は、それぞれハイレベルとしてＤフリップフロップＦ４
及びＦ５にそれぞれ入力され、ＡＮＤ回路１０３にはハ
イレベルの信号が入力されて出力端のノードＣの電位は
ハイレベルになる。これにより、インバータ１０４によ
って反転されたロウレベルの信号が全てのＤフリッププ
ロップＦ１＝Ｆ５のリセット端子に入力されて、信号Ｄ
ＣＩＩＧ及びＣＨＧは共にロウｌ／ベルになる。

区間Ｂのように制御信号■と基準信号Ｒ２との間に位相
差がない場合には、ＤフリップフロップＦ１及びＦ２に
よって同時に立ち上がりが検出され、ＯＲ回路１０１の
ノードはハイレベルとなる。

基準信号Ｒは遅延回路Ｄ　１．によって、時間ｔｄだけ
遅延されてＤフリップフロップＦ３に入力され、正出力
としてロウレベルの位相進み信号ＣＨＧとハイレベルの
補出力をＡＮＤ回路１０２に出力する。これにより、Ａ
ＮＤ回路１０２からはハイレベルの位相遅れ信号ＤＣＨ
Ｇが出力される。遅延時間経過後には、Ｄフリップフロ
ップＦ３の正出力及び補出力がそれぞれ反転し、これに
伴い信号ＣＨＧ及びＤＣＨＧも反転する。そして、同様
に遅延時間２ｔｄが経過すると、ＤフリップフロップＦ
１〜Ｆ５はリセットされて信号ＣＨＧ及びＤＣＨＧはロ
ウレベルになる。

区間Ｃは、制御信号■の方が基準信号Ｒよりも時間ｔだ
け位相が進んでいる場合を示している。

立ち上がりの早い制御信号■がＤフリッププロップＦ］
により検出されて、ＯＲ回路のノードａがハイレベルに
なる。基準信号Ｒが、位相遅れ時間を十遅延時間ｔｄが
経過するまでの間は、ロウレベルとしてＤフリップフロ
ップＦ３に入力され、ロウレベルの位相進み信号ＣＨＧ
と位相遅れ信号ＤＣＨＧが出力され、を十ｔｄの時間が
経過した後は、ＤフリップフロップＦ３への入力及び出
力が共に反転してハイレベルの位相進み信号ＣＨＧとロ
ウレベルの位相遅れ信号ＤＣＨＧが出力される。そして
時間ｔ＋２ｔｄ経過後には、信号ＣＨＧとＤＣＨＧが共
にロウレベルとなる。

この結果、区間Ｂのように位相差が全く存在しない場合
には信号ＣＨＧ及びＤＣＨＧは遅延回路Ｄ１で設定され
た遅延時間ｔｄのパルス幅を有し、位相差が存在すると
、この遅延時間ｔｄに位相差に対応した時間ｔが加算さ
れたパルス幅を有する。

区間Ａのように制御信号Ｖが遅れている場合は、位相進
み信号ＣＨＧのパルス幅が時間ｔ＋ｔｄとなり、区間Ｃ
のように制御信号■が進んでいる場合は位相遅れ信号Ｄ
ＣＨＧのパルス幅が時間ｔ＋ｔｄとなる。

このように位相差がなくとも、位相比較器からの出力信
号は、必ず少なくとも遅延時間ｔｄのパルス幅を有する
。このため、この位相比較器に接続すべきチャージポン
プ回路が応答可能な範囲で遅延時間ｔｄを設定すること
で不感帯の発生を防止し、高精度で位相差を比較するこ
とが可能となる。これにより、本実施例による位相比較
器を用いたＰＬＬ回路では、位相差が殆ど存在しないよ
うな定常時においても、ジッタを減少させることが可能
となる。特に磁気ディスク装置等に用いた場合に、エラ
ーレートの増加が防止される。

次に、第３図に本実施例の他の実施例による位相比較器
の回路構成を示す、４個のＤフリップフロップＦ１〜Ｆ
４と、二つの遅延回路Ｄ１及びＤ２、さらにＯＲ回路３
０１で構成されている。

ＤフリップフロップＦ１に制御信号■が入力され、正出
力として位相遅れ信号ＤＣＨＧが出力される。

ＤフリップフロップＦ２には基準信号Ｒが入力されて、
正出力端から位相進み信号ＣＨＧが出力される。Ｄフリ
ップフロップＦ３には、遅延回路Ｄ１で時間ｔｄだけ遅
延された制御信号Ｖが入力され、ＤフリップフロップＦ
４には遅延回路Ｄ２で時間ｔｄだり遅延された基準信号
Ｒが入力される。このＤフリップフロップＦ３及びＦ４
の補出内端のノードａ及びｂはＯＲ回路３０１の入力端
に接続されており、ＯＲ回路３０１の出力端のノードＣ
は全てのＤフリップフロップＦ１〜Ｆ４のリセット端子
に接続されている。

この回路の動作波形を、第４図に示す。区間Ａでは制御
信号Ｖが基準信号Ｒより時間ｔだけ位相が遅れており、
基準信号Ｒが立ち上がった時点でＤフリップフロップＦ
２がトリガされ、位相進み信号ＣＨＧはハイレベルとな
りＤフリップフロップＦ１はロウレベルを維持する。Ｄ
フリップフロップＦ４は時間ｔｄ経過後に、基準信号Ｒ
の立ち上がりを捕えてロウレベルの補出力をＯＲ回路３
０１に出力し、ＤフリップフロップＦ３は位相遅れ時間
ｔｄ十遅遅延時間経過した後、ノ＼イレベルに立ち上が
った制御信号Ｖを与えられてロウレベルの補出力をＯＲ
回路３０１に出力する。この結果、二つの入力が共にロ
ウレベルとなる時間ｔｄ＋を経過後にＯＲ回路の出力端
ノードＣの電位はロウレベルとなり、全てのＤフリップ
フロップＦ１〜Ｆ４はリセットされる。

区間Ｂは位相が等しい場合で、ＤフリップフロップＦ１
及びＦ２は同時にトリガされて、共にハイレベルの信号
ＣＨＧ及びＤＣＨＧを出力する。

そして、遅延時間ｔｄｄ過後に、ＤフリップフロップＦ
１〜Ｆ４がリセットされる。

区間Ｃでは制御信号Ｖが基準信号Ｒより時間ｔだけ位相
が進んでおり、ＤフリップフロップＦ１が先にトリガさ
れて、ハイレベルの位相遅れ信号ＤＣＨＧを出力する。

ＤフリップフロップＦ２は時間を経過後にトリガされ、
位相進み信号ＣＨＧがハイレベルとなる。時間ｔ＋ｔｄ
が経過すると、ＤフリップフロップＦ１〜Ｆ４はリセッ
トされる。

この結果、基準信号Ｒに対して信号ＣＨＧ及びＤＣＨＧ
のパルス幅は次のようになる。制御信号Ｖが時間ｔだけ
遅れているときは、位相進み信号ＣＨＧはｔ＋ｔｄであ
り、位相遅れ信号ＤＣＨＧはｔとなる。位相が等しい場
合は共にｔｄとなる。

時間ｔだけ進んでいるときは、位相進み信号ＣＨＧはｔ
ｄで位相遅れ信号ＤＣＨＧはｔ＋ｔｄとなる。

この実施例においても、位相差がない場合にも信号ＣＨ
Ｇ及びＤＣＨＧは少なくとも遅延時間ｔｄのパルス幅を
有するため、不感帯の発生を防止することができる。

上述した実施例はいずれも一例であって、本発明を限定
するものではない。例えば、第１図又は第２図に示され
た回路構成と同一である必要はなく、位相のずれがない
場合にも必ず所定のパルス幅を持ち、位相のずれの大き
さに対応してパルス幅が増加する信号を、比較結果とし
て出力し得るものであればよい。

〔発明の効果〕

以上説明したように本発明によれば、パルス幅変化手段
により、信号と基準信号との間で位相差が存在しない場
合にも少なくとも所定のパルス幅をパルス信号が有し、
位相差が存在する場合にはこの位相差に対応したパルス
幅を加算したパルス幅を有するようにしたため、位相差
が極めて小さい場合にも検出が可能であり、不感帯の発
生を防止し精度良く位相差を検出することが可能である
。

１０１．３０１・・・ＯＲ回路、１０２．１０３・・・
ＡＮＤ回路、１０４・・・インバータ、Ｆ１〜Ｆ５゜Ｆ
ｌｌ〜Ｆ１４・・・Ｄフリップフロップ、Ｄ１〜Ｄ４・
・・遅延回路。

【図面の簡単な説明】

第１図は本発明の一実施例による位相比較器の構成を示
した回路図、第２図は同位相比較器の動作波形を示した
タイミングチャート、第３図は本発明の他の実施例によ
る位相比較器の構成を示した回路図、第４図は同位相比
較器の構成を示した回路図、第５図は従来の位相比較器
の構成を示した回路図、第６図は同位相比較器が接続さ
れるチャージポンプ回路の構成を示した回路図、第７図
は従来の位相比較器をチャージポンプ回路に接続した場
合における位相差と出力電圧との関係を示した説明図で
ある。

Claims (1)

1. 【特許請求の範囲】 １、基準信号に対する信号の位相差を比較し、比較した
   結果をパルス信号として出力する位相比較器において、 前記位相差が存在しない場合にも、前記パルス信号に所
   定のパルス幅を持たせ、 前記位相差が存在する場合には、この位相差に対応した
   パルス幅と前記所定のパルス幅とが加算されたパルス幅
   を持たせるパルス幅変化手段を備えたことを特徴とする
   位相比較器。 ２、前記パルス信号は、第１の信号と第２の信号とから
   成り、 前記パルス幅変化手段は、 前記位相差が存在しない場合は、前記第１及び第２の信
   号に共に前記所定のパルス幅を持たせ、前記信号が前記
   基準信号に対して位相が進んでいる場合は、この位相に
   対応したパルス幅を前記所定のパルス幅に加算したパル
   ス幅を前記第１の信号に持たせ、前記第２の信号には前
   記所定のパルス幅を持たせ、 前記信号が前記基準信号に対して位相が遅れている場合
   は、この位相に対応したパルス幅と前記所定のパルス幅
   とが加算されたパルス幅を前記第２の信号に持たせ、前
   記第１の信号には前記所定のパルス幅を持たせることを
   特徴とする請求項１記載の位相比較器。