JPH04351136A - 適応型最尤系列推定装置 - Google Patents
適応型最尤系列推定装置Info
- Publication number
- JPH04351136A JPH04351136A JP3125753A JP12575391A JPH04351136A JP H04351136 A JPH04351136 A JP H04351136A JP 3125753 A JP3125753 A JP 3125753A JP 12575391 A JP12575391 A JP 12575391A JP H04351136 A JPH04351136 A JP H04351136A
- Authority
- JP
- Japan
- Prior art keywords
- impulse response
- circuit
- channel impulse
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007476 Maximum Likelihood Methods 0.000 title claims abstract description 30
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 10
- 230000004044 response Effects 0.000 claims abstract description 123
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 30
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 239000013598 vector Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0212—Channel estimation of impulse response
- H04L25/0216—Channel estimation of impulse response with estimation of channel length
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、符号間干渉が生じる時
変通信路を介してデータ伝送を行う場合に通信路変動に
追従しかつ符号間干渉を除去してデータ伝送特性を向上
するのに用いる適応型最尤系列推定装置に関するもので
ある。
変通信路を介してデータ伝送を行う場合に通信路変動に
追従しかつ符号間干渉を除去してデータ伝送特性を向上
するのに用いる適応型最尤系列推定装置に関するもので
ある。
【０００２】
【従来の技術】最尤系列推定方式は、通信路において生
じる符号間干渉による歪が生じても受信データを高信頼
度で復調する方式として知られており、ビタビアルゴリ
ズムを適用することによって実現することが考えられて
いる（例えば、ヘイズ，“ザビタビ アルゴリズム
アプライド トウ ディジタル データ ト
ランスミッション”，アイ・イー・イー・イー，コミュ
ニケーション ソサエティ，１９７５，Ｎｏ．１３）
。この方式を用いて受信データを復調するためには、受
信信号の他に通信路インパルスレスポンスの情報が必要
である。このため、通信路が時変の場合には、最尤系列
推定器の出力を適応型通信路インパルスレスポンス推定
フィルタに入力し、得られた通信路インパルスレスポン
スに基づいて最尤系列推定器を適応動作させる方式が知
られている（例えば、プロアキス著，“ディジタル
コミュニケーションズ”，マグロウヒル，１９８３）。
じる符号間干渉による歪が生じても受信データを高信頼
度で復調する方式として知られており、ビタビアルゴリ
ズムを適用することによって実現することが考えられて
いる（例えば、ヘイズ，“ザビタビ アルゴリズム
アプライド トウ ディジタル データ ト
ランスミッション”，アイ・イー・イー・イー，コミュ
ニケーション ソサエティ，１９７５，Ｎｏ．１３）
。この方式を用いて受信データを復調するためには、受
信信号の他に通信路インパルスレスポンスの情報が必要
である。このため、通信路が時変の場合には、最尤系列
推定器の出力を適応型通信路インパルスレスポンス推定
フィルタに入力し、得られた通信路インパルスレスポン
スに基づいて最尤系列推定器を適応動作させる方式が知
られている（例えば、プロアキス著，“ディジタル
コミュニケーションズ”，マグロウヒル，１９８３）。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たプロアキス著，“ディジタル コミュニケーション
ズ”に示される方式では、時変の通信路インパルスレス
ポンスを１次のＬＭＳアルゴリズムを用いて推定してお
り、変動に対する適応速度が遅い。このため、通信路変
動が高速である場合、通信路インパルスレスポンスの推
定が十分に行えなくなり、特性が大きく劣化してしまう
という欠点がある。
たプロアキス著，“ディジタル コミュニケーション
ズ”に示される方式では、時変の通信路インパルスレス
ポンスを１次のＬＭＳアルゴリズムを用いて推定してお
り、変動に対する適応速度が遅い。このため、通信路変
動が高速である場合、通信路インパルスレスポンスの推
定が十分に行えなくなり、特性が大きく劣化してしまう
という欠点がある。
【０００４】
【課題を解決するための手段】本発明の適応型最尤系列
推定装置は、受信信号をサンプルするタイミングパルス
信号を発生するクロックパルス発生回路と、前記受信信
号と前記クロックパルス発生回路からの前記タイミング
パルス信号とを入力としてこのタイミングパルス信号が
入力する毎に前記受信信号をサンプルしてＡＤ変換する
ＡＤ変換回路と、前記ＡＤ変換回路の出力と通信路イン
パルスレスポンス推定信号とを入力として判定結果を出
力する最尤系列推定回路と、前記タイミングパルス信号
を計数して出力するとともにカウンタリセット信号によ
ってリセットされる計数器と、前記計数器の出力、前記
最尤系列推定回路の判定結果、前記受信信号とレプリカ
信号との間の誤差信号、周期リセット信号及び通信路イ
ンパルスレスポンスリセット値を入力として通信路イン
パルスレスポンスのｊ次（ｊはｍ≧ｊ≧０の整数，ｍは
自然数）変動成分とｊ次のレプリカ成分とを出力するｍ
＋１個の通信路インパルスレスポンス推定器と、前記計
数器の出力を入力として入力した信号があらかじめ定め
た数に達したときに前記カウンタリセット信号を出力す
るカウンタリセット回路と、前記計数器の出力、前記カ
ウンタリセット信号及び前記通信路インパルスレスポン
スのｊ次変動成分を入力として前記通信路インパルスレ
スポンスのｊ次変動成分を合成して通信路インパルスレ
スポンス推定信号を出力するとともに前記カウンタリセ
ット信号が入力された場合には前記周期リセット信号及
び前記通信路インパルスレスポンスリセット値を前記ｍ
＋１個の通信路インパルスレスポンス推定器に出力する
通信路インパルスレスポンス合成回路と、前記ｊ次のレ
プリカ成分を入力として前記レプリカ信号を合成して出
力するレプリカ信号合成回路と、前記ＡＤ変換回路の出
力を入力として入力した信号を前記最尤系列推定回路に
おいて生じる復調遅延分だけ遅延させる遅延回路と、前
記遅延回路の出力と前記レプリカ信号とを入力としてこ
れら入力した信号の間の前記誤差信号を出力する減算器
とを有している。
推定装置は、受信信号をサンプルするタイミングパルス
信号を発生するクロックパルス発生回路と、前記受信信
号と前記クロックパルス発生回路からの前記タイミング
パルス信号とを入力としてこのタイミングパルス信号が
入力する毎に前記受信信号をサンプルしてＡＤ変換する
ＡＤ変換回路と、前記ＡＤ変換回路の出力と通信路イン
パルスレスポンス推定信号とを入力として判定結果を出
力する最尤系列推定回路と、前記タイミングパルス信号
を計数して出力するとともにカウンタリセット信号によ
ってリセットされる計数器と、前記計数器の出力、前記
最尤系列推定回路の判定結果、前記受信信号とレプリカ
信号との間の誤差信号、周期リセット信号及び通信路イ
ンパルスレスポンスリセット値を入力として通信路イン
パルスレスポンスのｊ次（ｊはｍ≧ｊ≧０の整数，ｍは
自然数）変動成分とｊ次のレプリカ成分とを出力するｍ
＋１個の通信路インパルスレスポンス推定器と、前記計
数器の出力を入力として入力した信号があらかじめ定め
た数に達したときに前記カウンタリセット信号を出力す
るカウンタリセット回路と、前記計数器の出力、前記カ
ウンタリセット信号及び前記通信路インパルスレスポン
スのｊ次変動成分を入力として前記通信路インパルスレ
スポンスのｊ次変動成分を合成して通信路インパルスレ
スポンス推定信号を出力するとともに前記カウンタリセ
ット信号が入力された場合には前記周期リセット信号及
び前記通信路インパルスレスポンスリセット値を前記ｍ
＋１個の通信路インパルスレスポンス推定器に出力する
通信路インパルスレスポンス合成回路と、前記ｊ次のレ
プリカ成分を入力として前記レプリカ信号を合成して出
力するレプリカ信号合成回路と、前記ＡＤ変換回路の出
力を入力として入力した信号を前記最尤系列推定回路に
おいて生じる復調遅延分だけ遅延させる遅延回路と、前
記遅延回路の出力と前記レプリカ信号とを入力としてこ
れら入力した信号の間の前記誤差信号を出力する減算器
とを有している。
【０００５】前記通信路インパルスレスポンス合成回路
は、前記計数器の出力を入力してｊ乗するｍ＋１個のｊ
乗回路と、前記ｊ乗回路の出力と前記通信路インパルス
レスポンスのｊ次変動成分とを乗算するｍ＋１個の乗算
器と、前記ｍ＋１個の乗算器の出力を加算する加算器と
、前記ｍ＋１個の通信路インパルスレスポンスのｊ次変
動成分のうち０次以外の通信路インパルスレスポンスの
変動成分と前記加算器の出力と前記カウンタリセット信
号とを入力として前記カウンタリセット信号が入力され
たときには前記ｍ＋１個の通信路インパルスレスポンス
のｊ次変動成分のうち０次以外の通信路インパルスレス
ポンスの変動成分、前記加算器の出力及び前記カウンタ
リセット信号を出力するゲート回路とを含んで構成され
ていてもよく、また、あらかじめ定めた値を記憶して出
力する記憶回路と、前記記憶回路の出力と前記計数器の
出力とを加算する第１の加算回路と、前記第１の加算回
路の出力を入力してｊ乗するｍ＋１個の第１のｊ乗回路
と、前記第１のｊ乗回路の出力と前記通信路インパルス
レスポンスのｊ次変動成分とを乗算するｍ＋１個の第１
の乗算器と、前記ｍ＋１個の第１の乗算器の出力を加算
する第２の加算器と、前記計数器の出力を入力してｊ乗
するｍ＋１個の第２のｊ乗回路と、前記第２のｊ乗回路
の出力と前記通信路インパルスレスポンスのｊ次変動成
分とを乗算するｍ＋１個の第２の乗算器と、前記ｍ＋１
個の第２の乗算器の出力を加算する第３の加算器と、前
記ｍ＋１個の通信路インパルスレスポンスのｊ次変動成
分のうち０次以外の通信路インパルスレスポンスの変動
成分、前記第３の加算器の出力及び前記カウンタリセッ
ト信号を入力として前記カウンタリセット信号が入力さ
れたときには前記ｍ＋１個の通信路インパルスレスポン
スのｊ次変動成分のうち０次以外の通信路インパルスレ
スポンスの変動成分、前記第３の加算器の出力及び前記
カウンタリセット信号を出力するゲート回路とを含んで
構成されていてもよい。
は、前記計数器の出力を入力してｊ乗するｍ＋１個のｊ
乗回路と、前記ｊ乗回路の出力と前記通信路インパルス
レスポンスのｊ次変動成分とを乗算するｍ＋１個の乗算
器と、前記ｍ＋１個の乗算器の出力を加算する加算器と
、前記ｍ＋１個の通信路インパルスレスポンスのｊ次変
動成分のうち０次以外の通信路インパルスレスポンスの
変動成分と前記加算器の出力と前記カウンタリセット信
号とを入力として前記カウンタリセット信号が入力され
たときには前記ｍ＋１個の通信路インパルスレスポンス
のｊ次変動成分のうち０次以外の通信路インパルスレス
ポンスの変動成分、前記加算器の出力及び前記カウンタ
リセット信号を出力するゲート回路とを含んで構成され
ていてもよく、また、あらかじめ定めた値を記憶して出
力する記憶回路と、前記記憶回路の出力と前記計数器の
出力とを加算する第１の加算回路と、前記第１の加算回
路の出力を入力してｊ乗するｍ＋１個の第１のｊ乗回路
と、前記第１のｊ乗回路の出力と前記通信路インパルス
レスポンスのｊ次変動成分とを乗算するｍ＋１個の第１
の乗算器と、前記ｍ＋１個の第１の乗算器の出力を加算
する第２の加算器と、前記計数器の出力を入力してｊ乗
するｍ＋１個の第２のｊ乗回路と、前記第２のｊ乗回路
の出力と前記通信路インパルスレスポンスのｊ次変動成
分とを乗算するｍ＋１個の第２の乗算器と、前記ｍ＋１
個の第２の乗算器の出力を加算する第３の加算器と、前
記ｍ＋１個の通信路インパルスレスポンスのｊ次変動成
分のうち０次以外の通信路インパルスレスポンスの変動
成分、前記第３の加算器の出力及び前記カウンタリセッ
ト信号を入力として前記カウンタリセット信号が入力さ
れたときには前記ｍ＋１個の通信路インパルスレスポン
スのｊ次変動成分のうち０次以外の通信路インパルスレ
スポンスの変動成分、前記第３の加算器の出力及び前記
カウンタリセット信号を出力するゲート回路とを含んで
構成されていてもよい。
【０００６】
【作用】時刻ｋにおける通信路インパルスレスポンスの
推定値をベクトルｈ（ｋ）（系列あるいはベクトルを式
中で文字、例えばｈの上に矢印をつけて表現するとき、
本明細書の文中ではベクトルｈ等と矢印をつけないで表
記する。）とすれば、プロアキス著，“ディジタル
コミュニケーションズ”に示される方式では、次式にし
たがって変動に追従させている（図６参照）。
推定値をベクトルｈ（ｋ）（系列あるいはベクトルを式
中で文字、例えばｈの上に矢印をつけて表現するとき、
本明細書の文中ではベクトルｈ等と矢印をつけないで表
記する。）とすれば、プロアキス著，“ディジタル
コミュニケーションズ”に示される方式では、次式にし
たがって変動に追従させている（図６参照）。
【０００７】
【０００８】ここで、εはレプリカ信号と受信信号との
間の誤差信号、系列ｉ（ｋ）は判定結果系列、Δはステ
ップサイズである。また、＊は共役複素である。
間の誤差信号、系列ｉ（ｋ）は判定結果系列、Δはステ
ップサイズである。また、＊は共役複素である。
【０００９】これに対して本発明では、通信路インパル
スレスポンスの変動を時間のｍ次式で表現できると仮定
し、ｍ次の通信路インパルスレスポンス推定方式を用い
て従来方式よりも高速な追従特性を実現する。すなわち
、ベクトルｈ（ｋ）を
スレスポンスの変動を時間のｍ次式で表現できると仮定
し、ｍ次の通信路インパルスレスポンス推定方式を用い
て従来方式よりも高速な追従特性を実現する。すなわち
、ベクトルｈ（ｋ）を
【００１０】
【００１１】と表現して時間（ｔ）のｍ次項の係数をそ
れぞれ推定する。ここで、ベクトルｈ（ｋ，ｊ）は時刻
ｋにおける時間のｊ次項の通信路インパルスレスポンス
成分である。このような観点から従来方式を見ると、時
間の０次項のみを用いたものと考えられる。
れぞれ推定する。ここで、ベクトルｈ（ｋ，ｊ）は時刻
ｋにおける時間のｊ次項の通信路インパルスレスポンス
成分である。このような観点から従来方式を見ると、時
間の０次項のみを用いたものと考えられる。
【００１２】また、ベクトルｈ（ｋ）の変動が一定であ
ると考えられる時間δｔにおいては、ｊ次項の通信路イ
ンパルスレスポンス成分を用いて、
ると考えられる時間δｔにおいては、ｊ次項の通信路イ
ンパルスレスポンス成分を用いて、
【００１３】
【００１４】のように予測することも可能である。
【００１５】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。図において、１０は入力端子、１１はＡＤ変換回
路、１２はクロックパルス発生回路、１３はカウンタ、
１４は最尤系列推定回路、１５はカウンタリセット回路
、１６は通信路インパルスレスポンス合成回路、１７は
レプリカ信号合成回路、１８は遅延回路、１９は減算回
路、２０−０〜２０−ｍはｊ次（０≦ｊ≦ｍ）の通信路
インパルスレスポンス成分推定回路、２１は出力端子で
ある。
ある。図において、１０は入力端子、１１はＡＤ変換回
路、１２はクロックパルス発生回路、１３はカウンタ、
１４は最尤系列推定回路、１５はカウンタリセット回路
、１６は通信路インパルスレスポンス合成回路、１７は
レプリカ信号合成回路、１８は遅延回路、１９は減算回
路、２０−０〜２０−ｍはｊ次（０≦ｊ≦ｍ）の通信路
インパルスレスポンス成分推定回路、２１は出力端子で
ある。
【００１６】入力端子１０から受信信号が入力され、Ａ
Ｄ変換回路１１においてクロックパルス発生回路１２か
ら与えられるタイミングでサンプリングされてＡＤ変換
される。さらに、クロックパルス発生回路１２で発生さ
れるパルスはカウンタ１３にも供給される。カウンタ１
３では入力されたパルス数をカウントしてカウント値を
出力するとともに、カウンタリセット回路１５からカウ
ンタリセット信号が入力される毎にリセットされる。カ
ウンタリセット回路１５は、通信路インパルスレスポン
ス成分推定回路２０−０〜２０−ｍの発散を防ぐために
、あらかじめ定められたリセット周期とカウンタ１３か
らのカウント値とを比較し、カウンタ１３からのカウン
ト値がリセット周期と等しくなったときにカウンタリセ
ット信号を出力する。
Ｄ変換回路１１においてクロックパルス発生回路１２か
ら与えられるタイミングでサンプリングされてＡＤ変換
される。さらに、クロックパルス発生回路１２で発生さ
れるパルスはカウンタ１３にも供給される。カウンタ１
３では入力されたパルス数をカウントしてカウント値を
出力するとともに、カウンタリセット回路１５からカウ
ンタリセット信号が入力される毎にリセットされる。カ
ウンタリセット回路１５は、通信路インパルスレスポン
ス成分推定回路２０−０〜２０−ｍの発散を防ぐために
、あらかじめ定められたリセット周期とカウンタ１３か
らのカウント値とを比較し、カウンタ１３からのカウン
ト値がリセット周期と等しくなったときにカウンタリセ
ット信号を出力する。
【００１７】ＡＤ変換回路１１でサンプリング・ＡＤ変
換された信号は、最尤系列推定回路１４及び遅延回路１
８に入力される。最尤系列推定回路１４は、ＡＤ変換回
路１１からの受信信号と通信路インパルスレスポンス合
成回路１６からの通信路インパルスレスポンス推定値と
を用いて受信データを復調し、復調結果を出力端子２１
及びｊ次（０≦ｊ≦ｍ）の通信路インパルスレスポンス
成分推定回路２０−０〜２０−ｍに出力する。
換された信号は、最尤系列推定回路１４及び遅延回路１
８に入力される。最尤系列推定回路１４は、ＡＤ変換回
路１１からの受信信号と通信路インパルスレスポンス合
成回路１６からの通信路インパルスレスポンス推定値と
を用いて受信データを復調し、復調結果を出力端子２１
及びｊ次（０≦ｊ≦ｍ）の通信路インパルスレスポンス
成分推定回路２０−０〜２０−ｍに出力する。
【００１８】ｊ次（０≦ｊ≦ｍ）の通信路インパルスレ
スポンス成分推定回路２０−０〜２０〜ｍのそれぞれに
は、最尤系列推定回路１４からの復調結果に加えて、カ
ウンタ１３のカウント値、減算回路１９から得られる受
信信号とレプリカ信号との間の誤差信号、ならびに、通
信路インパルスレスポンス合成回路１６から出力される
周期リセット信号及び通信路インパルスレスポンスリセ
ット値が入力される。このとき、通信路インパルスレス
ポンス成分推定回路２０−２〜２０−ｍの各々は、通信
路インパルスレスポンスのｊ次（ｍ≧ｊ≧０）の変動成
分を通信路インパルスレスポンス合成回路１６へ、ｊ次
（ｍ≧ｊ≧０）のレプリカ成分をレプリカ合成回路１７
へそれぞれ出力する。
スポンス成分推定回路２０−０〜２０〜ｍのそれぞれに
は、最尤系列推定回路１４からの復調結果に加えて、カ
ウンタ１３のカウント値、減算回路１９から得られる受
信信号とレプリカ信号との間の誤差信号、ならびに、通
信路インパルスレスポンス合成回路１６から出力される
周期リセット信号及び通信路インパルスレスポンスリセ
ット値が入力される。このとき、通信路インパルスレス
ポンス成分推定回路２０−２〜２０−ｍの各々は、通信
路インパルスレスポンスのｊ次（ｍ≧ｊ≧０）の変動成
分を通信路インパルスレスポンス合成回路１６へ、ｊ次
（ｍ≧ｊ≧０）のレプリカ成分をレプリカ合成回路１７
へそれぞれ出力する。
【００１９】通信路インパルスレスポンス合成回路１６
では、通信路インパルスレスポンス成分推定回路２０−
０〜２０−ｍから得られる通信路インパルスレスポンス
のｊ次（ｍ≧ｊ≧０）変動成分とカウンタ１３からのカ
ウント値とを入力して、通信路インパルスレスポンスの
ｊ次（ｍ≧ｊ≧０）変動成分を合成して通信路インパル
スレスポンス推定値を出力する。さらに、通信路インパ
ルスレスポンス合成回路１６には、カウンタリセット回
路１５からのカウンタリセット信号も入力される。この
信号が入力されたときには、通信路インパルスレスポン
ス成分推定回路２０−０〜２０−ｍの発散を防ぐために
、通信路インパルスレスポンスのｊ次（ｍ≧ｊ≧０）変
動成分から通信路インパルスレスポンスリセット値を求
め、通信路インパルスレスポンス成分推定回路２０−０
〜２０−ｍに出力するとともに、通信路インパルスレス
ポンスリセット値を通信路インパルスレスポンス推定値
として最尤系列推定回路１４へ出力する。
では、通信路インパルスレスポンス成分推定回路２０−
０〜２０−ｍから得られる通信路インパルスレスポンス
のｊ次（ｍ≧ｊ≧０）変動成分とカウンタ１３からのカ
ウント値とを入力して、通信路インパルスレスポンスの
ｊ次（ｍ≧ｊ≧０）変動成分を合成して通信路インパル
スレスポンス推定値を出力する。さらに、通信路インパ
ルスレスポンス合成回路１６には、カウンタリセット回
路１５からのカウンタリセット信号も入力される。この
信号が入力されたときには、通信路インパルスレスポン
ス成分推定回路２０−０〜２０−ｍの発散を防ぐために
、通信路インパルスレスポンスのｊ次（ｍ≧ｊ≧０）変
動成分から通信路インパルスレスポンスリセット値を求
め、通信路インパルスレスポンス成分推定回路２０−０
〜２０−ｍに出力するとともに、通信路インパルスレス
ポンスリセット値を通信路インパルスレスポンス推定値
として最尤系列推定回路１４へ出力する。
【００２０】レプリカ合成回路１７では、通信路インパ
ルスレスポンス成分推定回路２０−０〜２０−ｍから出
力されるｊ次（ｍ≧ｊ≧０）のレプリカ成分から受信信
号のレプリカを合成して出力する。また、遅延回路１８
にはＡＤ変換回路１１の出力が入力され、最尤系列推定
回路１４において生じる復調遅延分だけ遅延されて出力
される。減算回路１９では、遅延回路１８の出力とレプ
リカ合成回路１７の出力とを入力し、両入力信号の間の
誤差信号を求めて通信路インパルスレスポンス成分推定
回路２０−０〜２０−ｍに出力する。
ルスレスポンス成分推定回路２０−０〜２０−ｍから出
力されるｊ次（ｍ≧ｊ≧０）のレプリカ成分から受信信
号のレプリカを合成して出力する。また、遅延回路１８
にはＡＤ変換回路１１の出力が入力され、最尤系列推定
回路１４において生じる復調遅延分だけ遅延されて出力
される。減算回路１９では、遅延回路１８の出力とレプ
リカ合成回路１７の出力とを入力し、両入力信号の間の
誤差信号を求めて通信路インパルスレスポンス成分推定
回路２０−０〜２０−ｍに出力する。
【００２１】図２はｊ次の通信路インパルスレスポンス
成分推定回路２０−ｊのブロック図、図３は通信路イン
パルスレスポンス合成回路１６のブロック図、図４はレ
プリカ信号合成回路１７のブロック図である。図２では
通信路インパルスレスポンスの長さが３（ベクトルｈ（
ｋ，ｊ）及びベクトルｉ（ｋ）の大きさが３）の場合に
ついて示しており、以下の説明においてはこの場合につ
いて説明するが、一般の場合についても容易に拡張する
ことができる。まず、ｍ次の通信路インパルスレスポン
スの推定方式の原理について述べ、図２，図３及び図４
を参照して本実施例の動作について説明する。
成分推定回路２０−ｊのブロック図、図３は通信路イン
パルスレスポンス合成回路１６のブロック図、図４はレ
プリカ信号合成回路１７のブロック図である。図２では
通信路インパルスレスポンスの長さが３（ベクトルｈ（
ｋ，ｊ）及びベクトルｉ（ｋ）の大きさが３）の場合に
ついて示しており、以下の説明においてはこの場合につ
いて説明するが、一般の場合についても容易に拡張する
ことができる。まず、ｍ次の通信路インパルスレスポン
スの推定方式の原理について述べ、図２，図３及び図４
を参照して本実施例の動作について説明する。
【００２２】通信路インパルスレスポンスを式（２）の
ように表現した場合、時刻ｋにおける受信信号レプリカ
ｒ（ｋ）（以下の式中では受信信号ｒ（ｋ）のレプリカ
であることを示すためにｒの上に山形記号をつけている
が、本明細書の文中では山形記号を省略する）は、判定
結果列ｉ（ｋ）と通信路インパルスレスポンスベクトル
ｈ（ｋ）とを用いると、
ように表現した場合、時刻ｋにおける受信信号レプリカ
ｒ（ｋ）（以下の式中では受信信号ｒ（ｋ）のレプリカ
であることを示すためにｒの上に山形記号をつけている
が、本明細書の文中では山形記号を省略する）は、判定
結果列ｉ（ｋ）と通信路インパルスレスポンスベクトル
ｈ（ｋ）とを用いると、
【００２３】
【００２４】となる。ここで、ｉ（ｋ）は時刻ｋにおけ
る判定結果であり、
る判定結果であり、
【００２５】
【００２６】また、
【００２７】
【００２８】である。
【００２９】ここで、式（３）に式（４）〜式（６）を
代入すれば、
代入すれば、
【００３０】
【００３１】が得られる。式（７）から、受信信号レプ
リカｒ（ｋ）はｋｊ の線形和で表現でき、各次数の係
数ベクトルｈ（ｋ，ｊ）は独立に求めることができる。
リカｒ（ｋ）はｋｊ の線形和で表現でき、各次数の係
数ベクトルｈ（ｋ，ｊ）は独立に求めることができる。
【００３２】図２に示す通信路インパルスレスポンス成
分推定回路２０−ｊは、ｊ次の係数ベクトルｈ（ｋ，ｊ
）をＬＭＳアルゴリズムを用いて逐次的に求める場合の
回路例である。各次数の係数ベクトルｈ（ｋ，ｊ）をＬ
ＭＳアルゴリズムを用いて逐次的に求めるには、式（１
）と同様にして、
分推定回路２０−ｊは、ｊ次の係数ベクトルｈ（ｋ，ｊ
）をＬＭＳアルゴリズムを用いて逐次的に求める場合の
回路例である。各次数の係数ベクトルｈ（ｋ，ｊ）をＬ
ＭＳアルゴリズムを用いて逐次的に求めるには、式（１
）と同様にして、
【００３３】
【００３４】にしたがってベクトルｈ（ｋ，ｊ）を更新
することによって達成される。ここで、εは受信信号レ
プリカｒ（ｋ）と受信信号ｒ（ｋ）との間の誤差信号で
ある。また、Δｊ はステップサイズであり、あらかじ
め定めることができる。さらに、式（８）を式（５）に
代入することにより、通信路インパルスレスポンス推定
値のベクトルｈ（ｋ）を更新していく。ここで、ｋは時
刻を示すものであり単調増加変数である。このため、長
い時間に渡って式（８）により逐次的に求めていくと、
ｋｊ が非常に大きな値になり制御系が発散してしまう
。このため、リセット周期を定めておき、ｋがリセット
周期と等しくなったときに次式にしたがってベクトルｈ
（ｋ，ｊ）をリセットする。
することによって達成される。ここで、εは受信信号レ
プリカｒ（ｋ）と受信信号ｒ（ｋ）との間の誤差信号で
ある。また、Δｊ はステップサイズであり、あらかじ
め定めることができる。さらに、式（８）を式（５）に
代入することにより、通信路インパルスレスポンス推定
値のベクトルｈ（ｋ）を更新していく。ここで、ｋは時
刻を示すものであり単調増加変数である。このため、長
い時間に渡って式（８）により逐次的に求めていくと、
ｋｊ が非常に大きな値になり制御系が発散してしまう
。このため、リセット周期を定めておき、ｋがリセット
周期と等しくなったときに次式にしたがってベクトルｈ
（ｋ，ｊ）をリセットする。
【００３５】
【００３６】ここで、Ｍはあらかじめ定められたリセッ
ト周期である。
ト周期である。
【００３７】以上に述べたｍ次の通信路インパルスレス
ポンスの本実施例による推定について説明する。
ポンスの本実施例による推定について説明する。
【００３８】図２を参照すると、通信路インパルスレス
ポンス成分推定回路２０−ｊの入力端子２００に、時刻
ｋにおいて、最尤系列推定回路１４から得られる判定結
果ｉ（ｋ）が入力される。また、カウンタ１３のカウン
ト値は入力端子２０１を介してｊ乗回路２２５に入力さ
れる。ｊ乗回路２２５の出力は、乗算回路２１１〜２１
３により、現在の判定結果ｉ（ｋ）及びシフトレジスタ
２０３，２０４から得られる過去の判定結果ｉ（ｋ−１
），ｉ（ｋ−２）と乗算され、式（７）及び式（８）に
示されるベクトルｉ（ｋ）とｋｊ との積が得られる。 レジスタ２０５〜２０７には、式（６）で与えられるｊ
次の係数ベクトルｈ（ｋ，ｊ）の要素ｈ（ｋ，ｊ，０）
、ｈ（ｋ，ｊ，１）及びｈ（ｋ，ｊ，２）が入力されて
いる。乗算器２１４〜２１６及び加算器２０８によって
ベクトルｉ（ｋ）とベクトルｈ（ｋ，ｊ）とｋｊ との
積が求められて、出力端子２２４に出力される。また、
プロセッサ２１０には、減算回路１９から入力端子２０
２を介して得られる誤差信号ε，ｊ次の係数ベクトルｈ
（ｋ，ｊ）及びベクトルｉ（ｋ）とｋｊ との積を入力
して、式（８）に基づいてｊ次の係数ベクトルｈ（ｋ，
ｊ）を更新し、ベクトルｈ（ｋ＋１，ｊ）をスイッチ２
０９に出力する。スイッチ２０９には、プロセッサ２１
０から得られるベクトルｈ（ｋ＋１，ｊ）、式（９）及
び式（１０）で与えられる通信路インパルスレスポンス
リセット値及びリセット周期信号が入力され、リセット
周期パルスが入力された場合には通信路インパルスレス
ポンスリセット値、リセット周期パルスが入力されない
場合にはプロセッサ２１０から得られるベクトルｈ（ｋ
＋１，ｊ）を出力する。ここで、通信路インパルスレス
ポンスリセット値及びリセット周期信号は、通信路イン
パルスレスポンス合成回路１６から入力端子２１７〜２
１９を介して入力される。スイッチ２０９の出力は、レ
ジスタ２０５〜２０７に入力されるとともに、出力端子
２２１〜２２３を介して通信路インパルスレスポンス合
成回路１６に出力する。
ポンス成分推定回路２０−ｊの入力端子２００に、時刻
ｋにおいて、最尤系列推定回路１４から得られる判定結
果ｉ（ｋ）が入力される。また、カウンタ１３のカウン
ト値は入力端子２０１を介してｊ乗回路２２５に入力さ
れる。ｊ乗回路２２５の出力は、乗算回路２１１〜２１
３により、現在の判定結果ｉ（ｋ）及びシフトレジスタ
２０３，２０４から得られる過去の判定結果ｉ（ｋ−１
），ｉ（ｋ−２）と乗算され、式（７）及び式（８）に
示されるベクトルｉ（ｋ）とｋｊ との積が得られる。 レジスタ２０５〜２０７には、式（６）で与えられるｊ
次の係数ベクトルｈ（ｋ，ｊ）の要素ｈ（ｋ，ｊ，０）
、ｈ（ｋ，ｊ，１）及びｈ（ｋ，ｊ，２）が入力されて
いる。乗算器２１４〜２１６及び加算器２０８によって
ベクトルｉ（ｋ）とベクトルｈ（ｋ，ｊ）とｋｊ との
積が求められて、出力端子２２４に出力される。また、
プロセッサ２１０には、減算回路１９から入力端子２０
２を介して得られる誤差信号ε，ｊ次の係数ベクトルｈ
（ｋ，ｊ）及びベクトルｉ（ｋ）とｋｊ との積を入力
して、式（８）に基づいてｊ次の係数ベクトルｈ（ｋ，
ｊ）を更新し、ベクトルｈ（ｋ＋１，ｊ）をスイッチ２
０９に出力する。スイッチ２０９には、プロセッサ２１
０から得られるベクトルｈ（ｋ＋１，ｊ）、式（９）及
び式（１０）で与えられる通信路インパルスレスポンス
リセット値及びリセット周期信号が入力され、リセット
周期パルスが入力された場合には通信路インパルスレス
ポンスリセット値、リセット周期パルスが入力されない
場合にはプロセッサ２１０から得られるベクトルｈ（ｋ
＋１，ｊ）を出力する。ここで、通信路インパルスレス
ポンスリセット値及びリセット周期信号は、通信路イン
パルスレスポンス合成回路１６から入力端子２１７〜２
１９を介して入力される。スイッチ２０９の出力は、レ
ジスタ２０５〜２０７に入力されるとともに、出力端子
２２１〜２２３を介して通信路インパルスレスポンス合
成回路１６に出力する。
【００３９】図３を参照すると、カウンタ１３のカウン
ト値は通信路インパルスレスポンス合成回路１６の入力
端子３００を介してｍ＋１個のｊ乗回路３０６ｊ（ｊ＝
０，１，…ｍ）に入力される。ここで、例えば、３０６
０は０乗回路であり、３０６３は３乗回路を意味する。 また、ｍ＋１個の通信路インパルスレスポンス成分推定
回路２０ｊから得られるベクトルｈ（ｋ，ｊ）（図２出
力端子２２１〜２２３）はｍ＋１個の入力端子３０５０
〜３０５ｍに入力される。これらの入力信号に対して、
ｍ＋１個の乗算器３０７０〜３０７ｍ及び加算器３０８
によって式（５）の演算と同様な操作が行われベクトル
（ｋ）が合成される。ベクトルｈ（ｋ）は、出力端子３
０２を介して最尤系列推定回路１４及びゲート３０９に
出力される。また、入力端子３０５１〜３０５ｍに入力
された信号はゲート３０９にも供給される。さらに、ゲ
ート３０９には入力端子３０１を介してカウンタリセッ
ト回路１５からのカウンタリセット信号も入力される。 カウンタリセット信号がゲート３０９に入力されるとき
、ゲート３０９には式（９）及び式（１０）で与えられ
る通信路インパルスレスポンスリセット値が入力されて
おり、ゲートを開くことにより出力端子３０４０〜３０
４ｍに通信路インパルスレスポンスリセット値が出力さ
れ、ｍ＋１個の通信路インパルスレスポンス成分推定回
路２０ｊに供給される（図２入力端子２１７〜２１９）
。また、カウンタリセット信号は出力端子３０３を介し
てｍ＋１個の通信路インパルスレスポンス成分推定回路
２０ｊにも供給される（図２入力端子２２０）。
ト値は通信路インパルスレスポンス合成回路１６の入力
端子３００を介してｍ＋１個のｊ乗回路３０６ｊ（ｊ＝
０，１，…ｍ）に入力される。ここで、例えば、３０６
０は０乗回路であり、３０６３は３乗回路を意味する。 また、ｍ＋１個の通信路インパルスレスポンス成分推定
回路２０ｊから得られるベクトルｈ（ｋ，ｊ）（図２出
力端子２２１〜２２３）はｍ＋１個の入力端子３０５０
〜３０５ｍに入力される。これらの入力信号に対して、
ｍ＋１個の乗算器３０７０〜３０７ｍ及び加算器３０８
によって式（５）の演算と同様な操作が行われベクトル
（ｋ）が合成される。ベクトルｈ（ｋ）は、出力端子３
０２を介して最尤系列推定回路１４及びゲート３０９に
出力される。また、入力端子３０５１〜３０５ｍに入力
された信号はゲート３０９にも供給される。さらに、ゲ
ート３０９には入力端子３０１を介してカウンタリセッ
ト回路１５からのカウンタリセット信号も入力される。 カウンタリセット信号がゲート３０９に入力されるとき
、ゲート３０９には式（９）及び式（１０）で与えられ
る通信路インパルスレスポンスリセット値が入力されて
おり、ゲートを開くことにより出力端子３０４０〜３０
４ｍに通信路インパルスレスポンスリセット値が出力さ
れ、ｍ＋１個の通信路インパルスレスポンス成分推定回
路２０ｊに供給される（図２入力端子２１７〜２１９）
。また、カウンタリセット信号は出力端子３０３を介し
てｍ＋１個の通信路インパルスレスポンス成分推定回路
２０ｊにも供給される（図２入力端子２２０）。
【００４０】図４を参照すると、レプリカ合成回路１７
のｍ＋１個の入力端子４０００〜４００ｍには、ｍ＋１
個の通信路インパルスレスポンス成分推定回路２０ｊよ
り（図２出力端子２２４）、式（７）に示されるｋｊ
とベクトルｉ（ｋ）とベクトルｈ（ｋ，ｊ）との積が入
力される。入力信号は加算器４０１によって加算され出
力端子４０２に受信信号レプリカｒ（ｋ）として出力さ
れる。
のｍ＋１個の入力端子４０００〜４００ｍには、ｍ＋１
個の通信路インパルスレスポンス成分推定回路２０ｊよ
り（図２出力端子２２４）、式（７）に示されるｋｊ
とベクトルｉ（ｋ）とベクトルｈ（ｋ，ｊ）との積が入
力される。入力信号は加算器４０１によって加算され出
力端子４０２に受信信号レプリカｒ（ｋ）として出力さ
れる。
【００４１】また、通信路インパルスレスポンス合成回
路１６は図５に示す１６ａのように構成することもでき
る。カウンタ１３のカウント値は入力端子６００を介し
て入力される。メモリ６０１には通信路インパルスレス
ポンスを予測する時間Δが記憶されており、入力端子６
００からの信号に加算され、ｍ＋１個のｊ乗回路６０１
０〜６０１ｍに入力される。一方、入力端子６００から
の信号は、メモリ６０１の内容と加算されずにｍ＋１個
のｊ乗回路６０３０〜６０３ｍにも入力される。入力端
子６０４０〜６０４ｍにはｍ＋１個の通信路インパルス
レスポンス成分推定回路２０ｊから得られるベクトルｈ
（ｋ，ｊ）（図２出力端子２２１〜２２３）が供給され
る。入力端子６０４０〜６０４ｍに入力された信号は、
乗算器群６０２０〜６０２ｍによりｊ乗回路６０１０〜
６０１ｍの出力と乗算されたのち、加算器６０５によっ
て加算されて、メモリ６０１に記憶された時間分だけ未
来の通信路インパルスレスポンスの合成値ベクトルｈ（
ｋ＋Δ）が得られる。この合成値を通信路インパルスレ
スポンス推定値として出力端子６０６を介して最尤系列
推定回路１４に供給する。さらに、ｍ＋１個のｊ乗回路
６０３０〜６０３ｍの出力からｍ＋１個の乗算回路６０
８０〜６０８ｍ及び加算器６０９により、式（９）及び
式（１０）で与えられる通信路インパルスレスポンスリ
セット値を求めて、ゲート６１０に出力する。ゲート６
１０には入力端子６０７を介してカウンタリセット回路
１５からのカウンタリセット信号も入力される。カウン
タリセット信号が入力された場合、ゲート６１０は、ゲ
ートを開けて、入力された通信路インパルスレスポンス
リセット値及びカウンタリセット信号をそれぞれ出力端
子６１１０〜６１１ｍ及び出力端子６１２へ出力する。 このとき、出力端子６１１ｊに出力されるｊ次の通信路
インパルスレスポンスリセット値は通信路インパルスレ
スポンス成分推定回路２０ｊに供給され（図２入力端子
２１７〜２１９）、出力端子６１２のカウンタリセット
信号はｍ＋１個の通信路インパルスレスポンス成分推定
回路２０ｊに供給される（図２入力端子２２０）。
路１６は図５に示す１６ａのように構成することもでき
る。カウンタ１３のカウント値は入力端子６００を介し
て入力される。メモリ６０１には通信路インパルスレス
ポンスを予測する時間Δが記憶されており、入力端子６
００からの信号に加算され、ｍ＋１個のｊ乗回路６０１
０〜６０１ｍに入力される。一方、入力端子６００から
の信号は、メモリ６０１の内容と加算されずにｍ＋１個
のｊ乗回路６０３０〜６０３ｍにも入力される。入力端
子６０４０〜６０４ｍにはｍ＋１個の通信路インパルス
レスポンス成分推定回路２０ｊから得られるベクトルｈ
（ｋ，ｊ）（図２出力端子２２１〜２２３）が供給され
る。入力端子６０４０〜６０４ｍに入力された信号は、
乗算器群６０２０〜６０２ｍによりｊ乗回路６０１０〜
６０１ｍの出力と乗算されたのち、加算器６０５によっ
て加算されて、メモリ６０１に記憶された時間分だけ未
来の通信路インパルスレスポンスの合成値ベクトルｈ（
ｋ＋Δ）が得られる。この合成値を通信路インパルスレ
スポンス推定値として出力端子６０６を介して最尤系列
推定回路１４に供給する。さらに、ｍ＋１個のｊ乗回路
６０３０〜６０３ｍの出力からｍ＋１個の乗算回路６０
８０〜６０８ｍ及び加算器６０９により、式（９）及び
式（１０）で与えられる通信路インパルスレスポンスリ
セット値を求めて、ゲート６１０に出力する。ゲート６
１０には入力端子６０７を介してカウンタリセット回路
１５からのカウンタリセット信号も入力される。カウン
タリセット信号が入力された場合、ゲート６１０は、ゲ
ートを開けて、入力された通信路インパルスレスポンス
リセット値及びカウンタリセット信号をそれぞれ出力端
子６１１０〜６１１ｍ及び出力端子６１２へ出力する。 このとき、出力端子６１１ｊに出力されるｊ次の通信路
インパルスレスポンスリセット値は通信路インパルスレ
スポンス成分推定回路２０ｊに供給され（図２入力端子
２１７〜２１９）、出力端子６１２のカウンタリセット
信号はｍ＋１個の通信路インパルスレスポンス成分推定
回路２０ｊに供給される（図２入力端子２２０）。
【００４２】
【発明の効果】以上説明したように本発明により、符号
間干渉が生じ、かつ高速に変動する時変通信路を介して
データ伝送を行う場合であっても、通信路変動に追従し
かつ符号間干渉を除去してデータ伝送特性を向上するこ
とができる。
間干渉が生じ、かつ高速に変動する時変通信路を介して
データ伝送を行う場合であっても、通信路変動に追従し
かつ符号間干渉を除去してデータ伝送特性を向上するこ
とができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】通信路インパルスレスポンス長が３の場合にお
ける図１の通信路インパルスレスポンス成分推定回路２
０ｊを示すブロック図である。
ける図１の通信路インパルスレスポンス成分推定回路２
０ｊを示すブロック図である。
【図３】図１の通信路インパルスレスポンス合成回路１
６の一例を示すブロック図である。
６の一例を示すブロック図である。
【図４】図１のレプリカ合成回路１７の一例を示すブロ
ック図である。
ック図である。
【図５】図１の通信路インパルスレスポンス合成回路１
６の他の例を示すブロック図である。
６の他の例を示すブロック図である。
【図６】通信路インパルスレスポンスの長さが３である
場合における従来の適応型最尤系列推定装置を示すブロ
ック図である。
場合における従来の適応型最尤系列推定装置を示すブロ
ック図である。
１１ ＡＤ変換回路
１２ クロックパルス発生回路
１３ カウンタ
１４ 最尤系列推定回路
１５ カウンタリセット回路
１６ 通信路インパルスレスポンス合成回路１７
レプリカ信号合成回路 １８ 遅延回路 １９ 減算回路 ２０−０〜２０−ｍ ｊ次（０≦ｊ≦ｍ）の通信
路インパルスレスポンス成分推定回路 ３０６０〜３０６ｍ ｊ乗回路（０≦ｊ≦ｍ）３
０７０〜３０７ｍ 乗算回路 ３０８ 加算器 ３０９ ゲート ６０１ メモリ ６０５，６０９，６１３ 加算器６０１０〜６０
１ｍ，６０３０〜６０３ｍ ｊ乗回路６０２０〜
６０２ｍ，６０８０〜６０８ｍ 乗算器６１０
ゲート
レプリカ信号合成回路 １８ 遅延回路 １９ 減算回路 ２０−０〜２０−ｍ ｊ次（０≦ｊ≦ｍ）の通信
路インパルスレスポンス成分推定回路 ３０６０〜３０６ｍ ｊ乗回路（０≦ｊ≦ｍ）３
０７０〜３０７ｍ 乗算回路 ３０８ 加算器 ３０９ ゲート ６０１ メモリ ６０５，６０９，６１３ 加算器６０１０〜６０
１ｍ，６０３０〜６０３ｍ ｊ乗回路６０２０〜
６０２ｍ，６０８０〜６０８ｍ 乗算器６１０
ゲート
Claims (3)
- 【請求項１】 受信信号をサンプルするタイミングパ
ルス信号を発生するクロックパルス発生回路と、前記受
信信号と前記クロックパルス発生回路からの前記タイミ
ングパルス信号とを入力としてこのタイミングパルス信
号が入力する毎に前記受信信号をサンプルしてＡＤ変換
するＡＤ変換回路と、前記ＡＤ変換回路の出力と通信路
インパルスレスポンス推定信号とを入力として判定結果
を出力する最尤系列推定回路と、前記タイミングパルス
信号を計数して出力するとともにカウンタリセット信号
によってリセットされる計数器と、前記計数器の出力、
前記最尤系列推定回路の判定結果、前記受信信号とレプ
リカ信号との間の誤差信号、周期リセット信号及び通信
路インパルスレスポンスリセット値を入力として通信路
インパルスレスポンスのｊ次（ｊはｍ≧ｊ≧０の整数，
ｍは自然数）変動成分とｊ次のレプリカ成分とを出力す
るｍ＋１個の通信路インパルスレスポンス推定器と、前
記計数器の出力を入力として入力した信号があらかじめ
定めた数に達したときに前記カウンタリセット信号を出
力するカウンタリセット回路と、前記計数器の出力、前
記カウンタリセット信号及び前記通信路インパルスレス
ポンスのｊ次変動成分を入力として前記通信路インパル
スレスポンスのｊ次変動成分を合成して通信路インパル
スレスポンス推定信号を出力するとともに前記カウンタ
リセット信号が入力された場合には前記周期リセット信
号及び前記通信路インパルスレスポンスリセット値を前
記ｍ＋１個の通信路インパルスレスポンス推定器に出力
する通信路インパルスレスポンス合成回路と、前記ｊ次
のレプリカ成分を入力として前記レプリカ信号を合成し
て出力するレプリカ信号合成回路と、前記ＡＤ変換回路
の出力を入力として入力した信号を前記最尤系列推定回
路において生じる復調遅延分だけ遅延させる遅延回路と
、前記遅延回路の出力と前記レプリカ信号とを入力とし
てこれら入力した信号の間の前記誤差信号を出力する減
算器とを有することを特徴とする適応型最尤系列推定装
置。 - 【請求項２】 前記通信路インパルスレスポンス合成
回路は、前記計数器の出力を入力してｊ乗するｍ＋１個
のｊ乗回路と、前記ｊ乗回路の出力と前記通信路インパ
ルスレスポンスのｊ次変動成分とを乗算するｍ＋１個の
乗算器と、前記ｍ＋１個の乗算器の出力を加算する加算
器と、前記ｍ＋１個の通信路インパルスレスポンスのｊ
次変動成分のうち０次以外の通信路インパルスレスポン
スの変動成分と前記加算器の出力と前記カウンタリセッ
ト信号とを入力として前記カウンタリセット信号が入力
されたときには前記ｍ＋１個の通信路インパルスレスポ
ンスのｊ次変動成分のうち０次以外の通信路インパルス
レスポンスの変動成分、前記加算器の出力及び前記カウ
ンタリセット信号を出力するゲート回路とを含むことを
特徴とする請求項１記載の適応型最尤系列推定装置。 - 【請求項３】 前記通信路インパルスレスポンス合成
回路は、あらかじめ定めた値を記憶して出力する記憶回
路と、前記記憶回路の出力と前記計数器の出力とを加算
する第１の加算回路と、前記第１の加算回路の出力を入
力してｊ乗するｍ＋１個の第１のｊ乗回路と、前記第１
のｊ乗回路の出力と前記通信路インパルスレスポンスの
ｊ次変動成分とを乗算するｍ＋１個の第１の乗算器と、
前記ｍ＋１個の第１の乗算器の出力を加算する第２の加
算器と、前記計数器の出力を入力してｊ乗するｍ＋１個
の第２のｊ乗回路と、前記第２のｊ乗回路の出力と前記
通信路インパルスレスポンスのｊ次変動成分とを乗算す
るｍ＋１個の第２の乗算器と、前記ｍ＋１個の第２の乗
算器の出力を加算する第３の加算器と、前記ｍ＋１個の
通信路インパルスレスポンスのｊ次変動成分のうち０次
以外の通信路インパルスレスポンスの変動成分、前記第
３の加算器の出力及び前記カウンタリセット信号を入力
として前記カウンタリセット信号が入力されたときには
前記ｍ＋１個の通信路インパルスレスポンスのｊ次変動
成分のうち０次以外の通信路インパルスレスポンスの変
動成分、前記第３の加算器の出力及び前記カウンタリセ
ット信号を出力するゲート回路とを含むことを特徴とす
る請求項１記載の適応型最尤系列推定装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125753A JP2621685B2 (ja) | 1991-05-29 | 1991-05-29 | 適応型最尤系列推定装置 |
| US07/891,641 US5272727A (en) | 1991-05-29 | 1992-05-29 | Adaptive maximum likelihood sequence estimator using channel estimators of respective order of impulse response |
| CA002069993A CA2069993C (en) | 1991-05-29 | 1992-05-29 | Adaptive maximum likelihood sequence estimator using channel estimators of respective order of impulse response |
| DE69215582T DE69215582T2 (de) | 1991-05-29 | 1992-05-29 | Adaptiver Maximalwahrscheinlichkeitssequenzschätzer mit Impulsantwortschätzer jeweiliger Ordnung |
| EP92109070A EP0516133B1 (en) | 1991-05-29 | 1992-05-29 | Adaptive maximum likelihood sequence estimator using channel estimators of respective order of impulse response |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125753A JP2621685B2 (ja) | 1991-05-29 | 1991-05-29 | 適応型最尤系列推定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04351136A true JPH04351136A (ja) | 1992-12-04 |
| JP2621685B2 JP2621685B2 (ja) | 1997-06-18 |
Family
ID=14917963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125753A Expired - Lifetime JP2621685B2 (ja) | 1991-05-29 | 1991-05-29 | 適応型最尤系列推定装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5272727A (ja) |
| EP (1) | EP0516133B1 (ja) |
| JP (1) | JP2621685B2 (ja) |
| CA (1) | CA2069993C (ja) |
| DE (1) | DE69215582T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019142912A1 (ja) * | 2018-01-19 | 2019-07-25 | 日本電信電話株式会社 | シンボル判定装置及びシンボル判定方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| US5862192A (en) * | 1991-12-31 | 1999-01-19 | Lucent Technologies Inc. | Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity |
| CA2083304C (en) * | 1991-12-31 | 1999-01-26 | Stephen R. Huszar | Equalization and decoding for digital communication channel |
| US5432821A (en) * | 1992-12-02 | 1995-07-11 | University Of Southern California | System and method for estimating data sequences in digital transmissions |
| JPH07123257B2 (ja) * | 1992-12-25 | 1995-12-25 | 日本電気株式会社 | ディジタルデータ復調装置 |
| JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
| US5818876A (en) * | 1993-02-01 | 1998-10-06 | Motorola, Inc. | Method and apparatus of adaptive maximum likelihood sequence estimation using a variable convergence step size |
| WO1996002973A1 (en) * | 1993-03-29 | 1996-02-01 | Stanford Telecommunications, Inc. | Viterbi acs unit with renormalization |
| JP3560991B2 (ja) * | 1993-09-20 | 2004-09-02 | 株式会社東芝 | 適応型最尤系列推定装置 |
| DE69434518T2 (de) * | 1993-12-15 | 2006-06-22 | Ntt Mobile Communications Network Inc. | Adaptiver entzerrer |
| JP2571008B2 (ja) * | 1993-12-24 | 1997-01-16 | 日本電気株式会社 | 適応型最尤系列推定器 |
| US5615226A (en) * | 1995-02-27 | 1997-03-25 | Motorola, Inc. | Method and receiver for demodulating a received signal |
| JP3280834B2 (ja) * | 1995-09-04 | 2002-05-13 | 沖電気工業株式会社 | 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法 |
| US6333953B1 (en) * | 1997-07-21 | 2001-12-25 | Ericsson Inc. | System and methods for selecting an appropriate detection technique in a radiocommunication system |
| GB2335123B (en) * | 1998-03-07 | 2003-08-13 | Siemens Ag | Communications receiver and method of detecting data from received signals |
| US6263030B1 (en) * | 1998-07-01 | 2001-07-17 | Ericsson Inc. | Equalizer with channel tracker switching |
| US6333947B1 (en) * | 1998-11-25 | 2001-12-25 | Nortel Networks Limited | Interference cancellation system and method and CDMA receiver including an interference cancellation circuit |
| US6487259B1 (en) | 1999-08-24 | 2002-11-26 | Motorola, Inc. | Partially-parrallel trellis decoder apparatus and method |
| US6940914B1 (en) * | 2001-06-11 | 2005-09-06 | Cingular Wireless Ii, Llc | Turbo channel estimation for OFDM systems |
| US7065371B1 (en) * | 2003-02-20 | 2006-06-20 | Comsys Communication & Signal Processing Ltd. | Channel order selection and channel estimation in wireless communication system |
| ATE427610T1 (de) * | 2004-02-05 | 2009-04-15 | Zakrytoe Aktsionernoe Obschest | Verfahren und vorrichtung zur durchfuhrung von kanalschatzung fur ein kommunikationssystem |
| US20080130674A1 (en) * | 2004-04-09 | 2008-06-05 | Messaoud Ahmed-Ouameur | Method and System For Multi-User Channel Estimation in Ds-Cdma Systems |
| US20050232378A1 (en) * | 2004-04-15 | 2005-10-20 | Mediatek Incorporation | Apparatus and method for echo indicator generation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8609711D0 (en) * | 1986-04-21 | 1986-05-29 | Clark A P | Channel estimation & detection |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| EP0396101B1 (en) * | 1989-05-02 | 1996-01-03 | Nec Corporation | Space diversity TDMA receiver |
| CA2021232C (en) * | 1989-07-17 | 1993-09-21 | Hiroyasu Muto | Diversity receiving system for use in digital radio communication with means for selecting branch by estimating propagation path property |
-
1991
- 1991-05-29 JP JP3125753A patent/JP2621685B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-29 CA CA002069993A patent/CA2069993C/en not_active Expired - Lifetime
- 1992-05-29 EP EP92109070A patent/EP0516133B1/en not_active Expired - Lifetime
- 1992-05-29 US US07/891,641 patent/US5272727A/en not_active Expired - Lifetime
- 1992-05-29 DE DE69215582T patent/DE69215582T2/de not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019142912A1 (ja) * | 2018-01-19 | 2019-07-25 | 日本電信電話株式会社 | シンボル判定装置及びシンボル判定方法 |
| US11349524B2 (en) | 2018-01-19 | 2022-05-31 | Nippon Telegraph And Telephone Corporation | Symbol-determining device and symbol determination method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69215582D1 (de) | 1997-01-16 |
| EP0516133A2 (en) | 1992-12-02 |
| EP0516133B1 (en) | 1996-12-04 |
| CA2069993A1 (en) | 1992-11-30 |
| EP0516133A3 (en) | 1993-07-14 |
| CA2069993C (en) | 1996-11-26 |
| DE69215582T2 (de) | 1997-04-03 |
| US5272727A (en) | 1993-12-21 |
| JP2621685B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351136A (ja) | 適応型最尤系列推定装置 | |
| CA2083749C (en) | Maximum likelihood sequence estimation apparatus | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| Giannakis et al. | Basis expansion models and diversity techniques for blind identification and equalization of time-varying channels | |
| GB2219469A (en) | A decision feedback equaliser and a method of operating a decision feedback equaliser | |
| Liu et al. | Deterministic approaches for blind equalization of time-varying channels with antenna arrays | |
| CN100521664C (zh) | 用于噪声白化滤波的方法和设备 | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| JP3258067B2 (ja) | 最尤系列推定方式 | |
| US5247470A (en) | Method and apparatus for estimating signal components of a filter output | |
| CA2035774C (en) | Frame phase estimation method and circuit | |
| Tugnait | Multistep linear predictors-based blind equalization of FIR/IIR single-input multiple-output channels with common zeros | |
| JPH1013262A (ja) | アダプティブ・アレー受信機 | |
| JP3391373B2 (ja) | 適応等化器 | |
| US5511014A (en) | Method for determining the transmittance of a filter circuit adapted to transform the impulse response of a filter into a minimal phase response and filter implementing this method | |
| Mendoza et al. | Interference rejection using time-dependent constant modulus algorithms | |
| Diniz et al. | Fundamentals of adaptive filtering | |
| Diniz et al. | Fundamentals of adaptive filtering | |
| Liavas et al. | On the performance of the mismatched MMSE and the LS linear equalizers | |
| Shynk et al. | Performance surfaces of the constant modulus algorithm based on a conditional Gaussian model | |
| JP2801782B2 (ja) | フレーム位相推定方法及び回路 | |
| JPH08223240A (ja) | 周波数オフセット補償回路 | |
| Sun et al. | Adaptive time delay estimation with allpass constraints | |
| Perry et al. | Pipelined DFE architectures using delayed coefficient adaptation | |
| Santha et al. | Parallel-Pipelined Architecture for the Kalman Based Adaptive Equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 15 |