JPH04349429A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置の製造方法
に関し、特に液晶表示装置の歩留りを向上した液晶表示
装置の製造方法に関するものである。

【０００２】

【従来の技術】一般に液晶ディスプレイには、セグメン
ト表示とマトリックス表示の２種類があり、ここではマ
トリックス表示に関して述べてゆく。特にテレビ等の精
細な画像を表示する場合は、高い解像度の映像が求めら
れ、スイッチング素子をマトリックス状に配列したアレ
イを用いて、液晶を直接スイッチ駆動するアクティブ・
マトリックス表示が注目されるようになって来た。この
アクティブ・マトリックス表示は、ＭＯＳトランジスタ
アレイで駆動する方法、薄膜トランジスタアレイで駆動
する方法、バリスタ素子やＭＩＭ（ｍｅｔａｌ　ｉｎｓ
ｕｌａｔｏｒ　ｍｅｔａｌ）素子を用いて駆動する方法
に大別できる。以上の事柄は、例えば株式会社工業調査
会が発行した「液晶の最新技術」や日経ＢＰ社が発行し
た「フラットパネル・ディスプレイ１９９１」等に詳し
く述べられている。

【０００３】これらの液晶ディスプレイは、画素数の向
上、歩留りの向上およびコストの低下等の色々な問題点
を解決し、飛躍的に改善してゆく必要がある。特に画素
数の向上を行うには、素子を微細化し、また素子を構成
する導電部や活性領域のコンタクト不良、断線、ショー
トの防止および特性改善等を至急に対策してゆく必要が
ある。以下にこれらの問題点を具体的に説明するために
、特開昭６２−２７６５２６号公報、ここではＴＦＴを
利用したアクティブ・マトリックス液晶表示装置で説明
されている、を活用しながら説明してゆく。

【０００４】先ず図１４において、図番（１０）はガラ
ス等の透明な絶縁基板である。この絶縁基板（１０）上
面に、ＩＴＯより成る透明導電膜（１１）およびＣｒ，
Ｎｉ，Ｍｏ等より成る金属膜（１２）を形成し、この積
層された各膜（１１），（１２）をフォトリソグラフィ
によりエッチングし、画素電極部（１３）をマトリック
ス状に形成する。またこの画素電極（１３）に対応する
ゲート電極（１４）およびゲートライン（１５）を形成
する。

【０００５】ここでは、レジスト塗布、露光、現像処理
により金属膜（１２）上にレジストパターンを形成し、
露出した金属膜（１２）および下層の透明電極（１１）
をエッチングし、ゲート電極（１４）、ゲートライン（
１５）および画素電極部（１３）を形成している。

【０００６】続いて、図１５の如く、金属膜（１２）を
覆うように、ゲート絶縁膜（１６）および２層のアモル
ファスシリコン層（１７），（１８）をプラズマ・ＣＶ
Ｄ法で連続して積層形成する。ここでゲート絶縁膜（１
６）はシリコン窒化膜であり、アモルファスシリコン層
は、活性アモルファスシリコン層（１７）とイオンをド
ープしたアモルファスシリコン層（１８）より成る。そ
して積層されたゲート絶縁膜（１６）および２層のアモ
ルファスシリコン層（１７），（１８）をフォトリソグ
ラフィにより処理し、ここではゲート電極（１４）およ
びゲートライン（１５）を覆う部分のみにゲート絶縁膜
（１６）および２層のアモルファスシリコン層（１７）
，（１８）が残るように処理する。

【０００７】次に図１６の如く、アモルファスシリコン
層（１７），（１８）を覆うようにアルミニウムを蒸着
し、フォトリソグラフィによりレジスト膜（１９）を形
成し、アルミニウムより成る金属膜（２０）をエッチン
グして、ドレイン電極（２１）、ドレインライン（２２
）およびソース電極（２３）を形成する。

【０００８】更に図１７に示すように、レジスト膜（１
９）を残した状態で、表面に露出しているイオンをドー
プしたアモルファスシリコン層（１８）および画素電極
部（１３）の金属膜（１２）を、エッチングで除去する
。

【０００９】最後に、レジスト膜（１９）を取除くと図
１８の如く、絶縁基板（１０）の上面に透明な画素電極
（２４）が形成され、この画素電極（２４）に対応して
ＴＦＴが電気的に接続された状態に形成される。

【００１０】また液晶装置は、図１３のように形成され
ている。中央のマトリックス状に形成されている小さな
四角形は、ＴＦＴおよびこのＴＦＴ周囲に形成される表
示電極、ゲートライン（１００）、ドレインライン（１
０１）、補助容量および補助容量ライン（１０２）を一
組としたものであり、左右にはドレインライン（１０１
）が伸び、ドレイン端子（１０３）に接続され、この間
には、救済ライン（１０４）が横切って形成されている
。一方、上下にはゲ−トライン（１００）及び補助容量
ライン（１０２）が伸び、ゲ−トライン（１００）はゲ
−ト端子（１０５）と接続され、補助容量ライン（１０
２）は、ゲ−トライン（１００）を横切るように接続ラ
イン（１０６）で並行に接続されている。このドレイン
ライン（１０１）と救済ライン（１０４）、接続ライン
（１０６）とゲートライン（１００）はクロスするため
に、同層では形成できずクロスオーバーされている。

【００１１】

【発明が解決しようとする課題】以上述べたように、救
済ラインや接続ラインがあるためにクロスオーバーを設
ける必要がある。図１９はゲートライン（１５）と接続
ラインのクロスオーバーを示し、接続ラインよりもゲー
ト端子側にコンタクトホールを設けて、第２層目のゲー
ト端子導電材料とコンタクトしている。図２０は、ドレ
インライン（２２）と救済ラインのクロスオーバーを示
し、やはりコンタクトホールを２ケ所使用している。

【００１２】また前述の従来例の液晶表示装置には設け
られていないが、ゲートやソース間の寄生容量を緩和し
、表示データを蓄積して、フリッカ現象および残像現象
を抑制し、良好なコントラストを得るために補助容量電
極が画素電極（１３）の下層でゲート（１４）と同層に
設けられる事が有る。この補助容量電極は、前述の補助
容量ライン（１０２）で全て接続され、周辺に設けられ
た接続ライン（１０６）で上下に延在された補助容量ラ
イン（１０２）が全て接続される。

【００１３】この様な構成であると、接続ライン（１０
６）は、ゲート（１４）とのクロスを考え、ゲートが形
成される層よりも上層に設けられるため、各補助容量ラ
イン（１０２）と接続ライン（１０６）は、前述と同様
にコンタクトホールを介して接続する必要がある。

【００１４】一方、画素数の増大に伴い、ゲートライン
、ドレインラインおよび補助容量ラインも増大するので
、このコンタクトホールも増大し、しかもコンタクトホ
ールが微小化してゆくために、コンタクトホールの形成
不良、コンタクト不良および工程数増加に伴う不良を招
く問題があった。

【００１５】

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、透明な絶縁性基板（３１）の周囲に形成
されるゲート端子（３７）は、表示電極（５０）材料で
成り、ＴＦＴのゲート絶縁膜（４０）に覆われず露出し
ているゲートライン（３５）の端部へ延在されることで
解決するものである。

【００１６】更には、補助容量電極（３６）と一体で成
る複数の補助容量ライン（５４）は、ＴＦＴのゲート絶
縁膜（４０）で覆われず露出している端部を有し、この
端部上よりゲート絶縁膜（４０）へ延在され、このゲー
ト絶縁膜（４０）上で複数の補助容量ライン（５４）が
電気的に接続される接続ラインを有することで解決する
ものである。

【００１７】

【作用】図３の如く、メタルマスク（３９）で端子領域
を覆い、絶縁膜（４０）、アモルファスシリコン膜（４
１），（４２）を被着すると、端子領域に相当する絶縁
性基板（３１）は露出される。従ってゲートライン（３
５）の端部も前記メタルマスク（３９）で覆われている
と、この端部が露出されているので、ゲート端子（３７
）からこの端部上までをＩＴＯ（４７）で一体で形成で
きる。またＴＦＴのソース電極（４９）やドレイン電極
（４８）を構成する電極材料、ここではＮｉであるが、
この電極材料でも形成可能となる。

【００１８】一方、図２１の如く、補助容量ライン（５
４）の一部はメタルマスク（３９）が覆われている状態
で絶縁膜（４０）、アモルファスシリコン膜（４１），
（４２）が被着されるので、端子領域およびその近傍の
表面が露出される。この表面より一端前記絶縁膜（４０
）上へ接続ラインを延在させ、この絶縁膜（４０）上で
全てが一体と成るように構成することで、絶縁膜（４０
）にコンタクトホールを形成しなくとも達成できる。

【００１９】

【実施例】以下本発明について説明する。前述の説明か
らも明らかな如く、本発明は、透明の絶縁性基板上にマ
トリックス状に形成されるスイッチング素子やこのスイ
ッチング素子と電気的に接続される行ラインまたは列ラ
インが複数の層に分けて形成される液晶装置、例えばＴ
ＦＴを用いたもの、ＴＦＤを用いたもの等において、優
れた効果を有する。先ず具体的に、ＴＦＴを使った液晶
装置の製造方法を図１から図９を参照しながら説明して
ゆく。

【００２０】まず、光を透過する絶縁性基板（３１）を
用意し、洗浄を行う。次にホトレジスト（３２）を塗布
し、ゲート、ゲートライン、接続ライン、救済ライン、
ストレージ電極および補助容量ラインに対応するレジス
トを除去して、パターニングし、全面ゲート材料（３３
）を全面に被着する。ここでは、ゲート材料としてアル
ミニウムおよびチタンまたはアルミニウムおよび銅を使
いスパッタリング法で形成する。ここまでを図１に示し
た。以下図面は、波線で左右を分断しており、左側がト
ランジスタを示し、右側がドレイン端子を示している。 また接続ライン、救済ライン、および補助容量ラインの
形成位置は、図１２に示してある。

【００２１】続いて、前記レジストの剥離を行う。図２
に示すようにレジストは全て剥離され、同時にレジスト
（３２）間にゲート（３４）、ゲートライン（３５）、
接続ライン、救済ライン、ストレージ電極（３６）およ
び補助容量ラインが形成される。図１１は、セルの拡大
平面図であり、このゲート（３４）およびゲートライン
（３５）が上下に一点破線で示されている。またストレ
ージ電極（３６）が一点破線でフィッシュボーンの様に
上下に形成されている。以上の工程は、いわゆるリフト
オフ法にて形成されるために、ゲート（３４）、ゲート
ライン（３５）およびストレージ電極（３６）等のステ
ップはなだらかに形成される。つまり図１のように、レ
ジスト（３２）がゲート材料の形成の際に、壁となり、
レジストと隣接した領域にゲート材料が回り込みにくく
なるためである。

【００２２】続いて、図１２の端子部、ここではゲート
端子（３７）、ドレイン端子（３８）および補助容量端
子ＴＳＣを被うリング状のマスク、例えばメタルマスク
（３９）を形成し、絶縁膜（４０）例えばシリコンチッ
カ膜、アモルファスシリコン膜（４１）、高濃度のＮ型
のアモルファスシリコン膜（４２）を形成する。またこ
の上にクロム膜（４３）が形成されるが連続で形成され
てもよいし、スパッタリングで形成されてもよい。

【００２３】本工程でメタルマスク（３９）を用いてい
る理由は、ドレインライン（４４）とドレイン端子（３
８）、ゲートライン（３５）とゲート端子（３７）、補
助容量ライン（５４）と補助容量端子ＴＳＣを接続する
際に、コンタクト孔を形成しないためである。またＣＶ
Ｄ等で約３００度まで上昇するためである。もしメタル
以外でもこの高温度に耐え得る材料があれば、これをマ
スクとしてもよい。以下の工程で明らかとなるがメタル
マスクの使用により、端子部に対応する領域には、絶縁
膜（４０）、アモルファスシリコン膜（４１），（４２
）、クロム膜（４３）が形成されていない。そのため、
この領域までゲートライン（３５）を延在させれば、ゲ
ートライン（３５）の表面が露出する。従ってゲートラ
イン（３５）自身をゲート端子としたり、ゲート端子と
直接コンタクトでき、コンタクトホールを省略できる。 また補助容量ライン（５４）も同様である。

【００２４】また図２０は救済ラインが第２層にある時
の図であるが、救済ラインの下層にあるクロスオーバー
のための導電体をゲートラインと同様にそのまま延在で
き、ドレイン端子としたり、ドレイン端子と直接コンタ
クトでき、ドレイン端子側のコンタクトホールを省略で
きる。

【００２５】続いて、前記メタルマスク（３９）を除去
し、ゲート（３４）上に、図１１の長方形の実線で示さ
れている形状を達成するために、フォトレジストの塗布
、露光、現像を行い、ＴＦＴ（４５）のゲートに対応す
る領域のみを残し、前記クロム膜（４３）、アモルファ
スシリコン（４２），（４１）をケミカルエッチングす
る。またここでは、ゲートライン（３５）とドレインラ
イン（４４）の交差部（４６）も実線のようにエッチン
グする。続いて前記レジストを剥離する。以上は、図４
を参照。

【００２６】続いて図５の如く、透明電極材料、ここで
はＩＴＯ（４７）を全面に形成する。更に、図６のよう
に、ドレイン電極（４８）、ドレインライン（４４）、
ソース電極（４９）、表示電極（５０）、ドレイン端子
（３８）、ゲート端子（３７）および補助容量端子ＴＳ
Ｃに対応する領域上にレジスト（５１）が残るようにパ
ターニングする。前記ＩＴＯ（４７）をエッチングした
後、前記レジスト（５１）を使い、ＴＦＴ（４５）のチ
ャンネルに対応する前記クロム膜（４３）およびアモル
ファスシリコン膜（４２）をエッチングし、前記レジス
ト（５１）を剥離する。この結果、クロム膜（４３）は
ソース電極とドレイン電極を構成し、アモルファスシリ
コン膜（４２）は、ソース側のアモルファスシリコン・
コンタクト層とドレイン側のアモルファスシリコン・コ
ンタクト層を構成する。しかもソース側およびドレイン
側の２層構造はセルフアラインで達成される。図７を参
照。

【００２７】図１１に於て、ＩＴＯ（４７）は、破線で
示した図番（５２）が相当し、ドレインライン（４４）
、このドレインライン（４４）と一体となって形成され
るドレイン電極領域、表示電極（５０）、この表示電極
と一体となって形成されるソース電極領域およびドレイ
ンライン（４４）と一体となって形成されるドレイン端
子領域が連続して形成される。

【００２８】ここで図１２に示す救済ライン（５３）は
図１の工程において、ゲートと同一材料で構成され、第
１層に形成される。しかも図３のようにメタルマスク（
３９）でドレイン端子領域の絶縁膜（４０）が形成され
ないので、従来例とは異なりコンタクトホールを形成せ
ずに電気的にドレインラインとドレイン端子を接続でき
る。図９から端子部は、ＩＴＯとクロムの２層構造であ
るが、クロムを省略しても良いし、ＩＴＯを端子部まで
延在させず、ＩＴＯとコンタクトしているクロムのみを
端子部に延在させても良い。また補助容量ライン（５４
）も図１の工程で第１層目に形成され、しかも図３のよ
うにメタルマスクで被われているので、補助容量ライン
（５４）の端子部近傍の表面は絶縁膜（４０）で被われ
ず露出している。従って図５及び図６の工程により、コ
ンタクトホールを形成せずにゲート端子（３７）とゲー
トライン（３５）および補助容量ライン（５４）と補助
容量端子（ＴＳＣ）を電気的に接続できる。この構造を
図１０に示す。ここではゲートライン（補助容量ライン
）、ＩＴＯ、Ｎｉの３層構造であるが、ゲートライン（
補助容量ライン）のみを端子部へ延在させても良いし、
図１０においてＮｉを省略しても良い。

【００２９】更に、図８のように、画素電極となる領域
のみをレジスト（５５）で形成し、全面にニッケル（５
６）を形成する。ここでニッケルは、無電解メッキで形
成され、ドレイン電極（４８）、ドレインライン（４４
）、ソース電極（４９）およびドレイン端子（３８）上
に形成され、これらの抵抗の低下のために成される。

【００３０】ここではＩＴＯ上には、無電解メッキでニ
ッケルが形成できるため、いわゆるセルフアラインの機
能を有して形成でき、ドレイン電極（４８）、ドレイン
ライン（４４）、ソース電極（４９）が下層のＩＴＯと
ずれることなく形成できる。

【００３１】またゲートライン（３５）の端部からゲー
ト端子（３７）、補助容量ライン（５４）の端部から補
助容量端子（ＴＳＣ）までを接続するＩＴＯで形成され
たライン上にもＮｉが形成されている。

【００３２】最後に、前記レジスト（５５）を除去し、
図９には示されていないがオーバーコートがほどこされ
、対向電極が形成される対向基板と本基板（３１）が貼
り合わされ、中に液晶が注入されて完成される。

【００３３】以上の説明は、図１２の如く、接続ライン
がゲート端子側とは対向した位置に、ゲートラインより
も外側に形成され、更に外側に救済ラインが設けられた
場合の実施例であった。

【００３４】しかし図１３の如く、接続ラインがゲート
端子側および対向側にあり、更にはゲートラインとクロ
スする場合でも、コンタクトホールが無くて実施できる
ので以下に説明する。尚、前実施例に対応する図番は、
そのまま使用する。

【００３５】先ず特徴となる領域を図２１に示したので
、説明する。図番（３１）は、ガラス基板であり、図番
（４０）は、ゲート（３４）を覆う絶縁膜（ゲート絶縁
膜）である。本図では、絶縁膜（４０）が形成されてい
る領域と形成されていない領域に２分されているが、こ
れは図３に示すメタルマスク（３９）により形成された
ものであり、セルが形成されている領域の外側であり、
矢印の方向にゲート端子（３７）が形成されている。

【００３６】図３の工程で、ゲートライン（３５）と補
助容量ライン（５４）は、メタルマスク（３９）で覆わ
れているために、ゲート絶縁膜（４０）にテーパが形成
され、端子領域およびその近傍の表面が露出されている
。この補助容量ライン（５４）は、例えばＩＴＯや電極
材料で形成されている接続ラインで接続されている。 ここで電極材料は、ソース電極やドレイン電極を構成す
るものであり、例えば何層にも形成されている時は、少
なくともこの中のいずれかの層で成っている。

【００３７】接続ラインは、補助容量ライン（５４）の
露出面に設けられており、第１層目に形成されたこの補
助容量ライン（５４）と電気的に接続されている。更に
接続ラインは、ゲート絶縁膜（４０）上に延在され、こ
のゲート絶縁膜（４０）上で前記補助容量ライン（５４
）と直交する方向へ延在され、全ての補助容量ライン（
５４）が接続されている。従ってゲート絶縁膜（４０）
にコンタクトホールを形成しなくとも、補助容量ライン
（５４）を接続ラインと接続できる。

【００３８】尚、製造工程は、前実施例と実質的には同
一であるのでここでは省略をする。

【００３９】

【発明の効果】以上の説明からも明らかな様に、マスク
を使用するため液晶表示装置の周辺に形成される端子領
域は、ゲート電極またはゲートラインの上層に形成され
る絶縁膜、アモルファスシリコン活性層、アモルファス
シリコン・コンタクト層等が形成されていないので絶縁
性基板が露出されている。

【００４０】接続ラインが、ゲート端子側とは対向した
位置に、ゲートラインよりも外側に形成されてあるので
、第１層目に形成されるゲートラインは、前記露出領域
でゲートライン自身をゲート端子とすることができ、ま
たゲート端子とその表面を直接接続できる。そのためコ
ンタクトホールは不要となる。

【００４１】また従来例の図１９の如く、接続ラインが
第２層目にあっても、ゲートラインは第１層目に形成さ
れるので、露出領域でゲートライン自身をゲート端子と
でき、またゲート端子とその表面を直接接続できる。そ
のためコンタクトホールは不要となる。

【００４２】更に救済ラインは、第１層目に形成される
ので、ドレインラインはそのまま前記露出領域へ延在で
き、ドレインライン自身をドレイン端子とすることがで
きる。またドレイン端子とその表面を直接コンタクトで
きる。また従来例の図２０の如く、救済ラインが第２層
目に形成されても、救済ラインとクロスする手前から第
１層目の導電体へコンタクトし、そのままこの導電体を
ドレイン端子とでき、またドレイン端子とこの導電体表
面と直接コンタクトできる。従ってコンタクトホールを
全く無くせるか、または減少できる。

【００４３】一方、図１３の如く、接続ラインがゲート
端子側およびこれと対向する側の両側で形成され、平面
的にはゲートラインとクロスする様な場合でも、図２１
の如く、マスクにより露出された各補助容量ラインの表
面から、接続ラインをゲート絶縁膜上へ延在させ、この
ゲート絶縁膜上で前記補助容量ラインを接続しているの
で、ゲート絶縁膜にコンタクトホールを形成しなくとも
達成できる。

【００４４】従って微細化が進む中、コンタクトホール
の数を減少できるので、コンタクトホールの形成不良、
コンタクト不良等を減少でき、歩留りを向上できる。

【図面の簡単な説明】

【図１】本発明にかかわる液晶表示装置の断面図である
。

【図２】本発明にかかわる液晶表示装置の断面図である
。

【図３】本発明にかかわる液晶表示装置の断面図である
。

【図４】本発明にかかわる液晶表示装置の断面図である
。

【図５】本発明にかかわる液晶表示装置の断面図である
。

【図６】本発明にかかわる液晶表示装置の断面図である
。

【図７】本発明にかかわる液晶表示装置の断面図である
。

【図８】本発明にかかわる液晶表示装置の断面図である
。

【図９】本発明にかかわる液晶表示装置の断面図である
。

【図１０】本発明にかかわる液晶表示装置の断面図であ
る。

【図１１】本発明にかかわる液晶表示装置の平面図であ
る。

【図１２】本発明にかかわる液晶表示装置の概略平面図
である。

【図１３】従来の液晶表示装置の概略平面図である。

【図１４】従来の液晶表示装置の断面図である。

【図１５】従来の液晶表示装置の断面図である。

【図１６】従来の液晶表示装置の断面図である。

【図１７】従来の液晶表示装置の断面図である。

【図１８】従来の液晶表示装置の断面図である。

【図１９】従来の液晶表示装置の断面図である。

【図２０】従来の液晶表示装置の断面図である。

【図２１】本発明にかかわる補助容量ラインの接続を示
す図である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　透明な絶縁性基板上に複数のゲートラ
   インおよび複数のドレインラインが形成され、この交点
   にスイッチング素子のＴＦＴと表示電極がマトリックス
   状に配置された液晶表示装置に於いて、前記絶縁性基板
   の周囲に形成されるゲート端子は、前記表示電極材料で
   成り、前記ＴＦＴのゲート絶縁膜に覆われず露出してい
   る前記ゲートラインの端部へ延在されていることを特徴
   とした液晶表示装置。
2. 【請求項２】　　前記ＴＦＴのドレイン電極およびこの
   ドレイン電極と一体のドレインラインは、前記表示電極
   材料を少なくとも一構成要素とすることを特徴とした請
   求項１記載の液晶表示装置。
3. 【請求項３】　　前記表示電極材料はスパッタリングに
   より形成されたＩＴＯより成ることを特徴とした請求項
   １または２記載の液晶表示装置。
4. 【請求項４】　　透明な絶縁性基板上に複数のゲートラ
   イン、複数のドレインラインおよび複数の補助容量ライ
   ンが形成され、前記ゲートラインと前記ドレインライン
   の交点にスイッチング素子のＴＦＴ、表示電極およびこ
   の表示電極下層の補助容量電極がマトリックス状に配置
   された液晶表示装置に於いて、前記補助容量電極と一体
   で成る前記複数の補助容量ラインは、前記ＴＦＴのゲー
   ト絶縁膜で覆われず露出している端部を有し、この端部
   上より前記ゲート絶縁膜へ延在され、このゲート絶縁膜
   上で前記複数の補助容量ラインが電気的に接続される接
   続ラインを有することを特徴とした液晶表示装置。
5. 【請求項５】　　前記接続ラインは、前記表示電極材料
   、前記ＴＦＴのソース電極材料またはドレイン電極材料
   より成ることを特徴とした請求項４記載の液晶表示装置
   。
6. 【請求項６】　　透明な絶縁性基板上に複数のゲートラ
   インおよび複数のドレインラインが形成され、この交点
   にスイッチング素子のＴＦＴと表示電極がマトリックス
   状に配置された液晶表示装置の製造方法に於いて、前記
   ＴＦＴのゲートと一体のゲートラインを形成した後、前
   記絶縁性基板の周囲に形成予定のゲート端子およびこの
   ゲートラインの端部をマスクで覆い、ゲート絶縁膜、ア
   モルファスシリコン活性層およびアモルファスシリコン
   ・コンタクト層を積層し、前記ＴＦＴに対応するアモル
   ファスシリコン・コンタクト層およびアモルファスシリ
   コン活性層をエッチングにより形成し、前記マスクによ
   り露出されているゲートラインの端部表面から前記形成
   予定のゲート端子までを、前記表示電極を形成する時に
   一緒に形成することを特徴とした液晶表示装置の製造方
   法。
7. 【請求項７】　　前記表示電極は、ＩＴＯをスパッタリ
   ングにより形成することを特徴とした請求項６記載の液
   晶表示装置の製造方法。