JPH04348055A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH04348055A JPH04348055A JP3038533A JP3853391A JPH04348055A JP H04348055 A JPH04348055 A JP H04348055A JP 3038533 A JP3038533 A JP 3038533A JP 3853391 A JP3853391 A JP 3853391A JP H04348055 A JPH04348055 A JP H04348055A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- cavity
- base substrate
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 86
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000008188 pellet Substances 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 7
- 229910001128 Sn alloy Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 238000005482 strain hardening Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005355 lead glass Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Micromachines (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体装置に関し、特
に、マイクロチップキャリア構造の半導体装置に適用し
て有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique that is effective when applied to a semiconductor device having a microchip carrier structure.
【０００２】0002
【従来の技術】マイクロチップキャリア構造の半導体装
置が使用されている。2. Description of the Related Art Semiconductor devices having a microchip carrier structure are used.
【０００３】前記半導体装置は、ベース基板の周囲に半
田接合材を介してキャップを接合してキャビティを構成
し、このキャビティ内に、半導体ペレットを気密封止す
ることにより構成されている。The semiconductor device is constructed by bonding a cap around a base substrate via a solder bonding material to form a cavity, and hermetically sealing a semiconductor pellet within the cavity.
【０００４】前記半導体ペレットとベース基板との間は
、半田電極（いわゆるバンプ電極）を介して実装されて
いる。[0004] The semiconductor pellet and the base substrate are mounted via solder electrodes (so-called bump electrodes).
【０００５】前記ベース基板とキャップとの接合は、半
田接合材をリフローさせることに行なわれている。この
リフロー工程は、前記半田電極の形成後に行なわれる。
従って、前記半田電極がこのリフロー工程で溶融しない
ようにする必要がある。そこで、前記半田接合材の融点
は、前記半田電極よりも低く構成されている。半田の融
点の制御は、例えば、前記半田電極及び前記半田接合材
を構成する鉛−錫（Ｐｂ−Ｓｎ）合金の錫の含有量を、
夫々、異なる量にすることにより行なわれている。例え
ば、前記半田電極を構成する鉛−錫合金の錫含有量は、
１乃至２％程度である。これに対して、前記半田接合材
を構成する鉛−錫合金の錫含有量は、例えば、３乃至４
％、または、これ以上である。[0005] The base substrate and the cap are bonded by reflowing a solder bonding material. This reflow process is performed after the solder electrodes are formed. Therefore, it is necessary to prevent the solder electrode from melting during this reflow process. Therefore, the melting point of the solder bonding material is configured to be lower than that of the solder electrode. The melting point of the solder can be controlled, for example, by controlling the tin content of the lead-tin (Pb-Sn) alloy that constitutes the solder electrode and the solder joint material.
This is done by using different amounts for each. For example, the tin content of the lead-tin alloy constituting the solder electrode is
It is about 1 to 2%. On the other hand, the tin content of the lead-tin alloy constituting the solder joint material is, for example, 3 to 4.
% or more.
【０００６】この種の半導体装置に関しては、例えば、
特開昭６３−３１０１３９号公報に記載されている。Regarding this type of semiconductor device, for example,
It is described in Japanese Patent Application Laid-Open No. 63-310139.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。[Problems to be Solved by the Invention] However, as a result of studying the above-mentioned prior art, the present inventor found the following problems.
【０００８】前記半田接合材を構成する鉛−錫合金の錫
含有量は、３乃至４％またはこれ以上であるため、前記
半田接合材のリフロー工程の後の冷却時には、鉛が先に
固まり出す。この際、固まった鉛が核となり、この核の
周囲に更に鉛が凝集し、鉛の結晶組織が形成される。更
に、冷却が進むと、錫が固まり出す。この際、錫及びま
だ固まっていない鉛は、前記鉛の結晶組織の周囲に共晶
を形成する。このように形成される鉛−錫合金は、前記
鉛の核を中心して結晶組織が形成されるため、図５（従
来技術の問題点を説明するための半田の結晶構造を示す
図）に示すように、各結晶組織１６間には、収縮孔１７
（いわゆる、ひけす）が形成されてしまうという問題が
ある。前記収縮孔１７同士が連がった場合には、前記キ
ャビティと半導体装置外部との間に、リークパス（連絡
経路）が形成されてしまい、半導体装置の信頼性が低下
するという問題があった。[0008] Since the tin content of the lead-tin alloy constituting the solder joint material is 3 to 4% or more, when the solder joint material is cooled after the reflow process, the lead solidifies first. . At this time, the solidified lead becomes a nucleus, and further lead aggregates around this nucleus, forming a lead crystal structure. Furthermore, as cooling progresses, tin begins to solidify. At this time, tin and unhardened lead form a eutectic around the lead crystal structure. The lead-tin alloy formed in this way has a crystalline structure centered around the lead nucleus, as shown in FIG. 5 (a diagram showing the crystalline structure of solder to explain the problems of the prior art). As shown, there are contraction holes 17 between each crystal structure 16.
There is a problem that a so-called "sink mark" is formed. When the contraction holes 17 are connected to each other, a leak path (communication path) is formed between the cavity and the outside of the semiconductor device, resulting in a problem that the reliability of the semiconductor device is reduced.
【０００９】前記収縮孔の発生を低減するためには、例
えば、錫の含有量を減らす方法があるが、前述したよう
に、前記半田電極よりも半田接合材の融点を低く構成す
る必要があるため、錫の含有量を減らすことはできない
ので、半導体装置の信頼性を向上することができないと
いう問題があった。[0009] In order to reduce the occurrence of the shrinkage pores, for example, there is a method of reducing the content of tin, but as described above, it is necessary to configure the solder joint material to have a lower melting point than the solder electrode. Therefore, since the tin content cannot be reduced, there is a problem that the reliability of the semiconductor device cannot be improved.
【００１０】本発明の目的は、マイクロチップキャリア
構造の半導体装置において、信頼性を向上することが可
能な技術を提供することにある。An object of the present invention is to provide a technique that can improve reliability in a semiconductor device having a microchip carrier structure.
【００１１】また、本発明の他の目的は、前記半導体装
置の製造方法において、信頼性を向上することが可能な
技術を提供することにある。Another object of the present invention is to provide a technique that can improve reliability in the method of manufacturing the semiconductor device.
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【００１３】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。[Means for Solving the Problems] Among the inventions disclosed in this application, a brief overview of typical inventions will be as follows.
It is as follows.
【００１４】（１）半田電極を介して半導体ペレットが
実装されたベース基板に、前記半田電極よりも融点が低
い半田接合材を介して、前記半導体ペレットを封止する
キャップが接合されるマイクロチップキャリア構造の半
導体装置において、前記ベース基板とキャップとを接合
する半田接合材が、前記ベース基板とキャップからなる
前記半導体ペレットを封止するキャビティ内側に比べて
、キャビティ外側の結晶組織が緻密に構成される。(1) A microchip in which a cap for sealing the semiconductor pellet is bonded to a base substrate on which a semiconductor pellet is mounted via a solder electrode via a solder bonding material whose melting point is lower than that of the solder electrode. In the carrier structure semiconductor device, the solder bonding material that joins the base substrate and the cap has a denser crystal structure on the outside of the cavity than on the inside of the cavity that seals the semiconductor pellet made of the base substrate and the cap. be done.
【００１５】（２）半田電極を介して半導体ペレットが
実装されたベース基板に、前記半田電極よりも融点が低
い半田接合材を介して、前記半導体ペレットを封止する
キャップが接合されるマイクロチップキャリア構造の半
導体装置の製造方法において、前記ベース基板に半田電
極を介して半導体ペレットを実装する工程と、前記半田
接合材をリフローさせてキャップをベース基板に接合す
る工程と、熱間又は冷間で、前記ベース基板とキャップ
からなる前記半導体ペレットを封止するキャビティ外側
の半田接合材の結晶組織を、キャビティ内側よりも緻密
化する工程を備える。(2) A microchip in which a cap for sealing the semiconductor pellet is bonded to a base substrate on which a semiconductor pellet is mounted via a solder electrode via a solder bonding material having a lower melting point than the solder electrode. In the method for manufacturing a semiconductor device having a carrier structure, a step of mounting a semiconductor pellet on the base substrate via a solder electrode, a step of reflowing the solder bonding material to bond the cap to the base substrate, and a step of hot or cold bonding. and a step of making the crystal structure of the solder joint material outside the cavity, which seals the semiconductor pellet made of the base substrate and the cap, more dense than that inside the cavity.
【００１６】[0016]
【作用】前述した手段（１）によれば、前記キャビティ
内側に比べて、キャビティ外側の半田接合材の結晶組織
が緻密に構成されることにより、キャビティ内側の半田
接合材に収縮孔が形成されてリークパスが形成された場
合にも、半田接合材の結晶組織が緻密な部分では収縮孔
は存在しないので、この結晶組織が緻密な部分でリーク
パスは切断される。つまり、キャビティ内部とキャビテ
ィ外部とを連絡するリークパスは形成されないので、キ
ャビティの気密性を保つことができる。これにより、半
導体装置の信頼性を向上することができる。[Operation] According to the above-mentioned means (1), shrinkage pores are formed in the solder joint material inside the cavity because the crystal structure of the solder joint material outside the cavity is more densely structured than that inside the cavity. Even if a leak path is formed, there are no shrinkage pores in the part where the solder joint material has a dense crystal structure, so the leak path is cut in the part where the crystal structure is dense. In other words, a leak path connecting the inside of the cavity and the outside of the cavity is not formed, so that the airtightness of the cavity can be maintained. Thereby, the reliability of the semiconductor device can be improved.
【００１７】前述した手段（２）によれば、半田接合材
のリフロー工程後の冷却工程で収縮孔が形成されてリー
クパスが形成された場合にも、半田接合材のキャビティ
外側の結晶組織を緻密化することにより、この結晶組織
を緻密化した部分の収縮孔は失くなるので、リークパス
は切断される。つまり、キャビティ内部とキャビティ外
部とを連絡するリークパスは形成されないので、キャビ
ティの気密性を保つことができる。これにより、半導体
装置の製造方法において、信頼性を向上することができ
る。According to the above-mentioned means (2), even if shrinkage holes are formed in the cooling process after the reflow process of the solder joint material and a leak path is formed, the crystal structure outside the cavity of the solder joint material can be made dense. As a result, the shrinkage pores in the portion where the crystal structure has become dense are lost, and the leak path is cut. In other words, a leak path connecting the inside of the cavity and the outside of the cavity is not formed, so that the airtightness of the cavity can be maintained. Thereby, reliability can be improved in the method of manufacturing a semiconductor device.
【００１８】[0018]
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。Embodiments Hereinafter, embodiments of the present invention will be explained in detail with reference to the drawings.
【００１９】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。In all the drawings for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
【００２０】本発明の実施例のマイクロチップキャリア
構造の半導体装置の構成を、図２（実施例の半導体装置
の断面図）を用いて説明する。The structure of a semiconductor device having a microchip carrier structure according to an embodiment of the present invention will be explained with reference to FIG. 2 (a cross-sectional view of a semiconductor device according to an embodiment).
【００２１】図２に示すように、前記半導体装置は、半
田電極３を介して、半導体ペレット１をベース基板５に
実装している。また、前記半導体ペレット１の外部端子
２は、前記半田電極３と電気的に接続されている。この
半田電極３は、例えば、鉛−錫合金で構成されている。
この半田電極３の錫の含有量は、例えば、１乃至２％程
度である。As shown in FIG. 2, the semiconductor device has a semiconductor pellet 1 mounted on a base substrate 5 via a solder electrode 3. As shown in FIG. Further, the external terminal 2 of the semiconductor pellet 1 is electrically connected to the solder electrode 3. This solder electrode 3 is made of, for example, a lead-tin alloy. The tin content of this solder electrode 3 is, for example, about 1 to 2%.
【００２２】前記ベース基板５の半導体ペレット１の実
装面には、外部端子６が設けられている。この外部端子
６は、前記半田電極３と電気的に接続されている。また
、このベース基板５の半導体ペレット１の実装面と対向
する面には、外部端子８が設けられている。この外部端
子８と前記外部端子６と間は、前記ベース基板５に設け
られた内部配線７によって電気的に接続されている。
前記外部端子８には、半田電極９が接続されている。External terminals 6 are provided on the surface of the base substrate 5 on which the semiconductor pellet 1 is mounted. This external terminal 6 is electrically connected to the solder electrode 3. Furthermore, external terminals 8 are provided on the surface of the base substrate 5 that faces the mounting surface of the semiconductor pellet 1. This external terminal 8 and the external terminal 6 are electrically connected by an internal wiring 7 provided on the base substrate 5. A solder electrode 9 is connected to the external terminal 8.
【００２３】前記半導体ペレット１の半田電極３が接続
される面と対向する面は、半田接合材１０を介して、キ
ャップ１１に接合されている。The surface of the semiconductor pellet 1 opposite to the surface to which the solder electrode 3 is connected is bonded to the cap 11 via a solder bonding material 10 .
【００２４】前記キャップ１１は、半田接合材１２を介
して、前記ベース基板５と接合されている。前記キャッ
プ１１及びベース基板５の夫々を、半田接合材１２を介
して接合することにより、キャビティ１４は構成されて
いる。このキャビティ１４内に、前記半導体ペレット１
は気密封止されている。The cap 11 is bonded to the base substrate 5 via a solder bonding material 12. The cavity 14 is constructed by bonding the cap 11 and the base substrate 5 with each other via a solder bonding material 12. In this cavity 14, the semiconductor pellet 1 is placed.
is hermetically sealed.
【００２５】前記半田接合材１２は、例えば、鉛−錫合
金で構成されている。この半田接合材１２の錫の含有量
は、例えば、３乃至４％またはこれ以上である。また、
この半田接合材１２のキャビティ１４外側（図２ではＡ
で示す）には、熱間または冷間加工が施されている。The solder joint material 12 is made of, for example, a lead-tin alloy. The tin content of this solder joint material 12 is, for example, 3 to 4% or more. Also,
The outside of the cavity 14 of this solder joint material 12 (A in FIG. 2)
) are subjected to hot or cold working.
【００２６】このように、構成されるマイクロチップキ
ャリア構造の半導体装置では、前記半田電極３、半田接
合材１０，１２、半田電極２０の順に、融点が低く構成
されている。これは、夫々の半田のリフロー工程が異な
るため、先に形成した半田が後のリフロー工程で溶融し
てしまうのを防止するためである。このために、前記半
田電極３、半田接合材１０，１２、半田電極２０の夫々
の順で、含有する錫の量は多くなっている。In the semiconductor device having the microchip carrier structure thus constructed, the melting points of the solder electrode 3, the solder bonding materials 10 and 12, and the solder electrode 20 are lower in this order. This is to prevent the previously formed solder from melting in the subsequent reflow process, since the reflow process for each solder is different. For this reason, the amount of tin contained increases in the order of the solder electrode 3, the solder joint materials 10 and 12, and the solder electrode 20.
【００２７】次に、前記半導体装置の要部の構成を、図
１（前記図２の要部を拡大して示す要部断面図）を用い
て説明する。なお、図１では、図を見易すくするために
、前記半田接合材１２には、斜線（ハッチング）を施し
ていない。Next, the structure of the main part of the semiconductor device will be explained with reference to FIG. 1 (an enlarged cross-sectional view of the main part of FIG. 2). Note that in FIG. 1, the solder joint material 12 is not hatched in order to make the diagram easier to read.
【００２８】図１に示すように、前記キャビティ１４外
側の半田接合材１２（図１ではＡで示す側）は、結晶組
織が緻密化されている。同図１では、この結晶組織が緻
密化された領域を、１２Ａで示す。この領域の半田の結
晶構造を、図３（熱間または冷間加工後の半田の結晶構
造を示す図）に示す。図３に示すように、この熱間また
は冷間加工が施された領域１２Ａの半田の結晶組織間に
は、収縮孔はほとんどないので、収縮孔によるリークパ
スは存在しない。従って、熱間または冷間加工が施され
ていない部分の半田接合材１２に収縮孔が形成されてリ
ークパス１３が形成されている場合にも、前記リークパ
ス１３は、前記結晶組織が緻密化された領域１２Ａによ
って切断される。つまり、キャビティ１４の内側と外側
との間は、連絡されないので、キャビティ１４の気密性
を確保することができる。これにより、半導体装置の信
頼性を向上することができる。As shown in FIG. 1, the solder joint material 12 outside the cavity 14 (the side indicated by A in FIG. 1) has a dense crystal structure. In FIG. 1, the region where the crystal structure is densified is indicated by 12A. The crystal structure of the solder in this region is shown in FIG. 3 (a diagram showing the crystal structure of the solder after hot or cold working). As shown in FIG. 3, there are almost no shrinkage holes between the crystal structures of the solder in the hot or cold worked region 12A, so there is no leakage path due to the shrinkage holes. Therefore, even if shrinkage holes are formed in the solder joint material 12 in a portion that has not been subjected to hot or cold working and a leak path 13 is formed, the leak path 13 is formed by densifying the crystal structure. It is cut by region 12A. That is, since there is no communication between the inside and outside of the cavity 14, the airtightness of the cavity 14 can be ensured. Thereby, the reliability of the semiconductor device can be improved.
【００２９】次に、前記半導体装置の製造方法を説明す
る。Next, a method for manufacturing the semiconductor device will be explained.
【００３０】まず、半導体ペレット１の外部端子２とベ
ース基板５の外部端子６との間を、半田電極３をリフロ
ーすることにより電気的に接続する。この工程により、
前記半導体ペレット１は、ベース基板５に実装される。First, the external terminal 2 of the semiconductor pellet 1 and the external terminal 6 of the base substrate 5 are electrically connected by reflowing the solder electrode 3. Through this process,
The semiconductor pellet 1 is mounted on a base substrate 5.
【００３１】次に、半田接合材１０をリフローすること
により半導体ペレット１とキャップ１０を接合すると共
に、半田接合材１２をリフローすることにより、キャッ
プ１１とベース基板５を接合する。この工程により、キ
ャビティ１４が形成される。Next, the semiconductor pellet 1 and the cap 10 are bonded by reflowing the solder bonding material 10, and the cap 11 and the base substrate 5 are bonded by reflowing the solder bonding material 12. Through this step, the cavity 14 is formed.
【００３２】次に、図４（製造工程の一部を示す要部断
面図）に示すように、加圧治具２０を同図４の矢印Ｂ側
から、前記半田接合材１２に押し付ける。熱間加工の場
合には、この治具２０は、前記半田接合材１２の融点以
下の温度に加熱される。また、冷間加工の場合には、特
に、この加圧治具２０を、加熱する必要はない。この工
程により、前記図１及び図３に示すように、結晶組織１
６が緻密化された領域１２Ａが、キャビティ１４外側の
半田接合材１２に形成される。従って、この工程を行な
うことにより、半田接合材１２のリフロー工程後の冷却
工程で、前記図１に示すように、前記半田接合材１２に
収縮孔が形成されてリークパス１３が形成された場合に
も、この結晶組織１６を緻密化した部分１２Ａの収縮孔
はなくなるので、リークパス１３は切断される。つまり
、キャビティ１４の内側と外側との間を連絡するリーク
パス形成されないので、キャビティ１４の気密性を確保
することができる。これにより、半導体装置の製造方法
において、信頼性を向上することができる。Next, as shown in FIG. 4 (a sectional view of a main part showing a part of the manufacturing process), a pressing jig 20 is pressed against the solder joint material 12 from the side of arrow B in FIG. In the case of hot working, this jig 20 is heated to a temperature below the melting point of the solder joint material 12. Furthermore, in the case of cold working, there is no particular need to heat this pressing jig 20. Through this step, as shown in FIGS. 1 and 3, the crystal structure 1
A region 12A in which 6 is densified is formed in the solder joint material 12 outside the cavity 14. Therefore, by performing this step, when a shrinkage hole is formed in the solder joint material 12 and a leak path 13 is formed in the solder joint material 12 during the cooling process after the reflow process, as shown in FIG. Also, since the shrinkage pores in the portion 12A where the crystal structure 16 is made dense are eliminated, the leak path 13 is cut. That is, since a leak path communicating between the inside and outside of the cavity 14 is not formed, the airtightness of the cavity 14 can be ensured. Thereby, reliability can be improved in the method of manufacturing a semiconductor device.
【００３３】この後、半田電極１５を形成することによ
り、本実施例の半導体装置は完成する。Thereafter, by forming the solder electrodes 15, the semiconductor device of this embodiment is completed.
【００３４】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。Although the present invention has been specifically explained above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples and can be modified in various ways without departing from the gist thereof. .
【００３５】[0035]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。Effects of the Invention A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
【００３６】マイクロチップキャリア構造の半導体装置
において、信頼性を向上することができる。[0036] Reliability can be improved in a semiconductor device having a microchip carrier structure.
【００３７】マイクロチップキャリア構造の半導体装置
の製造方法において、信頼性を向上することができる。In the method for manufacturing a semiconductor device having a microchip carrier structure, reliability can be improved.
【図１】本発明の実施例の半導体装置の要部断面図。FIG. 1 is a sectional view of a main part of a semiconductor device according to an embodiment of the present invention.
【図２】前記半導体装置の断面図。FIG. 2 is a cross-sectional view of the semiconductor device.
【図３】熱間または冷間加工を施した後の半田の結晶組
織を示す図。FIG. 3 is a diagram showing the crystal structure of solder after hot or cold working.
【図４】前記半導体装置の製造工程の一部を示す要部断
面図。FIG. 4 is a cross-sectional view of a main part showing a part of the manufacturing process of the semiconductor device.
【図５】従来技術の問題点を説明するための半田の結晶
組織を示す図。FIG. 5 is a diagram showing the crystal structure of solder to explain problems in the conventional technology.
【符号の説明】 １ 半導体ペレット ３ 半田電極 ５ ベース基板 １１ キャップ １２ 半田接合材 １２Ａ 緻密化された半田接合材 １３ リークパス １４ キャビティ[Explanation of symbols] 1 Semiconductor pellet 3 Solder electrode 5 Base board 11 Cap 12 Solder joint material 12A Densified solder joint material 13 Leak pass 14 Cavity
Claims (2)
装されたベース基板に、前記半田電極よりも融点が低い
半田接合材を介して、前記半導体ペレットを封止するキ
ャップが接合されるマイクロチップキャリア構造の半導
体装置において、前記ベース基板とキャップとを接合す
る半田接合材が、前記ベース基板とキャップからなる半
導体ペレットを封止するキャビティ内側に比べて、キャ
ビティ外側の結晶組織が緻密に構成されることを特徴と
する半導体装置。1. A microchip carrier in which a cap for sealing the semiconductor pellet is bonded to a base substrate on which a semiconductor pellet is mounted via a solder electrode via a solder bonding material having a lower melting point than the solder electrode. In the semiconductor device according to the present invention, the solder bonding material that joins the base substrate and the cap has a denser crystal structure on the outside of the cavity than on the inside of the cavity that seals the semiconductor pellet made of the base substrate and the cap. A semiconductor device characterized by:
装されたベース基板に、前記半田電極よりも融点が低い
半田接合材を介して、前記半導体ペレットを封止するキ
ャップが接合されるマイクロチップキャリア構造の半導
体装置の製造方法において、前記ベース基板に半田電極
を介して半導体ペレットを実装する工程と、前記半田接
合材をリフローさせてキャップをベース基板に接合する
工程と、熱間又は冷間で、前記ベース基板とキャップか
らなる半導体ペレットを封止するキャビティ外側の半田
接合材の結晶組織を、キャビティ内側よりも緻密化する
工程を備えたことを特徴とする半導体装置の製造方法。2. A microchip carrier in which a cap for sealing the semiconductor pellet is bonded to a base substrate on which a semiconductor pellet is mounted via a solder electrode via a solder bonding material having a lower melting point than the solder electrode. In the method for manufacturing a semiconductor device having a structure, a step of mounting a semiconductor pellet on the base substrate via a solder electrode, a step of reflowing the solder bonding material to bond the cap to the base substrate, and a step of hot or cold bonding. A method for manufacturing a semiconductor device, comprising the step of making the crystal structure of the solder bonding material outside the cavity, which seals the semiconductor pellet made of the base substrate and the cap, more dense than that inside the cavity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038533A JPH04348055A (en) | 1991-03-05 | 1991-03-05 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038533A JPH04348055A (en) | 1991-03-05 | 1991-03-05 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348055A true JPH04348055A (en) | 1992-12-03 |
Family
ID=12527919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038533A Pending JPH04348055A (en) | 1991-03-05 | 1991-03-05 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348055A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199507A (en) * | 2009-02-27 | 2010-09-09 | Fujitsu Ltd | Packaged device and producing method of packaged device |
-
1991
- 1991-03-05 JP JP3038533A patent/JPH04348055A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199507A (en) * | 2009-02-27 | 2010-09-09 | Fujitsu Ltd | Packaged device and producing method of packaged device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100446290B1 (en) | Semiconductor package having dam and fabricating method the same | |
| JPH09237806A (en) | Semiconductor device and its manufacture, and packaging structure using the semiconductor device and its manufacture | |
| JP2000031204A (en) | Manufacture of semiconductor package | |
| JP3509507B2 (en) | Mounting structure and mounting method of electronic component with bump | |
| US5314842A (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JP3232872B2 (en) | Solder bump formation method | |
| JP2001110845A (en) | Flip-chip packaging structure | |
| JP2003142523A (en) | Electronic component and method for manufacturing the same | |
| JPH04348055A (en) | Semiconductor device and its manufacture | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JPH0697349A (en) | Resin sealed semiconductor device and production thereof | |
| JPH10247706A (en) | Ball grid array package | |
| KR100237912B1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JPH07273146A (en) | Mounting method for semiconductor device | |
| JP3417281B2 (en) | How to mount electronic components with bumps | |
| JPH03181153A (en) | Semiconductor integrated circuit device | |
| US20230017846A1 (en) | Package structure and method for fabricating same | |
| JPH03108361A (en) | Semiconductor integrated circuit device | |
| JP2003007904A (en) | Semiconductor device | |
| JPH03142860A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS62205635A (en) | Manufacture of hybrid integrated circuit | |
| JP3337526B2 (en) | Structure of package type semiconductor parts | |
| JPH08274209A (en) | Chip carrier and its manufacture | |
| JPH09153514A (en) | Semiconductor unit and semiconductor element packaging method | |
| JPH06232208A (en) | Method for sealing semiconductor device, and sealing structure |