JPH04343387A - アクティブ マトリックス液晶ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばライトペンによ
っても情報を入力させることのできる光学的な検出手段
を含む情報表示用のマトリックスディスプレイ装置に関
するものである。特に本発明は、各画素が液晶ディスプ
レイ素子及び関連するスイッチング手段を具えている画
素アレイを有しているディスプレイパネルと、前記画素
に接続した行及び列アドレス導線の組と、画素を駆動さ
せるために前記導線組に駆動信号を供給する駆動手段と
を具え、前記ディスプレイパネルがアクティブ　　アド
レスされる検出素子のアレイも具え、これらの各検出素
子が光電素子及びスイッチングデバイスを具えているア
クティブ　　マトリックス液晶ディスプレイ装置に関す
るものである。

【０００２】

【従来の技術】上述した種類のディスプレイ装置の例は
米国特許明細書第４．３４５．２４８　号に開示されて
おり、これには例えばライトペンで書くことによってデ
ータを入力させることのできるコンピュータシステム用
の出力／入力インターフェースとしての代表的な利用法
も記載されている。

【０００３】

【発明が解決しようとする課題】これらの従来例におけ
るディスプレイ装置は、行及び列アドレス導線の組にそ
れぞれ薄膜トランジスタ（ＴＦＴ）を介して接続される
行列アレイのディスプレイ素子を有してい慣例の形態の
アクティブ　　マトリックス液晶ディスプレイパネルで
構成されている。ディスプレイ素子は、通常の形態では
選択（ゲート）信号を各行導線に順次供給して、その行
に関連する画素のＴＦＴをターン・オンさせ、これによ
り列導線に存在するデータ信号を上記行の各ディスプレ
イ素子の電極に転送して要求される表示効果を発生させ
るように駆動される。ホトダイオード及びＴＦＴを具え
ている検出素子は各画素に設けられる。画素のＴＦＴ、
ディスプレイ素子の電極、検出素子のＴＦＴ、光電素子
及び行−列アドレス導線は全てディスプレイパネルの共
通の基板上に形成される。検出素子は画素と同じように
作動し、各検出素子行のＴＦＴにはゲート信号が順次供
給されて、これらのＴＦＴをターン・オンさせ、且つ検
出素子行の光電素子を検出回路に接続するようにする。 検出回路はライトペンからの照明による光電素子のコン
ダクタンスの増加に応答する。従って、入力を検出すべ
き場合には、検出素子の照明と、関連する検出素子のＴ
ＦＴのゲーティングとを一致させる必要がある。ディス
プレイ装置は表示と検出機能とが別々のフレーム期間に
て行われるように作動する。基本のフレームインターバ
ルは表示フレームインターバルと、それに続く光検出フ
レームインターバルとに分けられ、表示フレームインタ
ーバルの期間中には全ての画素行が表示情報でアドレス
され、光検出フレームインターバルの期間中には検出素
子行の状態が検出される。従って、いずれかの検出素子
の連続アドレッシング間には或る程度の時間遅れがある
。 或る特定の検出素子にライトペンが位置していることは
、検出素子がアドレスされる時にライトペンがその検出
素子にある場合にしか検出することができないため、ラ
イトペンが速く動く場合には数点の動きしか検出するこ
とができない。さらに、ディスプレイ装置は表示フレー
ムインターバル及び検出フレームインターバルを交互に
及び時間的に分けて用いることにより作動させるため、
ディスプレイ装置に対する駆動回路が複雑となり、又表
示出力の品質も同様に損われることになる。上記従来例
における表示及び検出機能は、ディスプレイ素子の行及
び列アドレス導線とは別個に、検出素子専用の別の行及
び列導線組を用いて同時に行なって、表示及び検出素子
を互いに独立してアドレスするようにすることもできる
。しかし、この場合には必要とされるアドレス導線の数
が増えるために製造が複雑となり、生産に問題をまねく
ことになる。

【０００４】本発明の目的は、入力機能を有しているデ
ィスプレイ装置を改善することにある。特に本発明の目
的は、ライトペンの如き移動入力手段からの入力点を正
確に検出することができると共に確実に入力することの
できるディスプレイ装置を提供することにある。さらに
本発明の目的は、構成が簡単で、容易に製造でき、しか
も大量生産し得る入力機能付きの改良ディスプレイ装置
を提供することにある。

【０００５】

【課題を解決するための手段】本発明は冒頭にて述べた
種類のアクティブ　　マトリックス液晶ディスプレイ装
置において、前記各検出素子が前記スイッチングデバイ
スに接続した電荷蓄積手段を含み、前記スイッチングデ
バイスが前記行及び列アドレス導線に供給される駆動信
号により作動して、前記電荷蓄積手段を充電するように
作動可能とし、前記各検出素子の光電素子を、この光電
素子が照射されるのに応答して前記電荷蓄積手段を放電
するように構成し、且つ前記検出素子の前記電荷蓄積手
段の充電状態を周期的に検出するために前記検出素子に
検出手段を接続したことを特徴とする。

【０００６】このような装置の場合、各検出素子は実際
上その電荷蓄積手段による検出メモリ機能を有している
。検出素子の状態は、例えばライトペンによる照射時に
検出素子のスイッチングデバイスが駆動信号により作動
して、この検出素子の電荷蓄積手段を充電するように変
化する。従って、検出素子の状態変化はライトペンによ
る照射後に検出することができる。これがため、斯かる
検出素子の状態変化の検出は検出素子の同時照射に依存
せず、その検出は多少早い時間に照射された検出素子を
測定する検出期間に行なうことができる。従って、ライ
トペンを速く動かすために照射された検出素子が検出さ
れなくなるようなことはなくなる。表示目的用に行及び
列アドレス導線に供給する駆動信号を検出素子を駆動さ
せるのにも用いるように構成することにより、必要とさ
れる回路をかなり簡単にすることができる。

【０００７】本発明の好適例では、表示データ信号を列
アドレス導線に供給し、且つ選択信号を各行アドレス導
線に順次供給して、行アドレス導線に関連する画素のス
インチング手段を作動させて、データ信号が各ディスプ
レイ素子に供給されるように前記駆動手段を配置する。 同様に各検出素子行のスイッチングデバイスは、関連す
る行アドレス導線に供給される選択信号により作動して
、検出素子の電荷蓄積手段を関連する列アドレス導線に
存在する表示データ信号に従って充電するのが好適であ
る。

【０００８】各検出素子の電荷蓄積手段は、該検出素子
のスイッチングデバイスと、該スイッチングデバイスに
関連する行アドレス導線に隣接する行アドレス導線とし
得る基準電位又は１行の全ての検出素子に共通の補助の
行導線を具えている所定の電位源との間に接続するキャ
パシタで構成するのが好適である。電荷蓄積手段は光電
素子とは別個に形成したキャパシタとするか、又は光電
素子の自己キャパシタンスで構成することもできる。

【０００９】検出手段は表示フィールドの期間中検出素
子の状態を測定すべく構成するのが好適である。検出手
段は駆動信号が行アドレス導線に供給される度毎にこの
行アドレス導線に関連する検出素子行の状態を測定すべ
く作動させることができる。このために、各行アドレス
導線に駆動手段により供給される行選択信号の持続時間
によって決まる各行アドレス期間を検出インターバルと
駆動インターバルとに分け、検出インターバル中には行
アドレス導線に関連する検出素子の状態を検出し、検出
インターバルに続く駆動インターバル中には関連する画
素行に対するデータ信号を列アドレス導線に供給するよ
うにする。従って、検出素子は画素の駆動に対応する速
度で駆動させることができ、即ち各検出素子は画素の表
示フィールド期間当り一度駆動される。同様に、検出素
子の状態は同じ速度で、即ち各表示フィールド期間毎に
一度検出される。駆動と検出との間のインターバルはほ
ぼ１フィールド期間である。これがため、ディスプレイ
装置の表示及び検出機能は各連続フィールド期間に一度
アドレスされる各画素及び各検出素子と共に行なうこと
ができる。

【００１０】検出手段は検出素子の蓄積手段に供給され
る所定電位に応答してこの電荷蓄積手段の充電特性を測
定することにより検出素子の電荷蓄積手段の充電状態を
検出すべく構成するのが好適である。このようにすれば
、照射される検出素子を簡単且つ好都合な方法にて検出
することができる。

【００１１】

【実施例】以下図面を参照して本発明を実施例につき説
明するが、図面は概略的に示したものであって、実寸図
示したものでなく、特に或る部分の寸法は拡大して示し
てあり、他の部分の寸法は縮小して示してある。また、
図面を通して同一部分、或いは同様な部分を示すものに
は同じ参照番号を付してある。図１を参照するに、ここ
に示す本発明によるディスプレイ装置はアクティブマト
リックス　　アドレスされる液晶ディスプレイ装置であ
り、これは各行にｎ個の画素（１からｎまで）を水平方
向に配置したｍ本の行（１からｍまで）から成る個別的
に作動し得る画素の行列アレイを有するディスプレイパ
ネル１０を具えている。１２にて示す各画素は、ｍ本の
行アドレス導線１４の組と、ｎ本の列アドレス導線１６
の組とが交差している各交点に位置付けられる。図１で
は便宜上図面の明瞭化のために数個の画素を示してある
だけである。実際にはマトリックスアレイ（ｍ×ｎ）に
おける画素総数は数１０万個とすることができる。この
ようなディスプレイ装置はデータグラフィックディスプ
レイ又は画像ディスプレイを形成するのに好適である。

【００１２】ディスプレイパネル１０は検出素子１８の
マトリックスアレイも具えており、これらの各検出素子
は第１画素列を除く各画素１２に隣接して位置付けられ
、高解像度の検出能力を与える。画素と検出素子との代
表的な組合わせ回路を図２に示してある。各画素１２は
液晶ディスプレイ素子２１と接続した薄膜電界効果トラ
ンジスタＴＦＴ２０の形態のスイッチングデバイスを具
えている。なお、図面ではディスプレイ素子のインピー
ダンスをキャパシタによって示してある。１行における
画素の全ＴＦＴ　２０のゲートをそれぞれ１本の行アド
レス導線１４に接続する。１列における画素の全ＴＦＴ
　２０のソースをそれぞれ１本の列アドレス導線１６に
接続する。ＴＦＴ　２０のドレイン端子は、これらのＴ
ＦＴが関連するディスプレイ素子２１の第１電極２２に
接続する。ＴＦＴ　スイッチを用いるマトリックス液晶
ディスプレイ装置にて標準的に行われているように、行
及び列アドレス導線１４及び１６の組、ＴＦＴ　２０及
びディスプレイ素子の第１電極２２は全て絶縁材料、例
えばガラス製の透明支持プレートの上に載せる。ディス
プレイパネル１０はこの透明支持プレートに対して離間
して平行に配置した第２の透明支持プレートも具えてお
り、この第２プレートは全てのディスプレイ素子に共通
の電極２３を構成する連続した透明導電層を支持する。 上記２つのプレート間にねじれネマチック液晶材料を入
れて、両プレートの周囲を互いに封止する。従って、各
液晶ディスプレイ素子は関連するＴＦＴに接続した第１
電極２２と、共通電極２３の対向部分と、これら電極間
の液晶材料とで構成される。前記対向しているプレート
の内部には配向層を、外部には偏光層を通常の方法で設
ける。

【００１３】各検出素子１８は　ＴＦＴ２４の形態のス
イッチングデバイスを具えている。画素のＴＦＴ２０　
と同様に、同じ行における検出素子の全　ＴＦＴ２４の
ゲートをそれぞれ１本の行アドレス導線１４に接続し、
且つ同じ列における検出素子の全　ＴＦＴ２４のソース
をそれぞれ１本の列アドレス導線１６に接続する。検出
素子の　ＴＦＴ２４のドレインはキャパシタ形態の電荷
蓄積デバイス２５の片側に接続する。キャパシタの反対
側は隣りの画素／検出素子行に関連する隣りの行アドレ
ス導線１４に接続する。検出素子のキャパシタは、隣接
する行アドレス導線に対して平行に行方向に，　しかも
隣接する行アドレス導線との間に延在し、且つ１行にお
ける全検出素子のキャパシタに共通の専用補助行導線に
接続することもできる。このようにすれば、キャパシタ
の補助行導線接続側に供給する電位を一層容易に制御す
ることができるが、この場合には行アドレス導線以外に
検出素子の行数に相当する数の斯様な補助行導線を設け
る必要がある。さらに他の構成として、ＴＦＴ２４のの
ソースは、図示のように隣接する列導線でなく、　ＴＦ
Ｔ２０と同じ列アドレス導線１６に接続することもでき
る。

【００１４】検出素子１８は　ＴＦＴ２４のドレインと
、隣りの行アドレス導線１４　（又は使用する場合の補
助の行導線）　との間のキャパシタ２５の両端間に接続
した光電素子２６も具えている。本例では光電素子２６
を光導電セルで構成する。光電素子は、照射されるのに
応答してコンダクタンスが高くなる光導電デバイスとす
ることもできる。検出素子には図３に示すように、例え
ばピン、ニップ、ショットキー等のホトダイオードのよ
うな別の形態の光電素子を用い、且つ前述した補助導線
を用いることもできる。このような光電素子はいずれも
薄膜法を用いて製造することができる。各光電素子２６
は　ＴＦＴで構成し、このＴＦＴ　のソースを隣りの行
導線又は補助行導線に接続し、ゲートをドレインに接続
し、ドレインも　ＴＦＴ２４とキャパシタ２５との接続
点に接続することができる。

【００１５】検出素子アレイにおける全ての検出素子の
構成部品２４，　２５及び２６並びにそれらの相互接続
線は、ＴＦＴ２０　，　ディスプレイ素子２１の第１電
極２２及び行と列アドレス導線の組と同じ支持プレート
上に設ける。図２に示した検出素子及び画素の構成部品
を組合わせたレイアウトの概要を図４に平面図にて示し
てあり、ここには支持プレートを３０にて示してある。 なお、これら構成部分は他の多くの構成とし得ることは
明らかである。

【００１６】画素アレイと検出素子アレイ及び行と列ア
ドレス導線の組はアクティブ　　マトリックス液晶ディ
スプレイ装置の製造に通常用いられている技法により支
持プレート上に製造する。例えば、重畳薄膜層の堆積及
び画成処理を伴なう上記技法はよく行われており、文献
にも広く報告されているため、斯様な製造技法について
の詳細な説明は省略する。なお、適当な製造方法の例は
前述した米国特許明細書第４，３４５，２４８　号に開
示されている。

【００１７】図示の特定実施例における　ＴＦＴ２０及
び２４は水素化アモルファスシリコン　ＴＦＴで構成し
、光導電セル２６はアモルファスシリコン材料で構成す
る。ディスプレイ素子の電極は　ＩＴＯで構成し、行及
び列導線とキャパシタ２５のプレートは金属、例えばア
ルミニウム又はクロムで構成する。上述した材料以外の
ものを使用することもできることは当業者に明らかであ
る。

【００１８】再び図１を参照するに、行アドレス導線１
４の各一端部はディジタルシフトレジスタを具えている
行駆動回路３４に接続する。この回路３４の動作は、タ
イミング兼制御回路３５により供給されて行導線１４を
時間ベースで行毎に逐次アドレスするタイミング信号に
より制御される。行駆動回路３４は選択ゲート信号を各
行アドレス導線１４に順次供給し、且つ連続する選択信
号間のインターバルで各導線１４を基準電位レベルに保
持する。列アドレス導線の各一端は列駆動回路３６に接
続する。この列駆動回路３６はシフトレジスタにより作
動して直−並列変換するサンプル−ホールド回路を具え
ており、列駆動回路３６にはタイミング兼制御回路３５
から直列形態のデータを供給する。１行における各画素
に対するデータ信号は列駆動回路３６により列アドレス
導線１６に供給され、この場合、各行の画素に対するデ
ータ信号は行アドレス導線１４に供給される選択信号と
同期して列アドレス導線に順次供給される。回路３４と
３５及び画素を駆動させる方法は慣例の実施に従うもの
であるため、ここでは詳細な説明は省略する。回路３６
は後に説明する変更を除けば慣例のものに似ている。要
するに、１行における画素の　ＴＦＴ２０は、これらの
画素に関連する行アドレス導線に選択信号が供給される
ことによりターン・オンし、この際列アドレス導線１６
に存在するデータ信号が上記行の各ディスプレイ素子２
１に転送される。ディスプレイ素子を通る光の透過度は
供給されるデータ信号のレベルに従って変調される。行
アドレス導線の選択信号がなくなると、ＴＦＴ２０　が
ターン・オンし、これにより関連するディスプレイ素子
２１が列アドレス導線１６から分離されるため、ディス
プレイ素子は、これらがアドレスされる次の時間まで、
即ち次のフィールド期間にアドレスされるまで駆動され
たままの状態に留まる。各ディスプレイ素子は或る範囲
の表示効果、即ちグレースケールを発生することができ
る。変形例として、データ信号はディスプレイ素子から
明と暗の２レベルの表示出力を発生する２進信号とする
ことができる。この場合には、列駆動回路はディジタル
回路、例えばラッチ出力を有するシフトレジスタ回路を
具えている簡単なものとすることができる。

【００１９】液晶材料の劣化を防ぐために、ディスプレ
イ素子に供給される駆動電圧の極性は従来の実施になら
って例えば各フィールド後に周期的に反転させる。後に
明らかにする理由のために、反転する列導線のデータ信
号の一部はディスプレイ素子の共通電極２３に供給して
、列導線１６に与えるデータ信号電圧の範囲を最小とす
るのが好適である。

【００２０】列アドレス導線１６の他端部は検出回路４
０に接続する。この検出回路４０は各列導線に対して１
個づつの一組のセンス増幅器５０を具えており、これら
増幅器の機能は検出素子１８の状態、即ちこれらの検出
素子が例えば図１に４１にて示すライトペンにより照射
されたか、否かに従って検出素子の状態を示す出力を発
生させることにある。キャパシタ２５の充電状態、例え
ばキャパシタ２５に蓄積される電荷のレベルは関連する
光電素子２６が照射されたか、否かに依存する。検出回
路４０はキャパシタ２５を周期的にアドレスしてそれら
の充電状態を検出し、その状態に従ってキャパシタが連
続アドレッシング間のインターバル内で照射されたか、
否かを示す出力を発生する。ライトペン４１は作動時に
絶えず光を放つ光源とし、これをディスプレイパネルの
上で動かすことにより、このライトペンの走行路の下に
位置する検出素子を照射することができる。このように
して照射された検出素子の検出　（これはライトペンの
移動パターンを表わしている）　によってデータ又は情
報をディスプレイ装置に書込むことができる。ライトペ
ンは検出素子の光電素子２６が応答する波長の狭くて強
い光ビームを放つ。高解像度の入力が所望される場合に
は、ビームの寸法を十分に狭くして、常にアレイの１個
の検出素子のみが照射されるようにすべきである。ビー
ムは常に１個の検出素子が照射されるようにな十分な大
きさとする必要もある。ビームの理想的な大きさは、そ
の直径が画素／検出素子領域の対角線の長さにほぼ等し
くなる大きさである。

【００２１】書込まれた検出素子からの信号と未書込み
検出素子からの信号との区別を改善するために、光電素
子２６はライトペンの出力が集中されるスペクトル領域
内で最高となる波長依存光電感度を呈するように形成す
ることができる。この場合のライトペンは　ＬＥＤの如
き狭帯域のエミッタで構成することができる。

【００２２】作動時に行及び列アドレス導線に供給され
る信号波長の例を図５に示してあり、ここにＶＲ　及び
ＶＣ　はそれぞれ行電圧波形及び列電圧波形である。行
選択信号は持続時間がＴｒ　で、大きさがＶｇ　のパル
スで構成される。フィールド期間ＴＦ　（ここにＴＦ　
は　ｍ・Ｔｒ　にほぼ等しくすることができる）　の残
りの期間中には行導線は一定の基準レベルＶＯ　に保持
される。

【００２３】画素用のデータ信号をＶｄ　にて示してあ
り、このデータ信号がとり得る値の範囲は所望される表
示効果に従うものであり、このデータ信号は選択信号の
持続期間の一部に過ぎないＴ２　で示す期間に列駆動回
路３６によって列導線１６に供給される。列駆動回路は
、列導線に供給されて、この列導線に関連する画素列に
おける各画素に向けられる連続するデータ信号間のイン
ターバル中には列導線に高インピーダンスを与え、これ
らのインターバル中に検出回路４０によりＶｘ　にて示
す一定の所定電位が列導線に供給されるように変更する
。従って、行アドレス導線１４に対する行選択期間Ｔｒ
　の第１部分Ｔ１　の期間中には列駆動回路が高インピ
ーダンス状態に切り換わり、又行選択期間の後の部分Ｔ
Ｘ　の期間中にはデータ信号Ｖｄ　が列導線１６に供給
される。従って、これらの行及び列導線に関連する画素
１２のディスプレイ素子２１は次式にて表わされる電圧
ＶＬＣに充電される。 ＶＬＣ＝Ｖｄ　−Ｖｅ　 ここに、Ｖｅ　は全てのディスプレイ素子に共通の電極
２３における電圧である。

【００２４】行導線１４に供給される選択信号パルスＶ
ｇ　は、この行導線に関連する検出素子１８の行の　Ｔ
ＦＴ２４もターン・オンさせる。従って、Ｔ２　の期間
中に検出素子行のキャパシタ２５は、それらの各列導線
に存在する電圧に従う電圧値に充電され、各キャパシタ
２５は次式にて表わされるレベルＶＳ　に充電される。 ＶＳ　＝Ｖｄ　−ＶＯ　 なお、キャパシタ２５の反対側は次の行アドレス導線に
接続され、この時点にはこの行アドレス導線は基準レベ
ルＶＯ　に保持されている。列電圧Ｖｄ　は変化し得る
ため、表示要求に応じて電圧ＶＳ　も変えることができ
る。平均データ信号電圧（Ｖｄ　）がＶｍ　で、データ
信号がとり得る電圧範囲を２Ｖｍ　とすれば、ＶＳ　の
範囲は（Ｖｍ　＋Ｖｎ　−ＶＯ　）〜（Ｖｍ−Ｖｎ　−
ＶＯ　）とすることができる。

【００２５】行選択信号（Ｖｇ　）がなくなると、行導
線１４に接続されている　ＴＦＴ２４は　ＴＦＴ２０と
同様にターン・オフし、これによりキャパシタ２５を分
離し、この状態は検出素子行が次のフィールド期間にて
再びアドレスされるまで継続する。１行における検出素
子の連続アドレッシング間のインターバルは１フィール
ド期間に相当し、この期間中には関連する光電素子の光
導電度によってキャパシタ２５を大き目又はち小さ目に
放電させることができる。

【００２６】行導線１４に供給される次の行選択パルス
信号の開始時、即ち期間Ｔ１　の開始時に列駆動回路が
高インピーダンス状態にあると、この行の画素及び検出
素子のＴＦＴ２０　及び２４は再びターン・オンする。 この時間における列導線１６の電圧は検出回路４０によ
りＶＸ　に設定され、且つキャパシタ２５及びディスプ
レイ素子２１を列電圧ＶＸ　に充電するのに必要とされ
る充電電流が検出回路４０を経て流れ、ここでその充電
電圧が検出される。検出素子１８の光電素子２６の感度
は、光電素子が以前のフィールド期間に周囲光しか受け
なかった場合に、通常の周囲の照明の下ではコンデンサ
２５が目立った放電をせず、従ってこの期間中には充電
電流が殆ど流れないように選定する。前の行アドレス期
間の後の部分Ｔ２　の期間中にキャパシタ２５は関連す
る列導線１６におけるデータ信号電圧Ｖｄ　がとり得る
電圧範囲内のいずれかの電圧に充電されていることがあ
るため、通常は或る程度の充電電流があり、この場合に
キャパシタ２５間の電圧はＶＸ　−ＶＯ　にリセットさ
れる。キャパシタ２５に流れる最大電荷量の範囲はＣ（
ＶＸ　−Ｖｍ　−Ｖｎ　）＋ｄＱ〜Ｃ（ＶＸ　−Ｖｍ　
＋Ｖｎ　）＋ｄＱであり、ここにｄＱは光電素子２６に
入射する周囲光によって生ずる漏れ電流に取って代える
のに必要とされる電荷であり、Ｃはキャパシタンスであ
る。

【００２７】先のフィールド期間中に検出素子１８がラ
イトペン４１で「書込まれている」場合には、比較的高
強度の光によって検出素子１８の光電素子２６が強く導
通して、キャパシタ２５を十分に放電させるため、この
キャパシタ２５には電荷Ｃ（ＶＸ　−ＶＯ　）が流れる
ようになる。各列導線１６に接続した検出回路４０のセ
ンス増幅器は電流又は電荷を検出する増幅器とすること
ができ、これらの増幅器は期間Ｔ１　にキャパシタ２５
に供給される電荷に応答する。キャパシタ２５の再充電
により発生した信号はセンス増幅器での増幅後に検出回
路４０の各しきい値回路に供給される。このしきい値回
路の出力は、信号レベルが「書込み済み」の検出素子に
よって発生される電圧と、「未書込み」の検出素子によ
り発生される電圧との中間に設定される予定値を越える
場合に状態が切り換わる。

【００２８】Ｖｘ　の値をＶｍ　−Ｖｎ　よりも僅かに
低い値となるように選択することにより、書込み済み及
び未書込み検出素子に対する充電信号の極性が反対とな
り、これにより両充電信号を容易に識別することができ
る。検出回路を図６につき説明するが、検出素子の状態
を検出するのに他の形態の検出回路を用いることもでき
ることは明らかである。図６は各列導線１６に関連する
検出回路４０の１つの段５０の回路を概略的に示したも
のであり、回路４０は他の列導線に対して同一構成の段
を有している。 各段はセンス増幅器５２、この場合には電荷検出増幅器
で構成する。行選択期間の内の、データ信号Ｖｄ　の開
始後に始まって、次の行導線１４に対する行選択パルス
信号Ｖｇ　が開始する少し前で、データ信号Ｖｄ　の終
了後に終わる期間Ｔ３（図５）の期間中には、増幅器５
２の帰還キャパシタ５３が放電し、ライン５４における
増幅器出力がＶＸ　にリセットされ、関連する列導線１
６に接続されている増幅器の入力５５がキャパシタ５３
間に接続した電子スイッチ５６の閉成により同じ電位（
ＶＸ　）にクランプされるようにする。

【００２９】期間Ｔ３　の終りにスイッチ５６は開放さ
れ、この次の行アドレス期間の内のＴ１　の期間中には
次の行アドレス導線に選択信号Ｖｇ　が供給され、行導
線に関連する選択された検出素子のキャパシタ２５に対
する充電電流を表わす列導線からの信号がセンス増幅器
５２及びそれに関連するキャパシタ５３により積分され
る。この積分されてライン５４に現われる出力信号は斯
かる期間Ｔ１　が終了する近くにて電子スイッチ５９を
短期間閉じることによりキャパシタ５８に転送される。 スイッチ５９は期間Ｔ２　が開始する前に開放して、キ
ャパシタ５８を増幅器５２から切り離し、従って列導線
に供給されているデータ信号Ｖｄ　の影響を受けないよ
うにする。このＴ２　の期間中には各列導線に関連する
検出回路４０の各段からの信号をそれぞれバッファ６１
を介してスイッチ６０を各段毎に順次閉じることにより
順次読出して並−直列変換をし、検出回路４０の直列出
力を出力ライン６２に供給するようにすることができる
。スイッチ５６，　５９及び６０の作動タイミングは回
路３５により制御する。

【００３０】ライン６２における直列出力は弁別器、例
えばしきい値レベル検出器に供給され、この検出器の２
進出力は、検出素子がとり得る２つの状態、即ち書込み
又は未書込みの２つの状態を表わす第１レベル及び第２
レベルを有する。検出回路４０の出力は関連するメモリ
装置を有するデータ処理回路の１つの入力端子に供給す
ることができ、このデータ処理回路は前記米国特許第４
，３４５，２４８　号に記載されているのと同様に表示
目的のために列駆動回路に信号を供給する。

【００３１】検出回路の作動は画素行のアドレッシング
と同期して各検出素子毎に繰り返えされるため、検出素
子アレイの状態は表示フィールドの成り行きで決定され
、そのアレイはこのようにして連続表示フィールドにて
繰り返しアドレスされる。

【００３２】検出回路の他の形態では、各段にそれぞれ
しきい値検出器を設けるようにする。これは増幅回路６
１にしきい値機能を持たせることにより達成するのが最
も好都合である。この場合にはスイッチ６０をディジタ
ルスイッチとし、ライン６２に供給される出力をアナロ
グでなく、ディジタル信号とすることができる。この場
合には数本の並列出力ライン６２を設け、これらの各ラ
インを所定の段のみ、例えば各８番目の段に接続して並
列出力を得るらうにすることができる。この場合、各出
力ライン６２の直列データ速度は単一出力ラインの場合
に比べてかなり低くなる。

【００３３】本発明によりディスプレイ装置に種々変更
すことができ、例えば前述したように、検出素子１８の
行のキャパシタ２５及び光電素子２６の　ＴＦＴ２４と
は反対側をそれぞれ補助の行導線に接続し、基準電位Ｖ
Ｏ　を次の行アドレス導線１４でなく、斯かる補助の行
導線に絶えず供給することができる。

【００３４】各検出素子の光電素子２６及びキャパシタ
２５は前述したように別個に形成されるコンポーネント
として設ける必要はなく、例えば前述した動作要件を適
切に満足する自己キャパシタンスを有する光電素子とし
て１つのコンポーネントに集積化することもできる。

【００３５】パネル上の表示領域以外に位置する別個の
ホトセンサを用いて周囲光レベルを検出するか、又は全
検出素子出力の平均値から求めた信号を用いることによ
り、周囲の照明（即ちｄＱ）により生ずるキャパシタ２
５の放電により発生される出力信号分に対してフィール
ド補償をすることができる。

【００３６】高解像度の入力能力を必要としない場合に
は、アレイの検出素子数を減らし、例えば検出素子を２
個、３個又は４個の画素毎に１つ設けるようにすること
ができる。

【図面の簡単な説明】

【図１】本発明によるディスプレイ装置の一例を示す概
略ブロック図である。

【図２】図１のディスプレイ装置のパネルの一部である
画素及び検出素子の回路図である。

【図３】図２の変形例を示す回路図である。

【図４】ディスプレイ装置のパネルにおける画素及び検
出素子の平面図である。

【図５】ディスプレイ装置の作動時に存在する信号の波
形及び関連するタイミングを示す図である。

【図６】ディスプレイ装置の検出回路の一部を示す回路
図である。

【符号の説明】

１０　　ディスプレイパネル １２　　画素 １４　　行アドレス導線 １６　　列アドレス導線 １８　　検出素子 ２０　　スイッチング手段　（薄膜電界効果トランジス
タ）２１　　液晶ディスプレイ素子 ２２　　ディスプレイ素子の第１電極 ２３　　ディスプレイ素子の共通電極 ２４　　スイッチングデバイス　（薄膜電界効果トラン
ジスタ） ２５　　電荷蓄積デバイス ２６　　充電素子 ３４　　行駆動回路 ３５　　タイミング兼制御回路 ３６　　列駆動回路 ４０　　検出回路 ４１　　ライトペン ５０　　センス増幅器 ５２　　増幅器 ５３　　キャパシタ ５６　　スイッチ ５８　　キャパシタ ６０　　スイッチ ６１　　バッファ

Claims (9)

【特許請求の範囲】
1. 【請求項１】　　各画素が液晶ディスプレイ素子及び関
   連するスイッチング手段を具えている画素アレイを有し
   ているディスプレイパネルと、前記画素に接続した行及
   び列アドレス導線の組と、画素を駆動させるために前記
   導線組に駆動信号を供給する駆動手段とを具え、前記デ
   ィスプレイパネルがアクティブ　　アドレスされる検出
   素子のアレイも具え、これらの各検出素子が光電素子及
   びスイッチングデバイスを具えているアクティブ　　マ
   トリックス液晶ディスプレイ装置において、前記各検出
   素子が前記スイッチングデバイスに接続した電荷蓄積手
   段を含み、前記スイッチングデバイスが前記行及び列ア
   ドレス導線に供給される駆動信号により作動して、前記
   電荷蓄積手段を充電するように作動可能とし、前記各検
   出素子の光電素子を、この光電素子が照射されるのに応
   答して前記電荷蓄積手段を放電するように構成し、且つ
   前記検出素子の前記電荷蓄積手段の充電状態を周期的に
   検出するために前記検出素子に検出手段を接続したこと
   を特徴とするアクティブ　　マトリックス液晶ディスプ
   レイ装置。
2. 【請求項２】　　データ信号を列アドレス導線に供給し
   、且つ選択信号を各行アドレス導線に順次供給して、行
   アドレス導線に関連する画素行のスイッチング手段を作
   動させて、データ信号が各ディスプレイ素子に供給され
   るように前記駆動手段を構成し、且つ各検出素子行のス
   イッチングデバイスが、関連する行アドレス導線に供給
   される選択信号により作動して、検出素子の電荷蓄積手
   段をデータ信号に従って充電し得るようにしたことを特
   徴とする請求項１に記載の装置。
3. 【請求項３】　　前記各検出素子の電荷蓄積手段が該検
   出素子のスイッチングデバイスと、該スイッチングデバ
   イスに関連する行アドレス導線に隣接する行アドレス導
   線との間に接続したキャパシタを具えていることを特徴
   とする請求項１又は２に記載の装置。
4. 【請求項４】　　前記各検出素子の電荷蓄積手段が該検
   出素子のスイッチングデバイスと、１行の全ての検出素
   子に共通の補助の行導線を具えている所定の電位源との
   間に接続したキャパシタを具えていることを特徴とする
   請求項１又は２に記載の装置。
5. 【請求項５】　　前記検出手段を、表示フィールドの期
   間中前記検出素子の電荷蓄積手段の状態を測定すべく構
   成したことを特徴とする請求項１〜４のいずれか一項に
   記載の装置。
6. 【請求項６】　　前記検出手段が、関連する画素行を駆
   動させる行アドレス導線に駆動手段により駆動信号が供
   給される度毎に前記行アドレス導線に関連する検出素子
   行の電荷蓄積手段の状態を測定すべく作動し得るように
   したことを特徴とする請求項５に記載の装置。
7. 【請求項７】　　前記駆動手段を、これらの手段が選択
   信号を各行アドレス導線に供給し、且つデータ信号を列
   アドレス導線に供給して、画素を駆動すべく構成し、行
   アドレス導線に供給される選択信号の持続時間によって
   規定される各行アドレス期間を検出インターバルと駆動
   インターバルとに分け、検出インターバル中には検出手
   段が前記行アドレス導線に関連する検出素子の状態を検
   出すべく作動可能とし、前記検出インターバルに続く駆
   動インターバル中には駆動手段が画素行に対するデータ
   信号を列アドレス導線に供給すべく作動し得るようにし
   たことを特徴とする請求項５又は６に記載の装置。
8. 【請求項８】　　検出素子の蓄積手段に供給される所定
   電位に応答する該電荷蓄積手段の光電特性を測定するこ
   とにより電荷蓄積手段の充電状態を検出すべく前記検出
   手段を構成したことを特徴とする請求項５〜７のいずれ
   か一項に記載の装置。
9. 【請求項９】　　前記検出素子アレイの上にて動かして
   、該アレイの光電素子を照射し得る発光手段を設け、前
   記光電素子を前記発光手段の出力が集中されるスペクト
   ル領域内でほぼ最高となる波長依存性の光電感度を呈す
   るように形成したことを特徴とする請求項１〜８のいず
   れか一項に記載の装置。