JPH04343280A - 微小変位素子及びその製造方法、情報処理装置、走査型トンネル顕微鏡 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧電体で駆動するマイ
クロアクチェエーターに係り、特に圧電体の電圧破壊を
保護する手段を有した微小変位素子及びその製造方法、
さらには、かかる微小変位素子を用いた情報処理装置、
走査型トンネル顕微鏡に関する。

【０００２】

【従来の技術】近年半導体プロセス技術を背景にして半
導体を機械的構造体として用いた半導体圧力センサー、
半導体加速度センサー、マイクロアクチュエーター等の
機械的電気素子（マイクロメカニクス）が脚光を浴びる
ようになってきた。

【０００３】かかる素子の特徴として、小型でかつ高精
度の機械機構部品を提供でき、かつ半導体ウエハを用い
るためにＳｉウエハ上に素子と電気回路を一体化できる
ことが挙げられる。また、半導体プロセスをベースに作
製することで、半導体プロセスのバッチ処理による生産
性の向上を期待できる。特に微小変位素子としては、圧
電体薄膜を利用したカンチレバー状のものが挙げられ、
これは非常に微細な動きを制御することが可能なので、
原子レベル、分子レベルを直接観察できる走査型トンネ
ル顕微鏡（以下ＳＴＭと称す。）に応用されている。例
えばスタンフォード大学のクエート等により提案された
微小計測用のＳＴＭプローブ（ＩＥＥＥＭｉｃｒｏ　　
Ｅｌｅｃｔｒｏ　　Ｍｅｃｈａｎｉｃａｌ　　Ｓｙｓｔ
ｅｍｓ、ｐ１８８−１９９、Ｆｅｂ．１９９０）がある
。これはＳｉウエハの裏面を一部除去しシリコンメンブ
レンを形成し、表面にＡｌとＺｎＯの薄膜を順次積層し
、バイモルフのカンチレバーを形成し、その後、裏面よ
り反応性のドライエッチングによりリシコンメンブレン
とウエハ表面のエッチングの保護層（シリコン窒化膜）
を除去して、ＳＴＭプローブ変位用のバイモルフカンチ
レバーを作製している。このカンチレバーの上面自由端
部にトンネル電流検知用プローブを取り付け、良好なＳ
ＴＭ像を得ている。

【０００４】しかしながら、微小変位駆動させる圧電薄
膜はＺｎＯが用いられており、特に薄膜においては、そ
の破壊電圧は数Ｖ程度で有り、静電気や帯電等で圧電体
薄膜の破壊が起こりやすく、極めて外部環境に弱い。こ
のため、微小変位素子の故障が多く、ＳＴＭのプローブ
交換も頻繁に行われ、かつ慎重を要した。

【０００５】また、ＳＴＭの手法を用いて、半導体ある
いは高分子材料等の原子オーダー、分子オーダーの観察
評価、微細加工、及び記録再生装置等の様々な分野への
応用が研究されている。なかでも、コンピューターの計
算情報や映像情報等では大容量を有する記録装置の要求
が益々高まっており、半導体プロセス技術の進展により
、マイクロプロセッサの小型化、計算能力の向上等によ
り、記録装置の小型化が望まれている。これらの要求を
満たすため、ＳＴＭの探針（プローブ）をカンチレバー
の自由端側に形成し、各々独立に変位するカンチレバー
をマルチ化し、さらに半導体プロセスと一体化して同一
基板上にトンネル検知用のプローブ付カンチレバーと、
そのトンネル電流を増巾処理するアンプ、カンチレバー
駆動とトンネル電流の選択のためのマルチプレクサー、
シフトレジスター、等を積載する記録再生装置が提案さ
れている。

【０００６】ここで、かかるカンチレバーの製造方法を
図を用いて説明する。図８は一個のカンチレバー型プロ
ーブの全体図であり、図９はカンチレバーの各製造工程
を示す図である。（１００）Ｓｉウエハー１の両面にＬ
ＰＣＶＤ装置でＳｉ３Ｎ４膜３を１０００オングストロ
ーム成膜して裏面のみをパターニングし（図９（ａ））
、ＫＯＨ水溶液等を用いＳｉ３Ｎ４膜３をマスクとしカ
ンチレバー領域のＳｉの異方性エッチングを行い、数１
０μｍ厚のＳｉメンブレンを形成する（図９（ｂ））。 次に、表面にＡｌ等の電極層４を成膜パターニングし、
同様にしてＺｎＯ等の圧電体層５をスパッター法で成膜
しパターニングするのをくり返す（図９（ｃ））。次に
、ポリイミド等で表面を覆いＳｉとＳｉ３Ｎ４をエッチ
ングし、ポリイミドを除去する（図９（ｄ））。

【０００７】以上が従来のカンチレバーの製造工程であ
る。

【０００８】しかしながら、従来のカンチレバー製造工
程と集積回路（ＩＣ）製造工程を複合化すると、ＩＣ製
造工程での裏面のキズがどうしても避けられない。通常
のＩＣ製造工程では、ウエハーのハンドリグの際裏面を
石英のピンセット等で吸着するため、その吸着部にキズ
が発生する。また、装置内での搬送の際に裏面がサセプ
ター等や搬送部との接触、あるいはこすれによってキズ
が発生する。

【０００９】かかるキズが、Ｓｉ基板を裏面からエッチ
ングしてカンチレバーを形成する際において、サイドエ
ッチによる不規則な形状等を引き起こし、カンチレバー
の駆動制御に大きな支障を及ぼす。

【００１０】

【発明が解決しようとする課題】以上のような従来例の
問題点に鑑み、本発明の目的とするところは、■．微小
変位素子の耐久性をたかめる。 ■．帯電等による電圧破壊を保護する。

【００１１】上記■及び■を同時に満足し得る微小変位
素子を提供することにある。

【００１２】また、素子の製造工程中での不要のキズ等
が付くのを防止し、ばらつきのない信頼性のある微小変
位素子の製造方法を提供することにある。

【００１３】さらには、かかる素子を用いた情報処理装
置及び走査型トンネル顕微鏡を提供することにある。

【００１４】

【課題を解決するための手段及び作用】すなわち、上記
目的を達成すべく成された本発明は、第１に、Ｓｉ基板
に一体形成された、圧電体と電極のバイモルフ構造から
なるカンチレバー（片持ばり）及び該圧電体と電気的に
並列接続された例えばツェナーダイオードとを有する微
小変位素子、としている点にある。

【００１５】かかる構成によれば、ツェナーダイオード
の場合、それが有する特性、つまり降伏電圧では逆方向
電流が急増し、電流が変化しても電圧が一定となるとい
う特性を利用して、圧電体に電圧破壊等が生じるのを防
止するものである。

【００１６】第２に、Ｓｉ基板の一方の面に、圧電体及
び電極のバイモルフ構造からなるカンチレバーと集積回
路（ＩＣ）とを有する微小変位素子を製造する際に、少
なくとも該カンチレバーを形成する以前の工程中は該Ｓ
ｉ基板の他方の面に保護層を設けて製造する微小変位素
子の製造方法、としている点にある。

【００１７】かかる構成によれば、Ｓｉ基板の片面にＩ
Ｃを形成する際、他の片面に保護層を設け、その形成後
かかる保護層を取り除くことで、製造工程中に基板面に
キズ等が生じるのを防止し、その後にエッチングにより
カンチレバーを形成するにあっても、何んら悪影響を及
ぼすことなくばらつきのない高精度の微小変位素子を得
ることができるものである。

【００１８】第３に、前述第１に記載の微小変位素子の
カンチレバー自由端部にプローブ電極を有したプローブ
ユニットと、記録媒体とを相対向させた構成、を少なく
とも具備する情報処理装置、あるいは、試料と対向させ
たプローブ電極により試料を検査する走査型トンネル顕
微鏡において、該プローブ電極を、前述第１に記載の微
小変位素子のカンチレバー自由端部に設けた走査型トン
ネル顕微鏡、をも特徴とするものである。

【００１９】

【実施例】以下、実施例を用いて本発明を具体的に詳述
する。

【００２０】［実施例１］本実施例で示すものは、本発
明の微小変位素子である。図１に、その一例として圧電
体で駆動するカンチレバー及び電圧体保護手段を有する
微小変位素子の断面図を示す。図示するように、結晶方
位（１００）面ｎ型Ｓｉ基板１に、絶縁膜２を介して電
極４と圧電体５が積層状に構成されている。これは、Ｓ
ｉの異方性エッチングで形成した。また、これはＳｉと
の接合面を支点としてバイモルフカンチレバーとなって
おり、自由端先端部が微小変位することができる。この
バイモルフカンチレバーの脇に、同一Ｓｉ基板１上にダ
イオードを形成した。６はＰ＋層、７はＮ＋層、８はダ
イオードの取り出し電極である。

【００２１】次に、この微小変位素子の作製方法につい
て述べる。先ず、Ｓｉ（１００）基板１に、通常のリソ
グラフィーによってマスクを形成し、イオンインプラに
よってＰ＋層６を形成、その後、再度イオンインプラに
てＮ＋層７を形成し、引出し電極８を蒸着にて形成した
。これらの形成部位からなるダイオード部分が過電圧防
止電気回路である。

【００２２】次に、予め形成した絶縁膜２上に、Ａｕの
電極４を蒸着し、その後フォトリソグラフィーとウェッ
トエッチングによりパターニングした。次に、スパッタ
法にて圧電体５を形成した。ターゲットとしてＺｎＯを
用い、Ｏ２雰囲気でスパッタした。さらに、フォトリソ
グラフィーとウェットエッチングによりパターニングを
繰り返し、圧電体５と電極４の積層構成を形成した。そ
の後、ＫＯＨによるＳｉ異方性エッチングにてＳｉ基板
１の所望の部分を除去し、バイモルフカンチレバー部を
形成した。

【００２３】図２はこの作製したバイモルフカンチレバ
ーの結線を示す回路図である。図２において、９は駆動
電源で１０はツェナーダイオードである。このツェナー
ダイオードは、約５Ｖの降伏電圧を持つように設計した
。このように圧電体電極に並列にツェナーダイオードを
結線することで、圧電体の駆動電源の安定化を図るとと
もに、静電気等によるサージの防止にも役だつものであ
る。このようにして作製した微小変位素子においては、
良好な特性が得られた。

【００２４】［実施例２］本実施例では、本発明の微小
変位素子の他の態様を示す。

【００２５】図３は圧電体アクチュエーター部への電気
回路を示したものである。１１は圧電駆動電源、１２は
ショットキーダイオードである。１３は圧電体にかかる
電圧のしきい値を決める可変電源である。このように結
線すると、しきい値が可変にできるので制御性が良い。 このダイオード部もバイモルフカンチレバー上の基板上
に一体形成している。このように作製した微小変位素子
は、安定な微小動作をし、耐久性も優れていた。

【００２６】上述した実施例は、全て微小変位素子の変
位に関しての結果であるが、カンチレバーの自由端の上
部にトンネル電流検知用プローブを取り付ければ、良好
なＳＴＭの微小変位素子となることは、言うまでもない
。

【００２７】［実施例３］本実施例では、微小変位素子
の製造方法について示す。尚、回路製造プロセスとして
、ＣＭＯＳプロセスを設定して図４及び図５に基づいて
説明する。

【００２８】先ず、通常のＣＭＯＳプロセス工程に入る
前に、酸化炉でＳｉ基板１にＳｉＯ２層２１，２１’を
５００オングストローム成膜し、ＬＰＣＶＤ装置でＳｉ
３Ｎ４層２２，２２’を１０００オングストローム成膜
する。Ｓｉ３Ｎ４層のみの１層でもよいが、単層の場合
表面のＳｉ３Ｎ４をドライエッチング法で除去する際に
、Ｓｉ基板１の表面も多少エッチングされ表面が荒れる
ことから、これを防止するためＳｉＯ２とＳｉ３Ｎ４の
２層にする（図４（ａ））。

【００２９】次に、表面のＳｉ３Ｎ４層２２をＣＦ４の
ドライエッチング法で除去し、ＳｉＯ２層２１をＨＦ系
のエッチャントで除去し、裏面のみにキズ防止用のＳｉ
Ｏ２層２１’とＳｉ３Ｎ４層２２’を残したままＩＣ形
成プロセスの工程に導入する。

【００３０】次に、実際のＩＣとカンチレバーを同一基
板上に形成するための工程を、簡単に工程に従って説明
する。

【００３１】酸化炉にてＳｉＯ２を７０００オングスト
ローム成膜した後パターニングし、さらに酸化炉にてＳ
ｉＯ２層を５００オングストローム成膜した後全面にＢ
（ボロン）をイオンインプラ装置で照射し、拡散炉で熱
拡散させるとＰウェル層２３が形成される。次に、酸化
膜をＨＦ系の液で除去する。この時表面のＳｉＯ２はす
べて除去されるが、裏面は数１０オングストローム程度
のＳｉＯ２層が除去されるのみで図４（ａ）の裏面の状
態はそのままである。次に、酸化炉でＳｉＯ２層を５０
０オングストローム成膜し、ＬＰＣＶＤ装置でＳｉ３Ｎ
４層を１５００オングストローム成膜し、フォトリソパ
ターニングとエッチングで部分的にＳｉ３Ｎ４を除去す
る。 次に、レジスパターニングした後Ｂ（ボロン）を照射し
てレジストを除去し、Ｎチャンネルストップ層２４を形
成する。同じくＰ（リン）を照射するとＰチャンネルス
トップ層２５が形成される。次に、酸化炉でＳｉＯ２層
を１μｍ成膜し、ＨＦ系の液でＳｉ３Ｎ４層上のＳｉＯ
２層をエッチングし、ホットリン酸でＳｉ３Ｎ４層を除
去し、さらに５００オングストロームのＳｉＯ２層を除
去すると図４（ｂ）の様になる。裏面にはＳｉＯ２層２
１’とＳｉ３Ｎ４層２２’がそのまま残っている。表面
にはＰチャンネルストップ層２５，Ｎチャンネルストッ
プ層２４，ＬＯＣＯＳ層２６が形成されている。

【００３２】次に、酸化炉でゲート酸化膜となるＳｉＯ
２層を３００オングストローム成膜し、レジストパター
ニングした後にＭＯＳのチャンネル部分にシュレッシホ
ールド電圧制御のためのＰ（リン）あるいはＢ（ボロン
）をイオンインプランテーション装置によってＳｉ基板
に照射する。次に、ＬＰＣＶＤ装置でＰｏｌｙＳｉ層を
４０００オングストローム成膜し、酸化炉で薄い酸化層
を形成し、Ｐ（リン）を照射して拡散炉でアニールする
。次に、ＰｏｌｙＳｉ層をパターニングしてゲート２７
を残し、さらに裏面のＰｏｌｙＳｉを除去すると図４（
ｃ）が得られる。

【００３３】さらに、レジストパターニングし、Ｐ（リ
ン）を照射してレジストを除去すると、ＮＭＯＳのソー
ス・ドレイン２８が形成される。同様にしてＢ（ボロン
）を照射すると、ＰＭＯＳのソース・ドレイン２９が形
成される。次に、常圧ＣＶＤでＰＳＧ層３０を７０００
オングストローム成膜し、カンチレバーが形成される部
分を除去すると、図４（ｄ）が得られる。

【００３４】次に、従来例で示したＫＯＨによるＳｉエ
ッチングのマスク層となるＳｉ３Ｎ４層３１，３１’を
１５００オングストローム成膜し、裏面のみをパターニ
ングしてカンチレバー下のＳｉＯ２層２１’とＳｉ３Ｎ
４層２２’，３１’を除去する。その後、ＫＯＨ水溶液
等でＳｉ基板１をエッチングし、従来法と同じく数１０
オングストロームのＳｉメンブレンを形成すると図５（
ｅ）が得られる。

【００３５】次に、ＩＣ部のＰＳＧ上のＳｉ３Ｎ４を部
分的に除去し、従来例と同じく電極層４、圧電体層５を
積層パターニングし、ＩＣ側の電極とり出し用のコンタ
クト部を窓開けし、ＡｌＳｉ層３２をデポパターニング
すると図５（ｆ）を得る。

【００３６】次に、従来例と同じくＳｉメンブレンを除
去し、Ｓｉ３Ｎ４層，ＳｉＯ２層を除去すると、図５（
ｇ）の様な完成品が得られる。

【００３７】本発明の製造方法の様に、ＩＣ製造工程前
に裏面に保護層を設けることにより、その後の工程での
キズ発生の防止等が図れるので、Ｓｉ基板１エッチング
時のカンチレバー駆動の支点となるＳｉ基板のエッジ部
がサイドエッチすることなく、スムースなエッジが得ら
れ、カンチレバー駆動の制御性が非常に向上した。

【００３８】［実施例４］実施例３ではＩＣ製造工程導
入前にＳｉＯ２層，Ｓｉ３Ｎ４層の２層を新たに設けた
が、本実施例ではＩＣ製造工程で行うＰウェル層２３の
マスクとして用いるＳｉＯ２層３３’を裏面に残す。図
６（ａ）で示される様に、酸化炉にてＳｉＯ２層３３，
３３’を７０００オングストローム成膜し、ＬＰＣＶＤ
装置でＳｉ３Ｎ４層３４，３４’を１０００オングスト
ローム成膜する。ここで、Ｓｉ３Ｎ４層をさらに成膜す
る意味は、この後の工程でＳｉＯ２層を除去する工程が
あることから、このままでは裏面のＳｉＯ２層３３，３
３’が除去されるためである。

【００３９】次に、表面のＳｉ３Ｎ４層３４を全面除去
し、Ｐウェル層２３となる部分のＳｉＯ２層３３を除去
し、さらに酸化炉でＳｉＯ２層３５を１５００オングス
トローム成膜し、イオンインプランテーション装置でＢ
（ボロン）を照射することによって図６（ｂ）を得る。

【００４０】後の工程は実施例１に同じく進めることに
よって、同じく回路，カンチレバー一体のプローブが得
られ、本実施例においても裏面にキズが生じることなく
、良好な結果を得ることができた。

【００４１】［実施例５］本実施例では、実施例１で得
られた微小変位素子を用いた情報処理装置について述べ
る。

【００４２】実施例１にて作製した微小変位素子のカン
チレバー３６端部に微小プローブ３７を設け、図７に示
す情報の記録、再生及び消去の機能を併有する情報処理
装置に設置し、記録媒体３８と対向配置して、記録、再
生、及び消去を行うものである。かかる装置において、
３９及び４０はＺ方向の粗動を行う駆動部及び変位機構
部であり、微動は前記カンチレバー３６の可撓範囲によ
って行う。ＸＹ方向の駆動に関しては４１が粗動、４２
が微動機構として働く。Ｚ方向変位はサーボ制御されて
おり、バイアス電源４３によって記録媒体３８とプロー
ブ３７間に直流バイアス電圧を印加し、プローブに流れ
る電流値と目標値との誤差信号をマイクロコンピュータ
４４が計算し、駆動回路４５によってカンチレバー３６
の変位を行うものである。また、４６はＸＹ方向粗動駆
動回路、４７は走査駆動回路、４８は表示装置である。

【００４３】かかる装置においてＸＹ方向にプローブ３
７を走査しながら、バイアス電圧（０．１Ｖ）にパルス
波を重畳した電圧を記録媒体／プローブ間に印加するこ
とで電気的な情報の書き込みを行った。

【００４４】この結果、長時間による走査の後において
も、又外乱による電流の急激な変化が生じても、何んら
カンチレバー３６の機能を害することなく、作動機能に
問題は生じなかった。

【００４５】尚、本実施例では、情報処理装置について
説明したが、走査型トンネル顕微鏡に適用した場合でも
同様の効果が得られるのは言うまでもない。

【００４６】

【発明の効果】以上説明したように、本発明の微小変位
素子によれば、■耐久性が高まる、■帯電等のサージに
よる圧電薄膜の破壊を防止できる、といったような効果
がある。

【００４７】また、本発明の微小変位素子の製造方法に
よれば、■Ｓｉ基板へのキズの発生等を防止できること
から、カンチレバー製造工程でのエッジ部におけるサイ
ドエッチ等を防止でき、ばらつきのない一定寸法のカン
チレバーを製造でき、マルチ化した際の作動の均一化が
図れる、■製品化する際、生産工程での歩留まりの向上
が図れる、といったような効果がある。

【図面の簡単な説明】

【図１】本発明の微小変位素子の断面図である。

【図２】本発明の微小変位素子の電気回路図である。

【図３】本発明の微小変位素子の他の実施例の電気回路
図である。

【図４】本発明の微小変位素子の製造方法の一工程を示
す図である。

【図５】本発明の微小変位素子の製造方法の一工程を示
す図である。

【図６】本発明に係る微小変位素子の製造方法の他の例
を示す工程図である。

【図７】本発明に係る情報処理装置の構成を示す図であ
る。

【図８】従来の微小変位素子（カンチレバー型プローブ
）を示す図である。

【図９】従来の微小変位素子の製造工程を示す図である
。

【符号の説明】

１　　Ｓｉ基板 ２　　絶縁膜 ３　　Ｓｉ３Ｎ４膜 ４　　電極層 ５　　圧電体層 ６　　Ｐ＋層 ７　　Ｎ＋層 ８　　取り出し電極 ９　　駆動電源 １０　　ツェナーダイオード １１　　圧電駆動電源 １２　　ショットキーダイオード １３　　可変電源 ２１，２１’　　ＳｉＯ２層 ２２，２２’　　Ｓｉ３Ｎ４層 ２３　　Ｐウェル層 ２４　　Ｎチャンネルストップ層 ２５　　Ｐチャンネルストップ層 ２６　　ＬＯＣＯＳ層 ２７　　ゲート ２８　　ＮＭＯＳソース・ドレイン ２９　　ＰＭＯＳソース・ドレイン ３０　　ＰＳＧ層 ３１，３１’　　Ｓｉ３Ｎ４層 ３２　　ＡｌＳｉ層 ３３，３３’　　ＳｉＯ２層 ３４，３４’　　Ｓｉ３Ｎ４層 ３５　　ＳｉＯ２層 ３６　　カンチレバー ３７　　微小プローブ ３８　　記録媒体 ３９　　Ｚ方向粗動駆動回路 ４０　　Ｚ方向粗動機構 ４１　　ＸＹ方向粗動機構 ４２　　ＸＹ方向微動走査機構 ４３　　バイアス電圧源及びプローブ電流増幅器４４　
　マイクロコンピュータ ４５　　サーボ回路及びプローブ駆動回路４６　　ＸＹ
方向粗動駆動回路 ４７　　走査駆動回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　Ｓｉ基板に一体形成された、圧電体と
   電極のバイモルフ構造からなるカンチレバー及び該圧電
   体と電気的に並列接続されたダイオードとからなること
   を特徴とする微小変位素子。
2. 【請求項２】　　Ｓｉ基板の一方の面に、圧電体及び電
   極のバイモルフ構造からなるカンチレバーと集積回路と
   を有する微小変位素子を製造する際に、少なくとも該カ
   ンチレバーを形成する以前の工程中は該Ｓｉ基板の他方
   の面に保護層を設けて製造することを特徴とする微小変
   位素子の製造方法。
3. 【請求項３】　　請求項１に記載の微小変位素子のカン
   チレバー自由端部にプローブ電極を有したプローブユニ
   ットと記録媒体とを相対向させた構成、を少なくとも具
   備することを特徴とする情報処理装置。
4. 【請求項４】　　試料と対向させたプローブ電極により
   試料を検査する走査型トンネル顕微鏡において、該プロ
   ーブ電極を請求項１に記載の微小変位素子のカンチレバ
   ー自由端部に設けたことを特徴とする走査型トンネル顕
   微鏡。