JPH04340711A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04340711A JPH04340711A JP11203791A JP11203791A JPH04340711A JP H04340711 A JPH04340711 A JP H04340711A JP 11203791 A JP11203791 A JP 11203791A JP 11203791 A JP11203791 A JP 11203791A JP H04340711 A JPH04340711 A JP H04340711A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- oxide film
- silicon oxide
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 12
- 238000004381 surface treatment Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052721 tungsten Inorganic materials 0.000 abstract description 16
- 239000010937 tungsten Substances 0.000 abstract description 16
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 239000005380 borophosphosilicate glass Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に貴金属シリサイド膜上に高融点金属をＣＶＤ
法により選択的に成長させる工程を含む半導体装置の製
造方法に関する。[Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device, and in particular to a method of manufacturing a high melting point metal on a noble metal silicide film by CVD.
The present invention relates to a method of manufacturing a semiconductor device including a step of selectively growing it by a method.
【０００２】0002
【従来の技術】半導体装置の高速化，微細化のため、図
４に示す断面模式図のように、シリコン基板１表面に形
成された拡散層１２表面，あるいはシリコン基板１上に
形成された多結晶シリコン膜表面にシリサイド膜を形成
し、低抵抗化することが行なわれている。また、シリコ
ン基板１表面をシリサイド化することにより、金属配線
との接続抵抗が小さくできるという利点がある。このシ
リサイド膜として、白金シリサイド膜４ｂやパラジウム
シリサイド膜等の貴金属シリサイド膜がよく用いられて
いる。また、半導体装置の微細化により、この白金シリ
サイド膜４ｂに達するシリコン酸化膜２の開口部は微細
で深くなってくるため、この開口部にタングステン６ｄ
等の高融点金属をＣＶＤ法により選択に成長させて埋め
込むことが行なわれている。2. Description of the Related Art In order to increase the speed and miniaturize semiconductor devices, as shown in the schematic cross-sectional view of FIG. A silicide film is formed on the surface of a crystalline silicon film to lower the resistance. Further, by siliciding the surface of the silicon substrate 1, there is an advantage that connection resistance with metal wiring can be reduced. As this silicide film, a noble metal silicide film such as a platinum silicide film 4b or a palladium silicide film is often used. Furthermore, as semiconductor devices become finer, the opening in the silicon oxide film 2 that reaches the platinum silicide film 4b becomes finer and deeper.
High-melting point metals such as metals are selectively grown and embedded using the CVD method.
【０００３】貴金属シリサイド膜上に高融点金属を選択
的に成長させるためには、貴金属シリサイド膜表面に形
成された自然酸化膜を除去する必要がある。この自然酸
化膜の除去方法としては、弗化水素を含む水溶液でエッ
チングすることがよく行なわれているが、この方法だけ
では貴金属シリサイド膜の表面の自然酸化膜を完全に除
去することはできず、図４に示したように、貴金属シリ
サイド膜上に高融点金属が均一に成長されず、粒状にな
ってしまう。図４では、貴金属シリサイド膜としては白
金シリサイド膜４ｂが，高融点金属としてはタングステ
ン６ｄが用いられた場合、ＣＶＤ法での選択成長による
タングステン６ｄの成長状態を模式的に示してある。In order to selectively grow a high melting point metal on a noble metal silicide film, it is necessary to remove the natural oxide film formed on the surface of the noble metal silicide film. Etching with an aqueous solution containing hydrogen fluoride is often used to remove this natural oxide film, but this method alone cannot completely remove the natural oxide film on the surface of the noble metal silicide film. , as shown in FIG. 4, the refractory metal does not grow uniformly on the noble metal silicide film and becomes granular. FIG. 4 schematically shows the state of growth of tungsten 6d by selective growth using the CVD method when a platinum silicide film 4b is used as the noble metal silicide film and tungsten 6d is used as the high melting point metal.
【０００４】この問題を解決するために、弗化水素を含
む水溶液でのエッチングを行なった後、高融点金属の選
択成長前に同一真空装置中でアルゴンによるスパッタリ
ングエッチを行なことにより完全に貴金属シリサイド膜
上の自然酸化膜を除去し、５００℃，４時間程度の熱処
理を行ない、スパッタリングエッチにより発生したダメ
ージを取り除くという方法が、１９９０年発行のジャー
ナル・オブ・アプライド・フィジックス６７巻，２号，
１０５５−１０６１ページ（Ｊｏｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．６７，
Ｎｏ．２，ｐｐ１０５５−１０６１，１９９０）に報告
されている。In order to solve this problem, after performing etching with an aqueous solution containing hydrogen fluoride, sputtering etching with argon in the same vacuum apparatus before selectively growing the high melting point metal completely removes the precious metal. A method of removing the natural oxide film on the silicide film and performing heat treatment at 500°C for about 4 hours to remove damage caused by sputtering etching is described in the Journal of Applied Physics Vol. 67, No. 2 published in 1990. ，
Pages 1055-1061 (Journal of
Applied Physics Vol. 67,
No. 2, pp. 1055-1061, 1990).
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上述の報
告による方法では、アルゴンによるスパッタリングエッ
チにより貴金属シリサイド膜以外のシリコン酸化膜等に
ダメージが入り、その後の熱処理によってもこのダメー
ジの回復は十分に行なわれず、シリコン酸化膜上にも高
融点金属が成長してしまい、選択成長が困難になる。[Problems to be Solved by the Invention] However, in the method reported above, sputtering etching with argon damages the silicon oxide film, etc. other than the noble metal silicide film, and this damage cannot be sufficiently recovered even by subsequent heat treatment. , the high melting point metal also grows on the silicon oxide film, making selective growth difficult.
【０００６】また、選択成長が困難になる理由として、
アルゴンのスパッタリングエッチによる貴金属シリサイ
ドのシリコン酸化膜表面への再付着という問題点がある
。[0006] Also, reasons why selective growth becomes difficult are as follows.
There is a problem in that noble metal silicide is redeposited onto the silicon oxide film surface due to argon sputtering etching.
【０００７】さらに、選択成長が可能となっても工程が
複雑のなり、時間がかかるため作業効率が悪いという問
題点がある。Furthermore, even if selective growth becomes possible, there is a problem that the process is complicated and time consuming, resulting in poor working efficiency.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、貴金属シリサイド膜上にＣＶＤ法による高融
点金属の選択成長を行なうに際して、選択成長の前にＣ
Ｆ４ プラズマによる表面処理を行なっている。[Means for Solving the Problems] In the method for manufacturing a semiconductor device of the present invention, when performing selective growth of a high melting point metal on a noble metal silicide film by CVD method, carbon dioxide is added before the selective growth.
Surface treatment is performed using F4 plasma.
【０００９】[0009]
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例を説明するための工程順
の断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings. FIG. 1 is a cross-sectional view of the process order for explaining the first embodiment of the present invention.
【００１０】まず、シリコン基板１上にシリコン酸化膜
２を形成し、所定位置のシリコン酸化膜２に開口部を形
成し、例えば砒素が添加された多結晶シリコン膜３（例
えばバイポーラトランジスタにおけるエミッタ用）によ
りこの開口部を覆い、さらに全面にシリコン酸化膜５を
堆積し、多結晶シリコン膜３に達する開口部を設ける。
全面に白金膜を形成した後、熱処理を行なう。この熱処
理により、シリコン酸化膜５に設けられた開口部では、
多結晶シリコン膜３の表面にのみ白金シリサイド膜４ａ
が形成される。同時に、シリコン基板１表面には、シリ
コン酸化膜２に設けられた開口部と自己整合的に拡散層
１２が形成される。その後、未反応の白金膜をエッチン
グ除去する〔図１（ａ）〕。First, a silicon oxide film 2 is formed on a silicon substrate 1, and openings are formed in the silicon oxide film 2 at predetermined positions. ), and a silicon oxide film 5 is further deposited on the entire surface to form an opening reaching the polycrystalline silicon film 3. After forming a platinum film on the entire surface, heat treatment is performed. By this heat treatment, in the opening provided in the silicon oxide film 5,
A platinum silicide film 4a is formed only on the surface of the polycrystalline silicon film 3.
is formed. At the same time, a diffusion layer 12 is formed on the surface of the silicon substrate 1 in a self-aligned manner with the opening provided in the silicon oxide film 2. Thereafter, the unreacted platinum film is removed by etching [FIG. 1(a)].
【００１１】次に、ＣＦ４ ガスを用いたドライエッチ
ング（例えば数ｍＴｏｒｒの圧力，１００〜５００Ｗ程
度のパワー）でシリコン酸化膜の膜厚に換算して２〜２
０ｎｍ程度エッチングする。その後、同一真空中でタン
グステン成長用のチャンバーに移動し、ＷＦ６ ガスお
よびＳｉＨ４ ガスを用いたシラン還元法による減圧Ｃ
ＶＤ法で、白金シリサイド膜４ａ上に膜厚２０〜１００
ｎｍ程度のタングステン６ａを選択的に形成する〔図１
（ｂ）〕。Next, dry etching using CF4 gas (for example, a pressure of several mTorr and a power of about 100 to 500 W) is performed to reduce the thickness of the silicon oxide film by 2 to 2.
Etch approximately 0 nm. After that, the chamber was moved to a chamber for tungsten growth in the same vacuum, and reduced pressure C was applied using the silane reduction method using WF6 gas and SiH4 gas.
By VD method, a film thickness of 20 to 100 mm is formed on the platinum silicide film 4a.
Selectively form tungsten 6a with a thickness of about nm [Figure 1
(b)].
【００１２】次に、スパッタリングによりアルミニウム
・シリコン合金膜７を形成し、所望の形状にパターニン
グして配線を形成する〔図１（ｃ）〕。Next, an aluminum-silicon alloy film 7 is formed by sputtering and patterned into a desired shape to form wiring [FIG. 1(c)].
【００１３】図２は本発明の構成を説明するための断面
模式図である。シリコン基板１上のシリコン酸化膜３に
形成された開口部に対して、拡散層１２，白金シリサイ
ド膜４ｂをシリコン基板１表面に自己整合的に形成した
後、ＣＦ４ ガスを用いたドライエッチングによる前処
理を行ない、タングステン６ｂをＣＶＤ法で堆積する。
このとき、タングステン６ｂは、図４に示したようなタ
ングステン６ｄのような形状に成長はせず、図２に示し
たように良好な形状に成長する。これは、ＣＦ４ プラ
ズマにより白金シリサイド膜４ｂ上の自然酸化膜がエッ
チングされ、白金シリサイドが完全に露出するためであ
る。
また、シリコン酸化膜２上にはタングステン６ｂが成長
せず選択性が良好な理由は、比較的低パワーで小量のエ
ッチングで効果があるため、シリコン酸化膜２にダメー
ジが入らず、ＣＦ４ では自然酸化膜，シリコン酸化膜
のみがエッチングされ、白金シリサイドがシリコン酸化
膜２等に再付着することが無く、シリコン酸化膜２の表
面は清浄な状態となるためである。FIG. 2 is a schematic cross-sectional view for explaining the configuration of the present invention. After forming the diffusion layer 12 and the platinum silicide film 4b on the surface of the silicon substrate 1 in a self-aligned manner with respect to the opening formed in the silicon oxide film 3 on the silicon substrate 1, before performing dry etching using CF4 gas. After processing, tungsten 6b is deposited by CVD. At this time, tungsten 6b does not grow into a shape like tungsten 6d shown in FIG. 4, but grows into a good shape as shown in FIG. This is because the natural oxide film on the platinum silicide film 4b is etched by the CF4 plasma, and the platinum silicide is completely exposed. Moreover, the reason why tungsten 6b does not grow on the silicon oxide film 2 and the selectivity is good is because it is effective with relatively low power and a small amount of etching, so the silicon oxide film 2 is not damaged. This is because only the natural oxide film and the silicon oxide film are etched, and platinum silicide does not re-adhere to the silicon oxide film 2 etc., leaving the surface of the silicon oxide film 2 in a clean state.
【００１４】図３は、本発明の第２の実施例を説明する
ための工程順の断面図である。まず、シリコン基板１表
面に選択酸化によるシリコン酸化膜８を形成し、シリコ
ン基板１表面に拡散層１２を形成する。全面にパラジウ
ム膜を形成し、シリサイド化反応のとめの熱処理を行な
い、未反応のパラジウム膜をエッチング除去して表面に
自己整合的にパラジウムシリサイド膜９を形成する。続
いて、全面にＢＰＳＧ膜１０を堆積し、フォトレジスト
膜（図示せず）をマスクにして、例えばＣＦ４ ガスに
よるドライエッチングによりパラジウムシリサイド膜９
に達する開口部をＢＰＳＧ膜１０に形成する。引き続い
て、フォトレジスト膜を例えばＯ２ プラズマにより除
去する〔図３（ａ）〕。FIG. 3 is a cross-sectional view of the process order for explaining a second embodiment of the present invention. First, a silicon oxide film 8 is formed on the surface of the silicon substrate 1 by selective oxidation, and a diffusion layer 12 is formed on the surface of the silicon substrate 1. A palladium film is formed on the entire surface, heat treatment is performed to finish the silicidation reaction, and unreacted palladium film is etched away to form a palladium silicide film 9 on the surface in a self-aligned manner. Subsequently, a BPSG film 10 is deposited on the entire surface, and a palladium silicide film 9 is etched by dry etching using, for example, CF4 gas using a photoresist film (not shown) as a mask.
An opening reaching the BPSG film 10 is formed in the BPSG film 10. Subsequently, the photoresist film is removed using, for example, O2 plasma [FIG. 3(a)].
【００１５】次に、全面に数十ｎｍのシリコン酸化膜１
１を堆積し、開口部における接続抵抗を下るため、拡散
層１２と同一導電型の不純物のイオン注入を行ない、活
性化のための８００℃〜１０００℃の熱処理を施し、拡
散層１３を形成する。シリコン酸化膜１１は、この熱処
理の際、ＢＰＳＧ膜１０から開口部のパラジウムシリサ
イド膜９にボロン，もしくはリンが拡散されるのを防い
でいる〔図３（ｂ）〕。Next, a silicon oxide film 1 of several tens of nanometers is spread over the entire surface.
In order to reduce the connection resistance at the opening, impurity ions of the same conductivity type as the diffusion layer 12 are implanted, and heat treatment is performed at 800° C. to 1000° C. for activation to form the diffusion layer 13. . The silicon oxide film 11 prevents boron or phosphorus from being diffused from the BPSG film 10 into the palladium silicide film 9 in the opening during this heat treatment [FIG. 3(b)].
【００１６】次に、ＣＦ４ ガスを用いたドライエッチ
ングにより、シリコン酸化膜１１をエッチング除去し、
開口部においてパラジウムシリサイド膜９の表面を露出
させる〔図３（ｃ）〕。Next, the silicon oxide film 11 is etched away by dry etching using CF4 gas.
The surface of the palladium silicide film 9 is exposed in the opening [FIG. 3(c)].
【００１７】その後、同一真空中でタングステン成長用
のチャンバーに移動し、ＷＦ６ ガスとＨ２ ガスとを
用いたうわゆる水素還元法による減圧ＣＶＤ法により、
タングステン６ｃを選択成長し、開口部を埋め込む〔図
３（ｄ）〕。[0017] Thereafter, the process was moved to a chamber for tungsten growth in the same vacuum, and a low pressure CVD method using a so-called hydrogen reduction method using WF6 gas and H2 gas was performed.
Tungsten 6c is selectively grown to fill the opening [FIG. 3(d)].
【００１８】続いて、スパッタリングによりアルミニウ
ム・シリコン合金膜７を形成し、所望の形状にパターニ
ングして配線を形成する〔図３（ｅ）〕。Subsequently, an aluminum-silicon alloy film 7 is formed by sputtering and patterned into a desired shape to form wiring [FIG. 3(e)].
【００１９】本実施例では、タングステン６ｃの成長前
処理としてのみＣＦ４ によるプラズマエッチングを行
なうのでは無く、シリコン酸化膜１１を除去する工程を
兼ねているので、特に工程数が増加することは無い。In this embodiment, plasma etching with CF4 is not performed only as a pre-growth treatment for tungsten 6c, but also serves as a step for removing the silicon oxide film 11, so that the number of steps does not particularly increase.
【００２０】また本実施例で用いる水素還元法では、シ
ラン還元法に比べて成長速度は遅いが、ＢＰＳＧ膜１０
上ではタングステンの成長はしにくいため、タングステ
ン６ｃを厚く成長してもＢＰＳＧ膜１１上には全くタン
グステンは成長しない。Although the hydrogen reduction method used in this example has a slower growth rate than the silane reduction method, the BPSG film 10
Since tungsten is difficult to grow on the BPSG film 11, no tungsten will grow on the BPSG film 11 even if the tungsten 6c is grown thickly.
【００２１】[0021]
【発明の効果】以上説明したように本発明は、貴金属シ
リサイド膜上にＣＶＤ法による高融点金属の選択成長を
行なうに際して、選択成長の前にＣＦ４ プラズマによ
る表面処理を行なうことにより、貴金属シリサイド膜表
面の自然酸化膜を除去し、絶縁膜の表面にダメージが与
えられることなく清浄になるため、貴金属シリサイドの
絶縁膜表面への再付着は発生せず、選択性良く，かつ安
定して貴金属シリサイド膜上に高融点金属を成長するこ
とができる。Effects of the Invention As explained above, in the present invention, when performing selective growth of a high melting point metal on a noble metal silicide film by CVD method, the noble metal silicide film can be grown by surface treatment using CF4 plasma before the selective growth. Since the natural oxide film on the surface is removed and the surface of the insulating film is cleaned without damaging it, the precious metal silicide does not re-deposit on the surface of the insulating film, and the noble metal silicide is produced with good selectivity and stability. Refractory metals can be grown on the film.
【００２２】また、このＣＦ４ プラズマによる表面処
理は、高融点金属の成長装置と同一装置，同一真空中で
連続して行なえるため、工程数が増加することが無いと
いう利点を有している。[0022] Furthermore, this surface treatment using CF4 plasma can be carried out continuously in the same vacuum and in the same apparatus as the high melting point metal growth apparatus, so it has the advantage that the number of steps does not increase.
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。FIG. 1 is a cross-sectional view showing the order of steps for explaining a first embodiment of the present invention.
【図２】本発明の構成を説明するための断面模式図であ
る。FIG. 2 is a schematic cross-sectional view for explaining the configuration of the present invention.
【図３】本発明の第２の実施例を説明するための工程順
の断面図である。FIG. 3 is a cross-sectional view of the process order for explaining a second embodiment of the present invention.
【図４】従来の半導体装置の製造方法の問題点を説明す
るための断面模式図である。FIG. 4 is a schematic cross-sectional view for explaining problems in the conventional semiconductor device manufacturing method.
１ シリコン基板
２，５，８，１１ シリコン酸化膜３ 多
結晶シリコン膜
４ａ，４ｂ，４ｃ 白金シリサイド膜６ａ，６ｂ
，６ｃ，６ｄ タングステン７ アルミニ
ウム・シリコン合金膜９ パラジウムシリサイド
膜
１０ ＢＰＳＧ膜
１２，１３ 拡散層1 Silicon substrate 2, 5, 8, 11 Silicon oxide film 3 Polycrystalline silicon film 4a, 4b, 4c Platinum silicide film 6a, 6b
, 6c, 6d Tungsten 7 Aluminum-silicon alloy film 9 Palladium silicide film 10 BPSG film 12, 13 Diffusion layer
Claims (4)
形成し、絶縁膜を形成し、前記貴金属シリサイド膜に達
する開口部を前記絶縁膜に形成する工程と、ＣＦ４ プ
ラズマによる表面処理を行なう工程と、前記開口部に選
択的に高融点金属を埋め込む工程と、を有することを特
徴とする半導体装置の製造方法。1. A step of forming a noble metal silicide film on a silicon layer, forming an insulating film, forming an opening in the insulating film reaching the noble metal silicide film, and performing surface treatment with CF4 plasma, A method for manufacturing a semiconductor device, comprising the step of selectively embedding a high melting point metal in the opening.
コン酸化膜を形成し、導電性不純物のイオン注入を行な
う工程と、前記ＣＦ４ プラズマによる表面処理により
前記シリコン酸化膜を除去する工程と、を有することを
特徴とする請求項１記載の半導体装置の製造方法。2. After forming the opening, forming a silicon oxide film on the entire surface and implanting conductive impurity ions, and removing the silicon oxide film by surface treatment using the CF4 plasma. 2. The method of manufacturing a semiconductor device according to claim 1, further comprising:
シリコン層に達する開口部を前記絶縁膜に形成する工程
と、前記開口部に露呈した前記シリコン層表面に選択的
に貴金属シリサイド膜を形成する工程と、ＣＦ４ プラ
ズマによる表面処理を行なう工程と、前記開口部に選択
的に高融点金属を埋め込む工程と、を有することを特徴
とする半導体装置の製造方法。3. Forming an insulating film on a silicon layer, forming an opening in the insulating film reaching the silicon layer, and selectively forming a noble metal silicide film on the surface of the silicon layer exposed in the opening. 1. A method for manufacturing a semiconductor device, comprising the steps of forming a semiconductor device, performing surface treatment using CF4 plasma, and selectively embedding a high melting point metal into the opening.
、全面にシリコン酸化膜を形成し、導電性不純物のイオ
ン注入を行なう工程と、前記ＣＦ４ プラズマによる表
面処理により前記シリコン酸化膜を除去する工程と、を
有することを特徴とする請求項３記載の半導体装置の製
造方法。4. After forming the noble metal silicide film, forming a silicon oxide film on the entire surface and implanting conductive impurity ions, and removing the silicon oxide film by surface treatment using the CF4 plasma. 4. The method of manufacturing a semiconductor device according to claim 3, further comprising the steps of: .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11203791A JP3251030B2 (en) | 1991-05-17 | 1991-05-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11203791A JP3251030B2 (en) | 1991-05-17 | 1991-05-17 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340711A true JPH04340711A (en) | 1992-11-27 |
| JP3251030B2 JP3251030B2 (en) | 2002-01-28 |
Family
ID=14576431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11203791A Expired - Fee Related JP3251030B2 (en) | 1991-05-17 | 1991-05-17 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251030B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020507207A (en) * | 2017-01-19 | 2020-03-05 | 日本テキサス・インスツルメンツ合同会社 | Etching of platinum-containing thin films using protective cap layers |
-
1991
- 1991-05-17 JP JP11203791A patent/JP3251030B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020507207A (en) * | 2017-01-19 | 2020-03-05 | 日本テキサス・インスツルメンツ合同会社 | Etching of platinum-containing thin films using protective cap layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3251030B2 (en) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1099776A1 (en) | Plasma cleaning step in a salicide process | |
| JP2007184571A (en) | Silicon cardide semiconductor device, method of manufacturing same, junction between transition metal silicide and metal film therein, and method of manufacturing junction between transition metal silicide and metal film therein | |
| JPH09148268A (en) | Method for manufacturing semiconductor device | |
| KR20040090063A (en) | Schottky barrier transistor and method for fabricating the same | |
| JPH08167717A (en) | Manufacture of semiconductor device | |
| US6793735B2 (en) | Integrated cobalt silicide process for semiconductor devices | |
| JP3009979B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3492973B2 (en) | Method for manufacturing semiconductor device | |
| JPH04340711A (en) | Manufacture of semiconductor device | |
| JPH10511507A (en) | Fabrication of a semiconductor device having selectively deposited semiconductor regions | |
| JP3420104B2 (en) | Manufacturing method of resistance element | |
| US6156632A (en) | Method of forming polycide structures | |
| JP3072544B2 (en) | Semiconductor device wiring method | |
| JP2833530B2 (en) | Method for manufacturing semiconductor device | |
| JP3399798B2 (en) | Method for manufacturing semiconductor device | |
| JP3201318B2 (en) | Method for manufacturing semiconductor device | |
| JP2940492B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07297151A (en) | Fabrication of semiconductor device | |
| JP2001068670A (en) | Fabrication of semiconductor device | |
| JPH02237025A (en) | Manufacture of semiconductor device | |
| JP3261444B2 (en) | Manufacturing method of semiconductor thin film | |
| JP3868043B2 (en) | Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same | |
| JP3597275B2 (en) | Method for manufacturing semiconductor device | |
| JP2001319893A (en) | Method for fabricating semiconductor device | |
| TW412796B (en) | Method for manufacturing metal oxide semiconductor transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000125 |
|
| LAPS | Cancellation because of no payment of annual fees |