JP3251030B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3251030B2
JP3251030B2 JP11203791A JP11203791A JP3251030B2 JP 3251030 B2 JP3251030 B2 JP 3251030B2 JP 11203791 A JP11203791 A JP 11203791A JP 11203791 A JP11203791 A JP 11203791A JP 3251030 B2 JP3251030 B2 JP 3251030B2
Authority
JP
Japan
Prior art keywords
film
forming
opening
silicide
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11203791A
Other languages
Japanese (ja)
Other versions
JPH04340711A (en
Inventor
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11203791A priority Critical patent/JP3251030B2/en
Publication of JPH04340711A publication Critical patent/JPH04340711A/en
Application granted granted Critical
Publication of JP3251030B2 publication Critical patent/JP3251030B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に貴金属シリサイド膜上に高融点金属をCVD
法により選択的に成長させる工程を含む半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a high melting point metal on a noble metal silicide film by CVD.
The present invention relates to a method for manufacturing a semiconductor device including a step of selectively growing by a method.

【0002】[0002]

【従来の技術】半導体装置の高速化,微細化のため、図
4に示す断面模式図のように、シリコン基板1表面に形
成された拡散層12表面,あるいはシリコン基板1上に
形成された多結晶シリコン膜表面にシリサイド膜を形成
し、低抵抗化することが行なわれている。また、シリコ
ン基板1表面をシリサイド化することにより、金属配線
との接続抵抗が小さくできるという利点がある。このシ
リサイド膜として、白金シリサイド膜4bやパラジウム
シリサイド膜等の貴金属シリサイド膜がよく用いられて
いる。また、半導体装置の微細化により、この白金シリ
サイド膜4bに達するシリコン酸化膜2の開口部は微細
で深くなってくるため、この開口部にタングステン6d
等の高融点金属をCVD法により選択に成長させて埋め
込むことが行なわれている。
2. Description of the Related Art For speeding up and miniaturizing a semiconductor device, as shown in a schematic sectional view of FIG. 4, a diffusion layer 12 formed on the surface of a silicon substrate 1 or a multi-layer formed on the silicon substrate 1 is formed. 2. Description of the Related Art A silicide film is formed on the surface of a crystalline silicon film to reduce resistance. Further, silicidation of the surface of the silicon substrate 1 has an advantage that the connection resistance with the metal wiring can be reduced. As this silicide film, a noble metal silicide film such as a platinum silicide film 4b or a palladium silicide film is often used. The opening of the silicon oxide film 2 reaching the platinum silicide film 4b becomes finer and deeper due to the miniaturization of the semiconductor device.
And the like are selectively grown by a CVD method and embedded therein.

【0003】貴金属シリサイド膜上に高融点金属を選択
的に成長させるためには、貴金属シリサイド膜表面に形
成された自然酸化膜を除去する必要がある。この自然酸
化膜の除去方法としては、弗化水素を含む水溶液でエッ
チングすることがよく行なわれているが、この方法だけ
では貴金属シリサイド膜の表面の自然酸化膜を完全に除
去することはできず、図4に示したように、貴金属シリ
サイド膜上に高融点金属が均一に成長されず、粒状にな
ってしまう。図4では、貴金属シリサイド膜としては白
金シリサイド膜4bが,高融点金属としてはタングステ
ン6dが用いられた場合、CVD法での選択成長による
タングステン6dの成長状態を模式的に示してある。
In order to selectively grow a high melting point metal on a noble metal silicide film, it is necessary to remove a natural oxide film formed on the surface of the noble metal silicide film. As a method of removing the natural oxide film, etching with an aqueous solution containing hydrogen fluoride is often performed, but this method alone cannot completely remove the natural oxide film on the surface of the noble metal silicide film. As shown in FIG. 4, the refractory metal is not uniformly grown on the noble metal silicide film and becomes granular. FIG. 4 schematically shows a growth state of tungsten 6d by selective growth by a CVD method when a platinum silicide film 4b is used as a noble metal silicide film and tungsten 6d is used as a high melting point metal.

【0004】この問題を解決するために、弗化水素を含
む水溶液でのエッチングを行なった後、高融点金属の選
択成長前に同一真空装置中でアルゴンによるスパッタリ
ングエッチを行なことにより完全に貴金属シリサイド膜
上の自然酸化膜を除去し、500℃,4時間程度の熱処
理を行ない、スパッタリングエッチにより発生したダメ
ージを取り除くという方法が、1990年発行のジャー
ナル・オブ・アプライド・フィジックス67巻,2号,
1055−1061ページ(Jornal of Ap
plied Physics Vol.67,No.
2,pp1055−1061,1990)に報告されて
いる。
In order to solve this problem, after etching with an aqueous solution containing hydrogen fluoride, and before selective growth of a refractory metal, sputtering etching with argon is performed in the same vacuum apparatus to completely eliminate the noble metal. A method of removing a natural oxide film on a silicide film and performing a heat treatment at 500 ° C. for about 4 hours to remove damage caused by a sputtering etch is disclosed in Journal of Applied Physics Vol. 67, No. 2 issued in 1990. ,
Pages 1055-1061 (Journal of Ap
Plied Physics Vol. 67, no.
2, pp 1055-1061, 1990).

【0005】[0005]

【発明が解決しようとする課題】しかしながら上述の報
告による方法では、アルゴンによるスパッタリングエッ
チにより貴金属シリサイド膜以外のシリコン酸化膜等に
ダメージが入り、その後の熱処理によってもこのダメー
ジの回復は十分に行なわれず、シリコン酸化膜上にも高
融点金属が成長してしまい、選択成長が困難になる。
However, in the method described above, the silicon oxide film other than the noble metal silicide film is damaged by the sputtering etching with argon, and the damage cannot be sufficiently recovered by the subsequent heat treatment. In addition, the refractory metal grows on the silicon oxide film, making selective growth difficult.

【0006】また、選択成長が困難になる理由として、
アルゴンのスパッタリングエッチによる貴金属シリサイ
ドのシリコン酸化膜表面への再付着という問題点があ
る。
Further, the reason why selective growth becomes difficult is as follows.
There is a problem that the noble metal silicide is re-adhered to the surface of the silicon oxide film due to the argon sputtering etch.

【0007】さらに、選択成長が可能となっても工程が
複雑のなり、時間がかかるため作業効率が悪いという問
題点がある。
Further, even if selective growth becomes possible, there is a problem that the process becomes complicated and it takes time, resulting in poor work efficiency.

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン層表面に白金シリサイド膜又はパラ
ジウムシリサイド膜を選択的に形成し、絶縁膜を形成
し、前記白金シリサイド膜又はパラジウムシリサイド膜
に達する開口部を前記絶縁膜に形成する工程と、CF
プラズマによる表面処理を行って、前記開口部の底部の
前記白金シリサイド膜又はパラジウムシリサイド膜の表
面の自然酸化膜を除去する工程と、同一真空中で高融点
金属成長用チャンバーに移動し、前記白金シリサイド膜
又はパラジウムシリサイド膜の表面に選択的に高融点金
属を成長させて、前記開口部を該高融点金属により埋め
込む工程とを有することを特徴とする。
According to a method of manufacturing a semiconductor device of the present invention, a platinum silicide film or a palladium silicide film is selectively formed on a silicon layer surface, an insulating film is formed, and the platinum silicide film or the palladium silicide film is formed. forming an opening reaching the film in the insulating film, CF 4
Removing the natural oxide film on the surface of the platinum silicide film or palladium silicide film at the bottom of the opening by performing a surface treatment with plasma; and moving to a high melting point metal growth chamber in the same vacuum, Selectively growing a refractory metal on the surface of the silicide film or the palladium silicide film, and filling the opening with the refractory metal.

【0009】[0009]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例を説明するための工程
順の断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view in the order of steps for explaining a first embodiment of the present invention.

【0010】まず、シリコン基板1上にシリコン酸化膜
2を形成し、所定位置のシリコン酸化膜2に開口部を形
成し、例えば砒素が添加された多結晶シリコン膜3(例
えばバイポーラトランジスタにおけるエミッタ用)によ
りこの開口部を覆い、さらに全面にシリコン酸化膜5を
堆積し、多結晶シリコン膜3に達する開口部を設ける。
全面に白金膜を形成した後、熱処理を行なう。この熱処
理により、シリコン酸化膜5に設けられた開口部では、
多結晶シリコン膜3の表面にのみ白金シリサイド膜4a
が形成される。同時に、シリコン基板1表面には、シリ
コン酸化膜2に設けられた開口部と自己整合的に拡散層
12が形成される。その後、未反応の白金膜をエッチン
グ除去する〔図1(a)〕。
First, a silicon oxide film 2 is formed on a silicon substrate 1, an opening is formed in a predetermined position of the silicon oxide film 2, and, for example, a polycrystalline silicon film 3 doped with arsenic (for example, an emitter for a bipolar transistor). The silicon oxide film 5 is deposited on the entire surface by covering the opening, and an opening reaching the polycrystalline silicon film 3 is provided.
After forming a platinum film on the entire surface, heat treatment is performed. Due to this heat treatment, at the opening provided in the silicon oxide film 5,
Platinum silicide film 4a only on the surface of polycrystalline silicon film 3
Is formed. At the same time, a diffusion layer 12 is formed on the surface of the silicon substrate 1 in a self-aligned manner with the opening provided in the silicon oxide film 2. Thereafter, the unreacted platinum film is removed by etching [FIG. 1 (a)].

【0011】次に、CF4 ガスを用いたドライエッチン
グ(例えば数mTorrの圧力,100〜500W程度
のパワー)でシリコン酸化膜の膜厚に換算して2〜20
nm程度エッチングする。その後、同一真空中でタング
ステン成長用のチャンバーに移動し、WF6 ガスおよび
SiH4 ガスを用いたシラン還元法による減圧CVD法
で、白金シリサイド膜4a上に膜厚20〜100nm程
度のタングステン6aを選択的に形成する〔図1
(b)〕。
Next, a dry etching (for example, a pressure of several mTorr, a power of about 100 to 500 W) using CF4 gas is used to convert the thickness of the silicon oxide film to 2 to 20.
Etch about nm. Thereafter, the substrate is moved to a tungsten growth chamber in the same vacuum, and tungsten 20a having a thickness of about 20 to 100 nm is deposited on the platinum silicide film 4a by a low-pressure CVD method using a silane reduction method using WF 6 gas and SiH 4 gas. Selective formation [FIG.
(B)].

【0012】次に、スパッタリングによりアルミニウム
・シリコン合金膜7を形成し、所望の形状にパターニン
グして配線を形成する〔図1(c)〕。
Next, an aluminum / silicon alloy film 7 is formed by sputtering, and is patterned into a desired shape to form a wiring [FIG. 1 (c)].

【0013】図2は本発明の構成を説明するための断面
模式図である。シリコン基板1上のシリコン酸化膜3に
形成された開口部に対して、拡散層12,白金シリサイ
ド膜4bをシリコン基板1表面に自己整合的に形成した
後、CF4 ガスを用いたドライエッチングによる前処理
を行ない、タングステン6bをCVD法で堆積する。こ
のとき、タングステン6bは、図4に示したようなタン
グステン6dのような形状に成長はせず、図2に示した
ように良好な形状に成長する。これは、CF4 プラズマ
により白金シリサイド膜4b上の自然酸化膜がエッチン
グされ、白金シリサイドが完全に露出するためである。
また、シリコン酸化膜2上にはタングステン6bが成長
せず選択性が良好な理由は、比較的低パワーで小量のエ
ッチングで効果があるため、シリコン酸化膜2にダメー
ジが入らず、CF4 では自然酸化膜,シリコン酸化膜の
みがエッチングされ、白金シリサイドがシリコン酸化膜
2等に再付着することが無く、シリコン酸化膜2の表面
は清浄な状態となるためである。
FIG. 2 is a schematic sectional view for explaining the structure of the present invention. A diffusion layer 12 and a platinum silicide film 4b are formed on the surface of the silicon substrate 1 in a self-aligned manner with respect to the opening formed in the silicon oxide film 3 on the silicon substrate 1, and then dry-etched using CF 4 gas. Pretreatment is performed, and tungsten 6b is deposited by a CVD method. At this time, the tungsten 6b does not grow into a shape like the tungsten 6d as shown in FIG. 4, but grows into a good shape as shown in FIG. This is because the native oxide film on the platinum silicide film 4b is etched by the CF 4 plasma, and the platinum silicide is completely exposed.
Further, the silicon oxide film 2 selectivity is good reason tungsten 6b does not grow on, since it is effective in a small amount of etching at relatively low power, not damaged in the silicon oxide film 2, CF 4 In this case, only the natural oxide film and the silicon oxide film are etched, and the platinum silicide does not adhere to the silicon oxide film 2 and the like, and the surface of the silicon oxide film 2 is in a clean state.

【0014】図3は、本発明の第2の実施例を説明する
ための工程順の断面図である。まず、シリコン基板1表
面に選択酸化によるシリコン酸化膜8を形成し、シリコ
ン基板1表面に拡散層12を形成する。全面にパラジウ
ム膜を形成し、シリサイド化反応のとめの熱処理を行な
い、未反応のパラジウム膜をエッチング除去して表面に
自己整合的にパラジウムシリサイド膜9を形成する。続
いて、全面にBPSG膜10を堆積し、フォトレジスト
膜(図示せず)をマスクにして、例えばCF4 ガスによ
るドライエッチングによりパラジウムシリサイド膜9に
達する開口部をBPSG膜10に形成する。引き続い
て、フォトレジスト膜を例えばO2 プラズマにより除去
する〔図3(a)〕。
FIG. 3 is a sectional view in the order of steps for explaining a second embodiment of the present invention. First, a silicon oxide film 8 is formed on the surface of the silicon substrate 1 by selective oxidation, and a diffusion layer 12 is formed on the surface of the silicon substrate 1. A palladium film is formed on the entire surface, heat treatment for stopping the silicidation reaction is performed, and the unreacted palladium film is removed by etching to form a palladium silicide film 9 in a self-aligned manner on the surface. Subsequently, an BPSG film 10 is deposited on the entire surface, and an opening reaching the palladium silicide film 9 is formed in the BPSG film 10 by, for example, dry etching with CF 4 gas using a photoresist film (not shown) as a mask. Subsequently, the photoresist film is removed by, for example, O 2 plasma [FIG. 3A].

【0015】次に、全面に数十nmのシリコン酸化膜1
1を堆積し、開口部における接続抵抗を下るため、拡散
層12と同一導電型の不純物のイオン注入を行ない、活
性化のための800℃〜1000℃の熱処理を施し、拡
散層13を形成する。シリコン酸化膜11は、この熱処
理の際、BPSG膜10から開口部のパラジウムシリサ
イド膜9にボロン,もしくはリンが拡散されるのを防い
でいる〔図3(b)〕。
Next, a silicon oxide film 1 of several tens nm is formed on the entire surface.
In order to lower the connection resistance at the opening, ions of the same conductivity type as the diffusion layer 12 are implanted, and a heat treatment at 800 ° C. to 1000 ° C. for activation is performed to form the diffusion layer 13. . The silicon oxide film 11 prevents boron or phosphorus from diffusing from the BPSG film 10 into the palladium silicide film 9 in the opening during this heat treatment [FIG. 3 (b)].

【0016】次に、CF4 ガスを用いたドライエッチン
グにより、シリコン酸化膜11をエッチング除去し、開
口部においてパラジウムシリサイド膜9の表面を露出さ
せる〔図3(c)〕。
Next, the silicon oxide film 11 is etched away by dry etching using CF4 gas to expose the surface of the palladium silicide film 9 in the opening [FIG. 3 (c)].

【0017】その後、同一真空中でタングステン成長用
のチャンバーに移動し、WF6 ガスとH2 ガスとを用い
たうわゆる水素還元法による減圧CVD法により、タン
グステン6cを選択成長し、開口部を埋め込む〔図3
(d)〕。
Thereafter, the wafer is moved to a tungsten growth chamber in the same vacuum, and tungsten 6c is selectively grown by a reduced pressure CVD method using a so-called hydrogen reduction method using WF 6 gas and H 2 gas, and an opening is formed. Embed [Fig. 3
(D)].

【0018】続いて、スパッタリングによりアルミニウ
ム・シリコン合金膜7を形成し、所望の形状にパターニ
ングして配線を形成する〔図3(e)〕。
Subsequently, an aluminum / silicon alloy film 7 is formed by sputtering, and is patterned into a desired shape to form a wiring [FIG. 3 (e)].

【0019】本実施例では、タングステン6cの成長前
処理としてのみCF4 によるプラズマエッチングを行な
うのでは無く、シリコン酸化膜11を除去する工程を兼
ねているので、特に工程数が増加することは無い。
In the present embodiment, plasma etching using CF 4 is not performed only as a pretreatment for growing the tungsten 6c, but also serves as a step of removing the silicon oxide film 11, so that the number of steps is not particularly increased. .

【0020】また本実施例で用いる水素還元法では、シ
ラン還元法に比べて成長速度は遅いが、BPSG膜10
上ではタングステンの成長はしにくいため、タングステ
ン6cを厚く成長してもBPSG膜11上には全くタン
グステンは成長しない。
The growth rate of the hydrogen reduction method used in this embodiment is lower than that of the silane reduction method.
Tungsten does not grow on the BPSG film 11 at all even if the tungsten 6c is grown thick because tungsten is difficult to grow on the top.

【0021】[0021]

【発明の効果】以上説明したように本発明は、貴金属シ
リサイド膜上にCVD法による高融点金属の選択成長を
行なうに際して、選択成長の前にCF4 プラズマによる
表面処理を行なうことにより、貴金属シリサイド膜表面
の自然酸化膜を除去し、絶縁膜の表面にダメージが与え
られることなく清浄になるため、貴金属シリサイドの絶
縁膜表面への再付着は発生せず、選択性良く,かつ安定
して貴金属シリサイド膜上に高融点金属を成長すること
ができる。
As described above, according to the present invention, when performing selective growth of a refractory metal on a noble metal silicide film by the CVD method, a surface treatment with CF 4 plasma is performed before the selective growth, whereby the noble metal silicide is obtained. Since the natural oxide film on the film surface is removed and the surface of the insulating film is cleaned without being damaged, re-adhesion of the noble metal silicide to the insulating film surface does not occur. A high melting point metal can be grown on the silicide film.

【0022】また、このCF4 プラズマによる表面処理
は、高融点金属の成長装置と同一装置,同一真空中で連
続して行なえるため、工程数が増加することが無いとい
う利点を有している。
The surface treatment using CF 4 plasma can be performed continuously in the same apparatus and in the same vacuum as the apparatus for growing a high melting point metal, so that there is an advantage that the number of steps does not increase. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を説明するための工程順
の断面図である。
FIG. 1 is a sectional view in the order of steps for explaining a first embodiment of the present invention.

【図2】本発明の構成を説明するための断面模式図であ
る。
FIG. 2 is a schematic cross-sectional view for explaining the configuration of the present invention.

【図3】本発明の第2の実施例を説明するための工程順
の断面図である。
FIG. 3 is a sectional view in the order of steps for explaining a second embodiment of the present invention.

【図4】従来の半導体装置の製造方法の問題点を説明す
るための断面模式図である。
FIG. 4 is a schematic cross-sectional view for explaining a problem of a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2,5,8,11 シリコン酸化膜 3 多結晶シリコン膜 4a,4b,4c 白金シリサイド膜 6a,6b,6c,6d タングステン 7 アルミニウム・シリコン合金膜 9 パラジウムシリサイド膜 10 BPSG膜 12,13 拡散層 Reference Signs List 1 silicon substrate 2, 5, 8, 11 silicon oxide film 3 polycrystalline silicon film 4a, 4b, 4c platinum silicide film 6a, 6b, 6c, 6d tungsten 7 aluminum / silicon alloy film 9 palladium silicide film 10 BPSG film 12, 13 Diffusion layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/3065 H01L 21/302 F 21/3205 21/88 R 21/768 21/90 C (56)参考文献 特開 平2−106971(JP,A) 特開 平2−71547(JP,A) 特開 昭61−125014(JP,A) 特開 昭59−94820(JP,A) 特開 平3−60126(JP,A) 特開 平2−38568(JP,A) 特開 平4−199510(JP,A) 特開 昭56−275(JP,A) 特開 昭61−226922(JP,A) 特開 平1−217909(JP,A)──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 21/3065 H01L 21/302 F 21/3205 21/88 R 21/768 21/90 C (56) References JP-A No. 2 JP-A-10-69971 (JP, A) JP-A-2-71547 (JP, A) JP-A-61-125014 (JP, A) JP-A-59-94820 (JP, A) JP-A-3-60126 (JP, A) JP-A-2-38568 (JP, A) JP-A-4-199510 (JP, A) JP-A-56-275 (JP, A) JP-A-61-226922 (JP, A) JP-A-1- 217909 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン層表面に白金シリサイド膜又は
パラジウムシリサイド膜を選択的に形成し、絶縁膜を形
成し、前記白金シリサイド膜又はパラジウムシリサイド
に達する開口部を前記絶縁膜に形成する工程と、CF
プラズマによる表面処理を行って、前記開口部の底部
の前記白金シリサイド膜又はパラジウムシリサイド膜
表面の自然酸化膜を除去する工程と、同一真空中で高融
点金属成長用チャンバーに移動し、前記白金シリサイド
膜又はパラジウムシリサイド膜の表面に選択的に高融点
金属を成長させて、前記開口部を該高融点金属により埋
め込む工程とを有することを特徴とする半導体装置の製
造方法。
A platinum silicide film or a silicon silicide film on a surface of a silicon layer.
Palladium silicide film is selectively formed, an insulating film is formed, and the platinum silicide film or palladium silicide is formed.
Forming an opening reaching the film in the insulating film; CF
Subjected to a surface treatment by 4 plasma, a step of removing a natural oxide film on the surface of the platinum silicide layer or palladium silicide film at the bottom of the opening, KoToru in the same vacuum
Go to point metal growth chamber, said platinum silicide
Selectively growing a high melting point metal on the surface of the film or the palladium silicide film and filling the opening with the high melting point metal.
【請求項2】 シリコン層上に白金シリサイド膜又はパ
ラジウムシリサイド膜を形成し、絶縁膜を形成し、前記
白金シリサイド膜又はパラジウムシリサイド膜に達する
開口部を前記絶縁膜に形成する工程と、その後全面にシ
リコン酸化膜を形成し、導電性不純物のイオン注入を行
う工程と、CF プラズマによる表面処理を行い、前記
シリコン酸化膜を除去する工程と、前記開口部に選択的
に高融点金属を埋め込む工程とを有することを特徴とす
る半導体装置の製造方法。
2. A platinum silicide film or a passivation film on a silicon layer.
Forming a radium silicide film , forming an insulating film,
A step of forming an opening reaching the platinum silicide film or the palladium silicide film in the insulating film, a step of thereafter forming a silicon oxide film over the entire surface and performing ion implantation of conductive impurities, and performing a surface treatment with CF 4 plasma Removing the silicon oxide film; and selectively embedding a high-melting metal in the opening.
【請求項3】 シリコン層上に絶縁膜を形成し、前記シ
リコン層に達する開口部を前記絶縁膜に形成する工程
と、熱処理により前記開口部に露呈した前記シリコン層
表面に選択的に白金シリサイド膜又はパラジウムシリサ
イド膜を形成し、未反応の白金膜又はパラジウム膜を除
去する工程と、CF プラズマによる表面処理を行っ
て、前記白金シリサイド膜又はパラジウムシリサイド膜
の表面の自然酸化膜を除去する工程と、同一真空中で高
融点金属成長用チャンバーに移動し、前記白金シリサイ
ド膜又はパラジウムシリサイド膜の表面に選択的に高融
点金属を成長させて、前記開口部を該高融点金属により
埋め込む工程とを有することを特徴とする半導体装置の
製造方法。
3. A step of forming an insulating film on a silicon layer, forming an opening reaching the silicon layer in the insulating film, and selectively forming platinum silicide on the surface of the silicon layer exposed to the opening by heat treatment. Membrane or palladium silisa
Id film is formed, and removing the platinum film or palladium film unreacted subjected to a surface treatment by CF 4 plasma, removing a natural oxide film of the platinum silicide layer or palladium silicide film <br/> surface Process and high pressure in the same vacuum
Go to melting metal growth chamber, the platinum Shirisai
Selectively growing a high melting point metal on the surface of the doped film or the palladium silicide film and filling the opening with the high melting point metal.
【請求項4】 シリコン層上に絶縁膜を形成し、前記シ
リコン層に達する開口部を前記絶縁膜に形成する工程
と、記開口部に露呈した前記シリコン層表面に選択的
白金シリサイド膜又はパラジウムシリサイド膜を形成
する工程と、全面にシリコン酸化膜を形成し、導電性不
純物のイオン注入を行う工程と、CF プラズマによる
表面処理を行い、前記シリコン酸化膜を除去する工程
と、前記開口部に選択的に高融点金属を埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
Wherein an insulating film is formed on the silicon layer, forming an opening reaching the silicon layer on the insulating layer, selectively platinum silicide film on the silicon layer surface was exposed prior Symbol opening Or a step of forming a palladium silicide film , a step of forming a silicon oxide film on the entire surface and ion-implanting conductive impurities, a step of performing a surface treatment with CF 4 plasma to remove the silicon oxide film, Selectively embedding a refractory metal in the opening.
JP11203791A 1991-05-17 1991-05-17 Method for manufacturing semiconductor device Expired - Fee Related JP3251030B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11203791A JP3251030B2 (en) 1991-05-17 1991-05-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11203791A JP3251030B2 (en) 1991-05-17 1991-05-17 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04340711A JPH04340711A (en) 1992-11-27
JP3251030B2 true JP3251030B2 (en) 2002-01-28

Family

ID=14576431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11203791A Expired - Fee Related JP3251030B2 (en) 1991-05-17 1991-05-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3251030B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504733B2 (en) * 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer

Also Published As

Publication number Publication date
JPH04340711A (en) 1992-11-27

Similar Documents

Publication Publication Date Title
JP3249524B2 (en) Method for fabricating semiconductor device in CMOS technology with local interconnect
EP0126424B1 (en) Process for making polycide structures
JP2978748B2 (en) Method for manufacturing semiconductor device
JPH05182982A (en) Semiconductor device and its manufacture
JPS60201666A (en) Semiconductor device
EP0076105A2 (en) Method of producing a bipolar transistor
JPH0785470B2 (en) Device manufacturing method
JP2699921B2 (en) Method for manufacturing semiconductor device
JP3061891B2 (en) Method for manufacturing semiconductor device
JP3251030B2 (en) Method for manufacturing semiconductor device
JP3420104B2 (en) Manufacturing method of resistance element
JP2892337B2 (en) Method for manufacturing metal wiring of semiconductor element
JP3284415B2 (en) Method for manufacturing semiconductor device
JP3072544B2 (en) Semiconductor device wiring method
JP3201318B2 (en) Method for manufacturing semiconductor device
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JP2833530B2 (en) Method for manufacturing semiconductor device
JPH07297151A (en) Fabrication of semiconductor device
JP2001284282A (en) Manufacturing method of bipolar semiconductor device
JPH07297146A (en) Method for forming contact
JP3417114B2 (en) Method for manufacturing semiconductor device
JPS59150421A (en) Manufacture of semiconductor device
JP3415739B2 (en) Method for manufacturing semiconductor device
JP2782737B2 (en) Method for manufacturing semiconductor device
JP3157194B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000125

LAPS Cancellation because of no payment of annual fees