JPH04338837A - プロセススケジュール方式 - Google Patents

プロセススケジュール方式

Info

Publication number
JPH04338837A
JPH04338837A JP3111451A JP11145191A JPH04338837A JP H04338837 A JPH04338837 A JP H04338837A JP 3111451 A JP3111451 A JP 3111451A JP 11145191 A JP11145191 A JP 11145191A JP H04338837 A JPH04338837 A JP H04338837A
Authority
JP
Japan
Prior art keywords
buffer memory
processes
job
tied
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3111451A
Other languages
English (en)
Inventor
Kazuyoshi Negishi
和義 根岸
Tetsuhiko Fujii
哲彦 藤井
Shigeaki Sumita
住田 成明
Kazuhiro Sato
一浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Chubu Software Ltd
Original Assignee
Hitachi Ltd
Hitachi Chubu Software Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Chubu Software Ltd filed Critical Hitachi Ltd
Priority to JP3111451A priority Critical patent/JPH04338837A/ja
Publication of JPH04338837A publication Critical patent/JPH04338837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は計算機システムにおける
プロセススケジュール方式に関し、特に複数のプロセッ
サが主メモリを共用し、複数の仕事を複数のプロセスに
より並行して実行する密結合マルチプロセッサシステム
における高性能プロセススケジユール方式に関する。
【0002】
【従来の技術】各プロセッサで走行するオペレーティン
グシステム(例えばVOS3/AS)は一般にプロセス
の実行の制御、特にスケジューリングを行う。オペレー
ティングシステムは、そのスケジュール機能により、実
行可能なプロセスの一つをスケジュールキューから選択
して実行を開始する。VOS3/ASオペレーティング
システムの概要は(株)日立製作所発行のマニュアル、
スーパバイザ概説に記載されている。一般に、計算機シ
ステムのユーザから見た作業の単位(これを仕事とここ
では呼ぶ)は、計算機システムの中では複数のプロセス
として実行される。従って、一つのプロセスに対応する
複数のプロセスは同一のデータにアクセスする機会が他
のプロセスに比較して多いと推定される。同一の仕事を
行う複数のプロセスすべてを特定のバッファメモリに対
応するプロセッサグループに括り付けることにより、バ
ッファヒット率の改善が予測される。しかしながら、従
来のプロセスとプロセッサとの括り付けは、上記の仕事
との関連にかかわらずプロセス単位に行われていた。
【0003】従来プロセススケジュールのためのプロセ
スと特定のプロセッサグループを括り付ける方式として
、例えば特開昭62−75739 号に開示されたアフ
ィニティを用いる方式が知られている。また、特願平2
−183942 号によれば、プロセスとバッファメモ
リに対応して定義されたプロセッサグループを括り付け
る方式が提示されている。
【0004】図8に従来のプロセススケジュール方式に
よるプロセスのバッファメモリ括り付けの一例を示す。 主メモリ1を共用するプロセッサ2a,2b,2c,2
dは、同等の処理能力を持ち、各々独立にプロセスを処
理することができる。プロセッサ2aと2b、2cと2
dはそれぞれバッファメモリ6ab,6cdを共用する
。また、オペレーティングシステムが管理情報を記憶す
るのに使用するシステムテーブル5を主メモリ1上に持
つ。主メモリ上にプロセス情報を管理するための領域(
プロセステーブル)10f,10g,10h,10iを
プロセス対応に持っている。同様にプロセッサ2a,2
b,2c,2dに対応して、IPテーブル3a,3b,
3c,3dを持つ。
【0005】また、IPテーブルには、プロセッサグル
ープ(以後VIPと呼ぶ)との対応関係をビットごとに
表現したサービス可能VIPビットマップ4a,4b,
4c,4dが設けられている。本実施例では3種のVI
Pを想定している。ビットマップのビット0,ビット1
,ビット2は、前記3種のVIP(VIP0,VIP1
,VIP2)との対応関係を各々表しており、あらかじ
めシステム開始パラメータに従って図8に示すように設
定されている。ビットが1の時、そのIPはVIPのメ
ンバである。
【0006】本実施例では、VIP0は全プロセッサよ
りなるプロセッサグループであり、VIP1は、バッフ
ァメモリ6abに対応するプロセッサグループであり、
VIP2はバッファメモリ6cdに対応するプロセッサ
のグループである。プロセステーブル10f,10g,
10h,10iの中に対応するVIPを表すプロセスV
IPビットマップ12f,12g,12h,12iをそ
れぞれ含む。プロセスVIPビットマップには図8に示
すようにプロセスの生成時にパラメータによりあらかじ
めVIPとの対応が設定されている。プロセスのうち実
行可能なものはシステムテーブルから繋がっているスケ
ジュールキューに入っている。VIP0,VIP1,V
IP2に対応してVIPテーブル8k,8l,8mが主
メモリ上にある。
【0007】VIPテーブル中には、VIPビットマッ
プ120k,120l,120mをそれぞれ持つ。VI
Pビットマップは図8に示すように自VIPに対応する
ビットがオンに設定されており、プロセステーブルのプ
ロセスVIPビットマップの設定に使用される。
【0008】プロセッサ2aはプロセスのスケジュール
の際に下記の処理を行い実行可能なプロセスを選択する
。まず、自プロセッサに対応するIPテーブル3aを見
つける。その中のサービス可能VIPビットマップ4a
よりVIP0とVIP1が対応するVIPである事を知
る。次にプロセスキューをサーチし、VIP03あるい
はVIP1に対応するプロセスを見つけプロセスキュー
から外し、実行開始する。
【0009】このような処理を行なうにあたり、従来の
方式ではどのプロセスをどのプロセッサと括り付けるか
は人間が決定し、計算機に指示していた。
【0010】
【発明が解決しようとする課題】前記従来技術では、プ
ロセスとプロセッサグループとの対応関係を人手で決定
していたことから、処理が繁雑となるとともに、実際の
使用状況と対応した設定がなされず、プロセスのバッフ
ァメモリの括り付け方式の利点が生かされないという心
配があった。
【0011】
【課題を解決するための手段】上記の課題を解決するた
め、本発明では、プロセスのバッファメモリ上のデータ
の有効活用の度合いをモニタし、その高いプロセスのみ
をシステムがグループ分けし、バッファメモリに括り付
けることにより、人手の介入を無くすとともに、設定誤
差の排除をねらっている。また、プロセスの上位概念で
ある仕事を利用し、上記括り付けの判断をこの仕事単位
に行い、同一の仕事を分担するプロセス間のデータの受
け渡しを効率よく行えるよう考慮した。さらにシステム
の判断を監視し人手で変更する手段として、各仕事のバ
ッファデータの有効活用状況をグラフとして表示すると
ともに、しきい値の設定をカーソルの移動により可能と
した。
【0012】
【作用】本発明のプロセススケジュール方式によればバ
ッファメモリのデータの再利用の度合いの高いプロセス
はバッファメモリに括り付けられて高効率で処理すると
ともに、バッファメモリのデータ活用の度合いの低いプ
ロセスはプロセッサを限定しないことによりプロセッサ
間の処理のバランスを保つことができる。さらに仕事単
位にこの括り付けの評価をシステムが行なうことにより
、プロセス間のデータ引き継ぎも考慮してプロセスとプ
ロセッサを括り付けることができる。
【0013】
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。図1は、本発明の実施例に係るプロセスス
ケジュール方式におけるシステム構成を示す図である。 従来方式のシステム構成図1に対して追加されている点
は、プロセステーブル内にプロセスヒットカウント11
f,11g,11h,11iおよびプロセス処理時間1
3f,13g,13h,13iを、VIPテーブル内に
VIP処理時間121k,121l,121mをそれぞ
れ持つことである。また、システムテーブル5内にヒッ
トカウントしきい値7を持つ。さらに、仕事に対応する
仕事テーブル15p,15q,15rが主メモリ上にあ
る。 仕事テーブル15p中の関連プロセスリスト16pはこ
の仕事に対応するプロセスのプロセステーブル10f,
10hを指しており、仕事ID19pはこの仕事の識別
子である。仕事テーブル15q,15rに関しても同様
に関連プロセスリスト16q,16r及び仕事ID19
q,19rをふくむ。また、仕事テーブル内に仕事処理
時間14p,14q,14r、仕事ヒットカウント17
p,17q,17rおよび仕事VIPビットマップ18
p,18q,18rを含む。
【0014】さらに、ハードウェアとしてプロセッサ毎
にプロセッサヒットカウント110a,110b,11
0c,110dおよびプロセッサタイマ111a,11
1b,111c,111dを持つ。プロセッサヒットカ
ウントは、ソフトウェアにより読み取りとリセットが可
能であり、当該プロセッサがバッファメモリをアクセス
し、それがヒットである毎に1カウントアップされる。 また、プロセッサタイマもソフトウェアにより読み取り
とリセットが可能であり、リセット以降の当該プロセッ
サの処理時間を測定する事ができる。
【0015】図2にオペレーティングシステムにより行
われる本方式のプロセススケジュール処理の流れを示す
。以下プロセッサ2aがスケジュール処理を行なう場合
の処理の流れを一例として述べる。プロセッサ2aはま
ず、自分に対応するIPテーブル3aを求め、サービス
可能VIPビットマップ4aからVIP0,VIP1に
対してサービス可能であることを知る(ブロック201
)。システムテーブル5からスケジュールキューのサー
チを開始する(ブロック202)。プロセステーブル1
0f中のプロセスVIPビットマップ12fに対して前
述のVIP0,VIP1がオンであるかを調べる(ブロ
ック203)。すべてオフの場合、スケジュールキュー
上の次のプロセステーブル10gを求める(ブロック2
04)。次のプロセステーブルがあるかをチェックし(
ブロック205)、ない場合、プロセッサはWAIT状
態となる(ブロック206)。この例では、次のプロセ
ステーブルがあるので、ブロック203へ戻り、今度は
プロセスVIPビットマップにVIP1が設定されてい
るため、プロセステーブル10gをスケジュールキュー
から外す(ブロック207)。次にプロセスの環境(レ
ジスタ等)をプロセステーブルから回復し(ブロック2
08)、プロセッサビットカウント110aおよびタイ
マ111aをクリヤし(ブロック209)、当該プロセ
スの実行を開始する(ブロック210)。
【0016】実行中のプロセスは、当該プロセスからの
入出力の発生によるその完了待ち、あるいはより高いプ
ライオリティの実行可能プロセスの発生により中断され
る。図3は、オペレーティングシステムにより実行され
る実行中プロセスの中断時の処理の流れである。まず、
プロセスに対応するプロセステーブルを求める(ブロッ
ク301)。プロセッサヒットカウントをプロセスヒッ
トカウントに加算し、プロセッサタイマをプロセス処理
時間に加算する(ブロック302)。レジスタ等のプロ
セス実行環境をプロセステーブルに待避し(ブロック3
03)、プロセスが実行可能な場合、プロセスをスケジ
ュールキューに戻す(ブロック304,305)。最後
に図2で示したスケジュール処理に行く(ブロック30
6)。プロセスとプロセッサの括り付けは、オペレーテ
ィングシステムにより定期的に見直される。また、この
見直しをオペレータの指示により臨時におこなわせるこ
とができる。図4は、オペレーティングシステムにより
定期的にあるいはオペレータの指示により起動されるプ
ロセス処理時間およびバッファメモリのヒットカウント
モニタ処理の流れを示す。
【0017】まず、自プロセスのプロセスVIPビット
マップにVIP0のVIPビットマップの内容を複写す
る(ブロック401)(本実施例ではVIP0は全プロ
セッサ共通のVIPとなっている事を仮定している)。 次に、各仕事テーブルを順にサーチし(ブロック402
)、VIP1のVIPビットマップの内容を関連プロセ
スリストで対応付けられたプロセステーブルのプロセス
VIPビットマップに設定し、プロセスヒットカウンタ
およびプロセス処理時間をクリヤする(ブロック403
)。
【0018】次に、全プロセッサのプロセッサヒットカ
ウントおよびプロセッサタイマをクリヤし(ブロック4
04)、一定の時間通常の処理を行なう(ブロック40
5)。その後、この仕事に対応するプロセスのプロセス
ヒットカウントの値の和を仕事ヒットカウントに設定し
、プロセス処理時間の和を仕事処理時間に設定し、プロ
セスVIPビットマップをVIP0のVIPビットマッ
プの値に戻す(ブロック406)。次の仕事テーブルを
捜し、もしあればブロック403へ戻る(ブロック40
7,408)。もしなければ、括り付けの設定処理を開
始する(ブロック409)。
【0019】本実施例では、バッファメモリ6abと6
cdの、容量および接続プロセッサ台数は等しい。従っ
て、VIP1,VIP2のプロセスを括り付けた場合の
仕事ヒット率,仕事処理時間もほぼ等しいと仮定し、V
IP1についてのみこれらの値の実測を行っているた。
【0020】図5はオペレーティングシステムにより、
前述のプロセス処理時間およびバッファメモリのヒット
カウントのモニタ処理、あるいは後述のしきい値変更処
理に、引き続いて行われるプロセスとバッファメモリの
括り付けの設定処理の流れを示す。前処理として、全V
IPテーブルのVIP処理時間をクリヤし(ブロック5
01)、全仕事テーブルのVIPビットマップをクリヤ
する(ブロック502)。仕事テーブルのエントリの中
から仕事ヒットカウントがしきい値より上で、仕事VI
Pビットマップが未設定のもののうち仕事処理時間が最
大のものを選ぶ(ブロック503)。
【0021】このような仕事テーブルが見つかれば(プ
ロック504)、づきにVIPテーブルからVIP処理
時間の最少のものを見つける(ブロック505)。見つ
けたVIPテーブルのVIP処理時間に前記仕事テーブ
ルの仕事処理時間を加算する(ブロック506)。また
、仕事テーブルの仕事VIPビットマップおよびその仕
事に関連するプロセスのプロセスVIPビットマップに
前記のVIPテーブルのVIPビットマップを設定し(
ブロック507)、ブロック503へ戻る。ブロック5
40で仕事テーブルのエントリが見つからなければ処理
を終了する(ブロック508)。
【0022】プロセス括り付けの判定基準として使用さ
れるしきい値は、オペレータの指示により、オペレーテ
ィングシステムが変更する。図6はしきい値の変更の際
に表示される仕事毎のヒットカウントとヒットカウント
しきい値の変更画面である。図7にオペレータからしき
い値変更の指示が入力された場合に、オペレーティング
システムが実行するしきい値変更の処理の流れを示す。 まず、各仕事テーブルから仕事ヒットカウントを求め、
仕事IDと対応させて図6のようにグラフを表示する(
ブロック701)。次に、ヒットカウントしきい値をこ
れに重ねて表示し、オペレータの入力を待つ(ブロック
702,703)。オペレータの入力がカーソルの上下
指示ならば、これに従いヒットカウントしきい値を更新
し(ブロック704,705)、ブロック702へ戻る
。そうでなければ、処理を終了して括り付け設定処理を
開始する(ブロック706)。
【0023】本実施例において、図2,図3,図4,図
5の処理は、同時に複数のプロセッサにより実行すると
、データに矛盾を生じる可能性がある。従って、オペレ
ーティング内の排他制御機能(詳細説明省略)により、
同時には1個のプロセッサのみで、割込み禁止状態で実
行される。同様に、意味のない表示を避けるため、図4
の処理と図7のブロック701の処理も同時には実行し
ないように、オペレーティングシステムの排他制御機能
が働く。
【0024】
【発明の効果】本発明により、システムは各プロセスを
関連する仕事対応にバッファメモリに括り付けるかどう
か、実際のヒットカウントおよび処理時間をもとに自動
設定する事ができ、有効な括り付けとそれによるバッフ
ァヒット率の改善が可能である。また、その際に使用す
るしきい値を設定する操作の容易な画面インタフェイス
を設けたことにより、誰でもしきい値の設定および変更
が可能である。
【図面の簡単な説明】
【図1】本発明の一実施例を示すシステム構成図である
【図2】本発明のプロセススケジュールの処理の流れを
示す図である。
【図3】本発明の実行中プロセスの中断の処理の流れを
示す図である。
【図4】本発明のプロセスの処理時間およびバッファヒ
ットカウントのモニタ処理の流れを示す図である。
【図5】本発明のプロセスのバッファ括り付けの設定処
理の流れを示す図である。
【図6】本発明のヒットカウントしきい値の設定時の画
面を示す図である。
【図7】本発明のヒットカウントしきい値の設定の処理
の流れを示す図である。
【図8】従来のシステムのシステム構成図である。
【符号の説明】
1…主メモリ、2a,2b,2c,2d…プロセッサ、
3a,3b,3c,3d…IPテーブル、5…主メモリ
、10f,10g,10h,10i…プロセステーブル
、15p,15q,15r…仕事テーブル。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサが主メモリを共用し、主
    メモリとプロセッサの間に複数のバッファメモリを備え
    、複数の仕事を各々複数のプロセスに対応させて並行し
    て実行する密結合マルチプロセッサシステムで、プロセ
    スを一部のプロセッサでのみ動作させるようスケジュー
    ルする機能を有するシステムにおいて、各プロセスのバ
    ッファメモリ中のデータを再利用する単位時間当りの回
    数をモニタして仕事毎に集計する機能を設け、各仕事毎
    に対応するプロセスを一時的に各バッファメモリに対応
    するプロセッサに括り付けてモニタを行い、この結果に
    より各仕事に対応するプロセスを各バッファメモリに括
    り付けるか括り付けないかを決定するプロセススケジュ
    ール方式。
  2. 【請求項2】前記密結合マルチプロセッサシステムで、
    プロセス対応のプロセッサ使用時間をモニタする機構を
    設け、この合計時間により各プロセスをバッファメモリ
    に括り付ける請求項1のプロセススケジュール方式。
  3. 【請求項3】前記密結合マルチプロセッサシステムで、
    各仕事対応に単位時間あたりのバッファメモリのデータ
    再利用回数を表示させ、これに対してカーソルにより括
    り付けを行なうスレッショルド値を重ね合わせて表示さ
    せ、しきい値以上のデータ再利用率の仕事のみをプロセ
    ッサとの括り付けの対象とする請求項1のプロセススケ
    ジュール方式。
JP3111451A 1991-05-16 1991-05-16 プロセススケジュール方式 Pending JPH04338837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3111451A JPH04338837A (ja) 1991-05-16 1991-05-16 プロセススケジュール方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3111451A JPH04338837A (ja) 1991-05-16 1991-05-16 プロセススケジュール方式

Publications (1)

Publication Number Publication Date
JPH04338837A true JPH04338837A (ja) 1992-11-26

Family

ID=14561550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3111451A Pending JPH04338837A (ja) 1991-05-16 1991-05-16 プロセススケジュール方式

Country Status (1)

Country Link
JP (1) JPH04338837A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689993B2 (en) 2004-12-04 2010-03-30 International Business Machines Corporation Assigning tasks to processors based at least on resident set sizes of the tasks
US9189279B2 (en) 2011-07-29 2015-11-17 Fujitsu Limited Assignment method and multi-core processor system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689993B2 (en) 2004-12-04 2010-03-30 International Business Machines Corporation Assigning tasks to processors based at least on resident set sizes of the tasks
US9189279B2 (en) 2011-07-29 2015-11-17 Fujitsu Limited Assignment method and multi-core processor system

Similar Documents

Publication Publication Date Title
US11379272B2 (en) Autoscaling using file access or cache usage for cluster machines
US6732139B1 (en) Method to distribute programs using remote java objects
US8468540B2 (en) Interrupt and exception handling for multi-streaming digital processors
US20040158831A1 (en) Process scheduling appratus, process scheduling method, program for process scheduling, and storage medium recording a program for process scheduling
JPH09269903A (ja) プロセス管理方式
WO2009150815A1 (ja) マルチプロセッサシステム
JPH03113563A (ja) マルチプロセッサスケジューリング方法
JPH10143380A (ja) マルチプロセッサシステム
US20150169364A1 (en) Non-preemption of a group of interchangeable tasks in a computing device
JPH0628323A (ja) プロセス実行制御方法
JPH04338837A (ja) プロセススケジュール方式
JPH0883257A (ja) 並列コンピュータシステムのプロセス実行最適化方法
WO2000070482A1 (en) Interrupt and exception handling for multi-streaming digital processors
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
JPH05151064A (ja) 密結合マルチプロセツサシステム
KR100728899B1 (ko) 복수의 레지스터 집합과 하드웨어 작업 관리자를 가진고성능 멀티쓰레드 임베디드 프로세서
CN104506452A (zh) 一种报文处理方法及装置
JPH01195562A (ja) 入出力装置割当て制御方式
JPH07234847A (ja) ジョブのスケジューリング方法
JP2002140201A (ja) データベース更新方法及びそれを用いたデータベース管理システム
JPH0822396A (ja) タスク実行管理装置とその方法
JPH09319708A (ja) オンライン制御プロセス代行方式
US8365171B2 (en) I/O agent assignment for jobs using an MPI library
JPH11249917A (ja) 並列型計算機及びそのバッチ処理方法及び記録媒体
JPH0612394A (ja) プロセススケジュール方式