JPH04336694A - Memory card - Google Patents
Memory cardInfo
- Publication number
- JPH04336694A JPH04336694A JP3107902A JP10790291A JPH04336694A JP H04336694 A JPH04336694 A JP H04336694A JP 3107902 A JP3107902 A JP 3107902A JP 10790291 A JP10790291 A JP 10790291A JP H04336694 A JPH04336694 A JP H04336694A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- signal
- input
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Storage Device Security (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、半導体記憶装置のセ
キュリティに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to security of semiconductor memory devices.
【0002】0002
【従来の技術】図3は、従来の半導体記憶装置の構成を
示すブロック図である。図において1はメモリIC、2
は半導体記憶装置の選択信号、3はデコーダ、4は半導
体記憶装置の入出力信号、5は出力制御信号、6はアド
レス信号、7はプログラム信号である。2. Description of the Related Art FIG. 3 is a block diagram showing the structure of a conventional semiconductor memory device. In the figure, 1 is a memory IC, 2
3 is a selection signal of the semiconductor memory device, 3 is a decoder, 4 is an input/output signal of the semiconductor memory device, 5 is an output control signal, 6 is an address signal, and 7 is a program signal.
【0003】次に動作について説明する。メモリIC1
の書き込み内容を読み出すリードサイクルは、読み出し
を行いたいアドレスをアドレス信号6により入力する。
次に半導体記憶装置の選択信号2を“L”にすることに
より、デコーダ3からメモリIC1が選択され、スタン
バイとなる。出力制御信号5を“L”にすることにより
、入出力信号4にメモリIC1の書き込み内容が出力さ
れる。また、メモリーカードの選択信号2を“H”にし
た場合は、デコーダ3は出力されず、メモリIC1はス
タンバイとなる。Next, the operation will be explained. Memory IC1
In the read cycle for reading out the written contents, the address to be read is input by the address signal 6. Next, by setting the selection signal 2 of the semiconductor memory device to "L", the memory IC1 is selected from the decoder 3 and becomes standby. By setting the output control signal 5 to "L", the contents written in the memory IC 1 are outputted to the input/output signal 4. Further, when the memory card selection signal 2 is set to "H", the decoder 3 does not output any output and the memory IC 1 becomes standby.
【0004】0004
【発明が解決しようとする課題】従来の半導体記憶装置
は以上のように構成されているので、選択信号を“L”
にすれば、メモリICの書き込み内容が読み出せるので
、書き込み内容のセキュリティがなされていないという
問題点があった。Problem to be Solved by the Invention Since the conventional semiconductor memory device is configured as described above, it is difficult to set the selection signal to "L".
However, since the written contents of the memory IC can be read, there is a problem that the written contents are not secured.
【0005】この発明は上記のような問題点を解消する
ためになされたもので、半導体記憶装置のセキュリティ
を設けることのできるメモリーカードを得ることを目的
とする。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a memory card that can provide security for a semiconductor storage device.
【0006】[0006]
【課題を解決するための手段】この発明によるメモリー
カードは、入力データと、固有データを比較判定し、そ
の結果により、メモリICをイネーブルにする。A memory card according to the present invention compares and determines input data and unique data, and enables a memory IC based on the result.
【0007】[0007]
【作用】この発明によるメモリーカードは、入力データ
と、固有データを比較し、一致していればメモリICを
イネーブルにする。[Operation] The memory card according to the present invention compares input data and unique data, and if they match, enables the memory IC.
【0008】[0008]
実施例1.以下、この発明の一実施例を図について説明
する。図1において1〜7は図3の従来例に示した1〜
7と同様であるので説明を省略する。8は半導体記憶装
置内部に設けた固有データ、9a,9bは入力データと
固有データ8を比較する論理素子、10は論理素子9a
,9bの出力の論理積をとるAND回路、11はAND
回路10の出力を保持させるラッチ回路である。Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 to 7 are 1 to 7 shown in the conventional example of FIG.
Since it is the same as 7, the explanation will be omitted. 8 is unique data provided inside the semiconductor memory device, 9a and 9b are logic elements that compare the input data and the unique data 8, and 10 is a logic element 9a.
, 9b, and 11 is an AND circuit.
This is a latch circuit that holds the output of the circuit 10.
【0009】次に動作について説明する。図3の従来例
に示したものと同じ動作を実施した場合、デコーダ3か
らはメモリIC1が選択されず、スタンバイ状態となり
、入出力信号4はハイインピーダンスとなり、メモリI
C1にはアクセス不可能となる。Next, the operation will be explained. When the same operation as that shown in the conventional example of FIG.
C1 becomes inaccessible.
【0010】入出力信号4から任意のデータを入力する
と、論理素子9により、入力データと固有データ8が比
較される。もし不一致であればAND回路10は“L”
を出力し、デコーダ3からはメモリIC1が選択されず
、スタンバイ状態となり、入出力信号4はハイインピー
ダンスとなり、メモリIC1にはアクセス不可能となる
。When arbitrary data is input from the input/output signal 4, the input data and the unique data 8 are compared by the logic element 9. If there is a mismatch, the AND circuit 10 goes “L”
The memory IC1 is not selected by the decoder 3 and enters a standby state, the input/output signal 4 becomes high impedance, and the memory IC1 becomes inaccessible.
【0011】もし入力データと固有データ8が一致して
いれば、AND回路10は“H”を出力し、デコーダ3
からメモリIC1が選択される。一度AND回路10か
ら“H”が出力されると、ラッチ回路11により保持さ
れ、AND回路10から“L”が出力されてもラッチ回
路11の出力は“H”を出力する。次に、出力制御信号
5を“L”,選択信号2を“L”にすれば、メモリIC
1から書き込み内容が入出力信号4に出力される。If the input data and the unique data 8 match, the AND circuit 10 outputs "H" and the decoder 3
Memory IC1 is selected from. Once "H" is output from the AND circuit 10, it is held by the latch circuit 11, and even if "L" is output from the AND circuit 10, the output of the latch circuit 11 is "H". Next, by setting the output control signal 5 to "L" and the selection signal 2 to "L", the memory IC
The written contents are outputted to the input/output signal 4 from 1 to 4.
【0012】実施例2.なお、上記実施例は読み出し専
用メモリーカードについて説明したが、読み書きが可能
なメモリーカードについても、上記実施例と同様な効果
が得られる。図2において1〜8,9a,9b,10,
11は図1に示した1〜8,9a,9b,10,11と
同様であるので説明を省略する。メモリIC1にデータ
を書き込む場合、入出力信号4から固有データ8と同じ
データを入力し、デコーダ3からメモリIC1が選択さ
れた状態にしておく。選択信号2及び書き込み信号12
を“L”にしてメモリIC1にデータを書き込む。Example 2. Note that although the above embodiment has been described with respect to a read-only memory card, the same effects as in the above embodiment can also be obtained with a read/write memory card. In FIG. 2, 1 to 8, 9a, 9b, 10,
Since 11 is the same as 1 to 8, 9a, 9b, 10, and 11 shown in FIG. 1, the explanation will be omitted. When writing data to the memory IC1, the same data as the unique data 8 is inputted from the input/output signal 4, and the memory IC1 is left in a state where it is selected by the decoder 3. Selection signal 2 and write signal 12
is set to "L" and data is written to the memory IC1.
【0013】[0013]
【発明の効果】以上のようにこの発明によれば、入力デ
ータを判定し、メモリIC1をイネーブルにするように
したので、セキュリティーが守られる効果がある。As described above, according to the present invention, since the input data is determined and the memory IC1 is enabled, security is effectively protected.
【図1】この発明に係るメモリーカードの一実施例によ
る半導体記憶装置の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a semiconductor storage device according to an embodiment of a memory card according to the present invention.
【図2】この発明の他の実施例による読み書き込み可能
な半導体記憶装置の構成を示すブロック図である。FIG. 2 is a block diagram showing the configuration of a readable/writable semiconductor memory device according to another embodiment of the present invention.
【図3】従来の半導体記憶装置の構成を示すブロック図
である。FIG. 3 is a block diagram showing the configuration of a conventional semiconductor memory device.
1 メモリIC 2 選択信号 3 デコーダ 4 入出力信号 5 出力制御信号 6 アドレス信号 7 プログラム信号 8 固有データ 9 論理素子 10 AND回路 11 ラッチ回路 12 書き込み制御信号 1 Memory IC 2 Selection signal 3 Decoder 4 Input/output signal 5 Output control signal 6 Address signal 7 Program signal 8. Unique data 9 Logic element 10 AND circuit 11 Latch circuit 12 Write control signal
Claims (1)
有する半導体記憶装置において、内部に設定した固有デ
ータと入力データを比較する論理素子群、ラッチ回路を
設けたことを特徴とするメモリーカード。1. A memory card characterized in that a semiconductor memory device having a plurality of semiconductor memories and peripheral circuits is provided with a logic element group and a latch circuit for comparing internally set unique data and input data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107902A JPH04336694A (en) | 1991-05-14 | 1991-05-14 | Memory card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107902A JPH04336694A (en) | 1991-05-14 | 1991-05-14 | Memory card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04336694A true JPH04336694A (en) | 1992-11-24 |
Family
ID=14470970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3107902A Pending JPH04336694A (en) | 1991-05-14 | 1991-05-14 | Memory card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04336694A (en) |
-
1991
- 1991-05-14 JP JP3107902A patent/JPH04336694A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
US4748594A (en) | Integrated circuit device having a memory and majority logic | |
JP3467053B2 (en) | Method and apparatus for detecting an address transition to a write state machine interface circuit for flash memory | |
US6778451B2 (en) | Semiconductor memory device for masking all bits in a test write operation | |
JPH06131253A (en) | Management circuit of memory word | |
JPH04336694A (en) | Memory card | |
JPH01138694A (en) | Memory device | |
JP2837970B2 (en) | IC card | |
US5499210A (en) | Low power consumption semiconductor memory | |
KR910017284A (en) | Parity check method and device for memory chip | |
KR960009947B1 (en) | Refresh circuit of dram | |
JPS623504B2 (en) | ||
JPS63225839A (en) | Rom with security function | |
JPS59113600A (en) | Highly reliable storage circuit device | |
JPH023164A (en) | Dual port memory | |
JP2619671B2 (en) | Memory control circuit | |
JPS62256148A (en) | Read only memory integrated circuit | |
JPH0785680A (en) | Semiconductor memory | |
JPH04105298A (en) | Semiconductor memory integrated circuit | |
JP2919357B2 (en) | CPU interface circuit | |
KR20000065960A (en) | Semiconductor device having memory control circuit | |
JPH0492290A (en) | Semiconductor storage device | |
JPH03276346A (en) | Memory card | |
JPH0222473B2 (en) | ||
JPH04347786A (en) | Storage medium incorporating ic memory |