JPH04335704A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH04335704A
JPH04335704A JP10710591A JP10710591A JPH04335704A JP H04335704 A JPH04335704 A JP H04335704A JP 10710591 A JP10710591 A JP 10710591A JP 10710591 A JP10710591 A JP 10710591A JP H04335704 A JPH04335704 A JP H04335704A
Authority
JP
Japan
Prior art keywords
circuit
data
frequency
oscillation
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10710591A
Other languages
English (en)
Other versions
JP3160931B2 (ja
Inventor
Mikio Shigemori
三喜男 重盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10710591A priority Critical patent/JP3160931B2/ja
Publication of JPH04335704A publication Critical patent/JPH04335704A/ja
Application granted granted Critical
Publication of JP3160931B2 publication Critical patent/JP3160931B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10Tuning of a resonator by means of digitally controlled capacitor bank

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、発振回路に係り、特に
圧電振動子を用いた発振器の発振周波数が可変できる水
晶発振回路に関する。
【0002】
【従来の技術】圧電振動子を用いた発振回路は、圧電振
動子の共振周波数のバラツキや回路の負荷容量バラツキ
や発振回路実装及び封止時の熱衝撃により、発振周波数
に当然ながらバラツキを有している。したがって、特に
高精度な発振周波数を要求される時には無調整では目的
の発振周波数範囲に入らない事があり、調整しなくては
ならない。
【0003】図3は従来の圧電振動子を用いた発振器の
回路図である。121はインバーター増幅器、122は
フィードバック抵抗でインバーター増幅器121のゲー
トとドレイン間に接続されている。123はゲートコン
デンサで、インバーター増幅器121のゲートに接続さ
れている124はドレインコンデンサで、インバーター
増幅器121のドレインに接続されている。125は容
量値を可変できるトリマーコンデンサであり、インバー
ター増幅器121のゲートに接続されている。123,
124,125のコンデンサ類は片側が電源のVDD又
はVSSに接続され高周波的に接地されている。126
は圧電振動子でインバーター増幅器121のゲート、ド
レイン間に接続されている。この様に構成した発振回路
において発振周波数を調整するには、トリマーコンデン
サ125をドライバー等の工具で回転させて行なってい
た。
【0004】図4は従来の発振回路の他例を示す回路図
である。同図において図3の回路と異なるところは、ト
リマーコンデンサ125のかわりに、コンデンサ131
とスイッチ141で代表される直列体を複数並列に構成
した可変容量群が設けられている点である。この様に構
成した発振回路において発振周波数を調整するとは、ス
イッチ141,142,143,144をハンダ付けに
より任意にショート又はオープンにして行なっていた。
【0005】
【発明が解決しようとする課題】従来の発振回路では、
トリマーコンデンサ125を回転させ発振周波数調整す
るので、調整工程が自動化できない、時間がかかる等の
他、調整用の穴を設ける必要があるので気密性がなくな
り耐湿性が悪くなったり、トリマーコンデンサは回転機
構を持つので振動、衝撃でローターが回転し発振周波数
がズレる欠点がある。
【0006】又、図4に示す可変容量群を用いた発振回
路では、スイッチ切換えによる周波数調整に時間がかか
る他、発振ループを構成する容量が回路の外部に複数の
外部端子として配線されるので発振特性が悪くなったり
、調整後金属キャップの封止や、モールドによる封止を
行なうと調整時の周波数が浮遊容量の変化や熱衝撃でズ
レて周波数精度が悪くなる欠点がある。
【0007】そこで本発明は、周波数調整が自動調整可
能で、かつ迅速に周波数調整ができる事、外部端子を少
なくし、発振回路の実装、封止後に周波数調整ができる
様にする事で封止後の周波数シフトをなくし、気密性も
向上させ、周波数可変回路を回転機構等の可動部分をな
くしIC化し耐振動性、耐衝撃性を向上させ、かつ小型
化させる事、以上を特徴とする発振回路を提供すること
にある。
【0008】
【課題を解決するための手段】上記の目的を達成する為
本発明の発振回路は、圧電振動子を発振させる発振部と
、前記圧電振動子の負荷容量を可変する容量アレイと、
前記容量アレイを制御するデータを外部から入力するデ
ータ入力回路と、前記容量アレイを制御するデータを記
憶するPROM回路と、前記データ入力回路のデータを
容量アレイへ送出する動作と、前記PROM回路のデー
タを容量アレイへ送出する動作と、前記データ入力回路
のデータをPROM回路へ送出する動作の3種類の動作
を制御するデータ制御回路とから構成されている。
【0009】
【作用】可変容量素子として、コンデンサとスイッチン
グトランジスタの直列体を複数並列に構成した容量アレ
イを使用するので、スイッチングトランジスタのオン又
はオフをデジタルデータで制御、周波数調整が可能にな
る。周波数調整時には、外部からのデータで直接容量ア
レイを制御し目的の周波数に合せ込む。次にその時のデ
ータをPROM回路に記憶させる。通常動作時は、PR
OM回路に記憶させたデータにより容量アレイを制御す
るので恒に周波数は目的の周波数範囲内に入る。以上の
様に動作するので、周波数調整が自動化でき、周波数の
経時変化耐振性・耐衝撃性に優れ、回路のIC化ができ
るので小型、気密化ができる。
【0010】
【実施例】以下、本発明の実施例について説明する。図
1は、本発明の一実施例を示すブロック図で、1は圧電
振動子、2は発振部で、圧電振動子を発振させる回路で
ある。4はデータ入力回路で、発振回路の外部から入力
されるデータを周波数調整データとして内部で処理でき
る形にデータを変換させる。データ入力回路4は、一例
としてシフトレジスタが上げられこの場合外部からシリ
アルのデータを入力しパラレルのデータに変換し内部回
路に送出する。5は外部からのデータを入力する端子で
ある。6は容量アレイで、コンデンサとスイッチングト
ランジスタの直列体を複数並列に構成した回路で容量ア
レイの片側電極は圧電振動子に接続され、もう一つの片
側電極は高周波的に接地される為、容量アレイ6は圧電
振動子の可変できる負荷容量として働く。スイッチング
トランジスタのゲートを制御する事により容量アレイ6
の容量が可変できる。7はPROM回路で、データ入力
回路4からのデータを記憶する事ができ、又その記憶デ
ータで容量アレイ6を制御する事ができる。8はデータ
制御回路で、周波数調整時にはデータ入力回路4からの
データを容量アレイ6と分周選択回路10に送り、デー
タ記憶時にはデータ入力回路4からのデータをPROM
回路7へ送り、発振回路の通常動作時にはPROM回路
7の記憶データを容量アレイ6と分周選択回路10へ送
る、以上3つの動作を行ないデータの制御をする。3は
、以上のデータ制御のコントロールをする端子である。 9は分周回路で、発振部2からの源振信号を1/2,1
/4,1/8…と分周する回路である。10は分周選択
回路で、分周回路9の分周信号と源振信号をデータ制御
回路8からの制御データにより選択する。11は出力バ
ッファで、分周選択回路10で選択された信号を増幅し
発振回路外部へ出力する。次に発振部2と容量アレイ6
の構成を詳しく表わしたのが図2である。この図におい
て、21はインバーター増幅器、22はフィードバック
抵抗で、インバーター増幅器のゲートとドレインに接続
されている。23はゲート容量でインバーター増幅器2
1のゲートに接続されており、24はドレイン容量でイ
ンバーター増幅器21のドレインに接続されている。少
なくとも以上の素子により構成されているのが発振部2
であり、圧電振動子1は発振部2の中のゲートとドレイ
ンに接続する。次に容量アレイ6の中を説明すると、3
1はコンデンサ、41はスイッチングトランジスタでこ
の2つの素子が直列に接続された直列体がある。 これと同様に32,33,34はコンデンサで、42,
43,44はスイッチングトランジスタでそれぞれのコ
ンデンサと直列に接続される。以上のコンデンサとスイ
ッチングトランジスタの直列体が並列に接続されて、片
側電極は発振部2のゲート側に接続され、他のB側電極
は、電源であるVDD又はVSSに高周波的に接地され
ている。この容量アレイ6の容量値を可変するにはスイ
ッチングトランジスタ41〜44それぞれを任意にオン
又はオフする事で行ない、これにはスイッチングトラン
ジスタ41〜44のゲートを制御する事で行なう。コン
デンサ31〜34の容量値の設定の例としては重み付け
した容量値で行なう。(たとえば1pF、2pF、4p
F、8pF)こうする事により少ない容量素子で広い容
量範囲を分解能を維持しながら可変する事ができる。当
然、容量とスイッチングコンデンサの直列体の数を増や
しても良い。
【0011】以上の様に構成した発振回路の周波数調整
と分周選択の方法と、調整、選択が終了した後それらの
データを記憶させる方法と、発振回路の通常動作時の動
きを順を追って説明する。
【0012】まず、発振回路の外部から周波数制御デー
タと、分周選択データをデータ入力端5から入力する。 シフトレジスタであるデータ入力回路4は入力されるシ
リアルのデータを順次入力していき、入力終了後パラレ
ルデータに変更する。データ制御回路8は、データ入力
回路から出力されるデータのうち、周波数制御データを
容量アレイ6に、分周選択データを分周選択回路10に
送る。容量アレイ6は、送られて来た周波数制御データ
にもとづきスイッチングトランジスタ4をオンあるいは
オフさせ周波数を変化させる。分周選択回路10は、デ
ータ制御回路から送られて来た分周選択データにもとづ
き分周信号か源振信号を選択する。以上の発振器外部か
らのデータ入力から周波数変化、分周選択までの動作を
、発振周波数を測定しながらくり返し目的の周波数範囲
へ調整する。
【0013】次に、周波数調整及び分周選択の操作によ
り得られたデータを記憶させるには、データ入力回路の
データをデータ制御回路を介してPROM回路へ送り、
PROM回路にデータを記憶させる。PROM回路は、
一旦記憶したデータは電源を切っても記憶しているので
周波数と分周選択は永久に持続できる。又、電気的ある
いは紫外線等により消去できるPROM回路を使用すれ
ばデータの変更も可能になり、周波数と分周選択の再調
整も可能になる。
【0014】次に、発振器の通常の動作では、PROM
回路に記憶された周波数制御と分周選択のデータがデー
タ制御回路を介して容量アレイと分周選択回路へ送られ
、そのデータにもとづき容量アレイと分周選択回路は動
作する。
【0015】以上の様に動作させることができるので、
周波数調整が、デジタルデータで行なえる様になり自動
化が簡単になる。又、データの入力をシリアルデータ入
力で行なえば発振回路外部に出る端子が少なくなり、金
属パッケージによる封止やトランスファーモールドによ
る封止後にこの端子からデータを入力し周波数調整を行
なえば発振回路の気密性の向上と、封止による周波数の
シフトがなくなる。又、PROM回路によるデータの記
憶と、コンデンサとスイッチングトランジスタで構成し
た容量アレイによる周波数制御である為、耐振性、耐衝
撃性、経時変化に優れる。又、すべての回路がIC化可
能なので小型化が可能になる。又、分周選択を外部から
のデータにより制御できるので、周波数調整時には源振
信号を出力させて源振信号を測定し周波数調整をしてお
き、周波数調整が終ってから分周選択を行ない目的の分
周選択を行なう事も可能である。こうする事により、測
定周波数が高い方が高速に又は高分解能に測定できるの
で、周波数調整が速く又は高精度に行なう事ができる。
【0016】以上の実施例では、容量アレイ6を発振部
2のゲート側に接続しているが、ドレイン側に接続して
も同様の効果が得られる。
【0017】又、本実施例では、容量アレイ6と分周選
択回路10の両方が内蔵されている構成であったが、容
量アレイ6だけであっても良い。
【0018】次に本実施例の実装例を図5に示す。1は
圧電振動子、51はICで、上記実施例で説明した発振
部、データ入力回路、容量アレイ、PROM回路、デー
タ制御回路、分周回路、分周選択回路、出力バッファが
含まれる。52は、発振回路を封止するパッケージで、
樹脂モールド、セラミック、金属等により封止される。 53はVDDリード、54はVSSリード、55は出力
リードでIC51とワイヤーボンディングで接続され、
パッケージ52の外部へ導出される。56はコントロー
ルリードでIC51のコントロール端子と接続しパッケ
ージ52の外部へ導出される。57はデータ入力リード
でIC51のデータ入力端子と接続し、パッケージ52
の外部へ導出される。以上の様に構成した発振回路を周
波数調整するには、VDDリード53とVSSリード5
4から電源を印加し、出力リード55から出力される発
振信号の周波数を測定し、周波数調整に必要なデータを
データ入力リード57から入力する。周波数が目的の範
囲に入るまでこれをくり返す。周波数調整が終了すれば
、PROMにデータを書き込む。以上の操作中IC内部
のデータの制御をコントロールリード56から行なう。 データの書き込み終了後、コントロールリード56とデ
ータ入力リード57を58のパッケージの端面から切断
する。これにより通常動作で不必要なリードはなくなり
リードのショート等の事故を防ぐ事ができる。
【0019】
【発明の効果】本発明によれば、圧電振動子の負荷容量
を可変する容量アレイとし、容量アレイと分周選択回路
を外部からのデータにより制御でき、又そのデータをP
ROM回路に記憶させ、通常動作時には記憶したデータ
にもとづき容量アレイと分周選択回路が動作する様にし
た事により、周波数調整が自動化可能で迅速に周波数調
整ができる事、周波数調整用に発振回路外部に出る端子
が少なくなり、発振回路の封止(パッケージング)後に
、周波数調整を行なえるので発振回路気密性の向上と、
封止による周波数のシフトがなくなる事、PROM回路
によるデータの記憶と、コンデンサとスイッチングトラ
ンジスタで構成した容量アレイによる周波数制御である
為、耐振性、耐衝撃性、経時変化に優れる事、すべての
回路がIC化可能なので小型化できる事、周波数調整時
には源振信号を出力させ調整し、周波数調整終了後分周
選択を行なえるので周波数調整が速く又は高精度に行な
える事、以上の効果がある。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】本発明の実施例の発振部と容量アレイの回路構
成の一例を示す回路図である。
【図3】従来の発振回路の第1例を示す回路図である。
【図4】従来の発振回路の第2例を示す回路図である。
【図5】本発明の実装例を示す図である。
【符号の説明】
1  圧電振動子 2  発振部 3  コントロール端子 4  データ入力回路 5  データ入力端子 6  容量アレイ 7  PROM回路 8  データ制御回路 9  分周回路 10  分周選択回路 11  出力バッファ 21  インバーター増幅器 22  フィードバック抵抗 23  ゲート容量 24  ドレイン容量

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】少なくとも圧電振動子を発振させる発振部
    、前記圧電振動子の負荷容量を可変する容量アレイ、前
    記容量アレイを制御するデータを外部から入力するデー
    タ入力回路、前記容量アレイを制御するデータを記憶す
    るPROM回路、前記データ入力回路のデータを容量ア
    レイへ送出する動作と、前記PROM回路のデータを容
    量アレイへ送出する動作と、前記データ入力回路のデー
    タをPROM回路へ送出する動作を制御するデータ制御
    回路を有する事を特徴とする発振回路。
  2. 【請求項2】少なくとも圧電振動子を発振させる発振部
    、前記発振部の源振信号を分周する分周回路、前記分周
    回路の各分周信号及び前記源振信号を選択する分周選択
    回路、前記分周選択回路を制御するデータを外部から入
    力するデータ入力回路、前記分周選択回路を制御するデ
    ータを記憶するPROM回路、前記データ入力回路のデ
    ータを分周選択回路へ送出する動作と、前記PROM回
    路のデータを分周選択回路へ送出する動作と、前記デー
    タ入力回路のデータをPROM回路へ送出する動作を制
    御するデータ制御回路を有する事を特徴とする発振回路
  3. 【請求項3】少なくともデータ入力端子とコントロール
    端子がパッケージ外部に導出されていて、周波数調整後
    、前記データ入力端子と前記コントロール端子はパッケ
    ージの端面から切断される事を特徴とする請求項1,2
    記載の発振回路。
JP10710591A 1991-05-13 1991-05-13 発振回路 Expired - Lifetime JP3160931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10710591A JP3160931B2 (ja) 1991-05-13 1991-05-13 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10710591A JP3160931B2 (ja) 1991-05-13 1991-05-13 発振回路

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP09183577A Division JP3114658B2 (ja) 1997-07-09 1997-07-09 発振回路の周波数調整方法
JP18357997A Division JP3359845B2 (ja) 1997-07-09 1997-07-09 発振回路及びその製造方法
JP09183578A Division JP3114659B2 (ja) 1997-07-09 1997-07-09 発振回路の周波数調整方法

Publications (2)

Publication Number Publication Date
JPH04335704A true JPH04335704A (ja) 1992-11-24
JP3160931B2 JP3160931B2 (ja) 2001-04-25

Family

ID=14450591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10710591A Expired - Lifetime JP3160931B2 (ja) 1991-05-13 1991-05-13 発振回路

Country Status (1)

Country Link
JP (1) JP3160931B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
US6154095A (en) * 1997-02-27 2000-11-28 Seiko Epson Corporation Phase locked loop clock source provided with a plurality of frequency adjustments
JP2003505902A (ja) * 1999-07-19 2003-02-12 ケンブリッジ シリコン ラジオ リミテッド 可変周波数発振器
WO2003063335A1 (fr) * 2002-01-21 2003-07-31 Citizen Watch Co., Ltd. Oscillateur du type a compensation de temperature
JP2010016513A (ja) * 2008-07-02 2010-01-21 Nippon Dempa Kogyo Co Ltd 発振器
JP2012235203A (ja) * 2011-04-28 2012-11-29 Seiko Npc Corp 水晶発振器及びその組立方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
US6154095A (en) * 1997-02-27 2000-11-28 Seiko Epson Corporation Phase locked loop clock source provided with a plurality of frequency adjustments
US6337600B1 (en) 1997-02-27 2002-01-08 Seiko Epson Corporation Oscillator and oscillation frequency setting method for the oscillator
JP2003505902A (ja) * 1999-07-19 2003-02-12 ケンブリッジ シリコン ラジオ リミテッド 可変周波数発振器
JP4794790B2 (ja) * 1999-07-19 2011-10-19 ケンブリッジ シリコン ラジオ リミテッド 可変周波数発振器
WO2003063335A1 (fr) * 2002-01-21 2003-07-31 Citizen Watch Co., Ltd. Oscillateur du type a compensation de temperature
KR100797661B1 (ko) * 2002-01-21 2008-01-23 시티즌 홀딩스 가부시키가이샤 온도보상형 발진기
US7583157B2 (en) 2002-01-21 2009-09-01 Citizen Holdings Co., Ltd. Method of manufacturing a temperature compensated oscillator
JP2010016513A (ja) * 2008-07-02 2010-01-21 Nippon Dempa Kogyo Co Ltd 発振器
JP2012235203A (ja) * 2011-04-28 2012-11-29 Seiko Npc Corp 水晶発振器及びその組立方法

Also Published As

Publication number Publication date
JP3160931B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
US7583157B2 (en) Method of manufacturing a temperature compensated oscillator
CN101305514A (zh) 温度补偿型振荡器以及其制造方法
US20010048349A1 (en) Temperature compensated oscillator, its manufacturing method, and integrated circuit for temperature compensated oscillator
KR20070053771A (ko) 비휘발성 프로그램 가능 수정 발진기 회로
JPH04335704A (ja) 発振回路
JP2001057509A (ja) 発振回路
JP3114659B2 (ja) 発振回路の周波数調整方法
US4300224A (en) Electronic timepiece
JP3114658B2 (ja) 発振回路の周波数調整方法
JP3359845B2 (ja) 発振回路及びその製造方法
US20220209717A1 (en) Circuit Device And Oscillator
CN100420020C (zh) 内建高精度频率振荡器的集成电路芯片
JP4545769B2 (ja) 温度補償型発振器
CN112117969A (zh) 电路装置、振荡器、电子设备以及移动体
JPH09298422A (ja) Tco回路
JPH06140838A (ja) 水晶発振器
JP2001186020A (ja) 発振装置およびその発振周波数設定方法
JPH07115323A (ja) 発振器
US11929710B2 (en) Oscillator
JPH025605A (ja) 温度補償型発振器
CN113179086B (zh) 振荡电路、振荡器和振荡电路的动作模式切换方法
JPH1041746A (ja) 圧電発振器
JPH06152245A (ja) 水晶発振器
JPH11258090A (ja) 静電容量型センサ装置
JP2584991B2 (ja) デジタル制御温度補償型水晶発振器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11