JPH04333226A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04333226A
JPH04333226A JP10252391A JP10252391A JPH04333226A JP H04333226 A JPH04333226 A JP H04333226A JP 10252391 A JP10252391 A JP 10252391A JP 10252391 A JP10252391 A JP 10252391A JP H04333226 A JPH04333226 A JP H04333226A
Authority
JP
Japan
Prior art keywords
tungsten
contact hole
cvd
layer
contact holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10252391A
Other languages
Japanese (ja)
Inventor
Hiromi Hattori
服部 弘美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10252391A priority Critical patent/JPH04333226A/en
Publication of JPH04333226A publication Critical patent/JPH04333226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a stabilized metallic wiring by evenly filling up contact holes in high aspect ratio with a metal. CONSTITUTION:An interlayer insulating film 5 is formed on a silicon substrate 12 and after making contact holes 6 by etching away said insulating film 5, these holes 6 are filled up with tungsten 7 by selective CVD-tungsten step using WF6 and SiH4. Next, after the formation of bonded layers 8 comprising Ti, TiW, etc., by sputtering step, another tungsten 9 is grown on the whole surface to completely fill up the contact holes 6.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。より詳しくは、電気導通部の形成方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. More specifically, the present invention relates to a method of forming an electrically conductive portion.

【0002】0002

【従来の技術】近年、半導体装置の微細化に伴いコンタ
クト穴の径も微細化し、コンタクト穴の深さ対径の比(
アスぺクト比)はますます大きくなっており、通常のス
パッタによる薄膜形成法ではコンタクト穴の内部にまで
配線材料を被覆させることが困難となってきている。 この問題を解決するものとして、従来、タングステンの
ような高融点金属の化学気相成長法(以下「CVD法」
)がある。CVD法には、選択成長法と全面成長法があ
る。選択成長CVD法では、条件を適当に選ぶ事により
、絶縁膜上には成長せず、Siやシリサイドや金属上に
のみ成長するという性質を利用して、コンタクト穴内に
タングステンを成長させることにより、コンタクト穴を
埋め込み、アスペクト比の低減が行なわれる。全面成長
法では、予めスパッタ法によりTiやTiWなどの密着
層を被覆した後、タングステンを全面成長させてコンタ
クト穴を埋め込むことができる。
[Background Art] In recent years, with the miniaturization of semiconductor devices, the diameter of contact holes has also become smaller, and the ratio of the depth to diameter of contact holes (
As the aspect ratio (aspect ratio) is getting larger and larger, it is becoming difficult to coat the inside of the contact hole with the wiring material using the normal thin film forming method using sputtering. To solve this problem, chemical vapor deposition (hereinafter referred to as "CVD method") of high-melting point metals such as tungsten has conventionally been used.
). The CVD method includes a selective growth method and an all-over growth method. In the selective growth CVD method, by appropriately selecting conditions, tungsten does not grow on the insulating film, but grows only on Si, silicide, and metal, and by growing tungsten inside the contact hole, Contact holes are filled in to reduce the aspect ratio. In the full-surface growth method, the contact hole can be filled by covering the entire surface with an adhesion layer such as Ti or TiW by sputtering and then growing tungsten over the entire surface.

【0003】0003

【発明が解決しようとする課題】タングステンを全面成
長法により成長させる場合必要なスパッタTiやTiW
などの密着層は、タングステンと絶縁膜とを密着させる
ためだけでなく、タングステン成長時にSiを浸食する
ことを抑制するためのバリアメタルとしても必要不可欠
であるが、コンタクト穴のアスペクト比が大きくなるに
つれ、通常のスパッタによる薄膜形成法ではコンタクト
穴の内部にまで密着層を必要量被覆させることが困難と
なってきている。全面成長法が適用可能なコンタクトの
アスペクト比の限界は、約2.5程度といわれている。
[Problem to be solved by the invention] Sputtering of Ti and TiW required when growing tungsten by the full surface growth method
An adhesion layer such as tungsten is essential not only for adhering tungsten and an insulating film but also as a barrier metal to suppress Si erosion during tungsten growth, but it increases the aspect ratio of the contact hole. As a result, it has become difficult to coat the inside of the contact hole with the required amount of adhesive layer using the conventional thin film forming method using sputtering. It is said that the limit of the aspect ratio of a contact to which the full surface growth method can be applied is about 2.5.

【0004】一方、選択成長法によりコンタクト穴のタ
ングステン埋め込みを行う場合、コンタクト穴のアスペ
クト比が大きくなるほど成長速度が遅くなるという性質
があり、埋め込むコンタクト穴のアスペクト比が大きく
なるほど、長時間を要すので、選択性が崩れ絶縁膜上に
、タングステン核が形成しやすくなる。また、実デバイ
スではさまざまな深さのコンタクトが混在し、全てのコ
ンタクトに最適な膜厚を得ることは難しい。
On the other hand, when filling a contact hole with tungsten using the selective growth method, the growth rate slows down as the aspect ratio of the contact hole increases, and the longer the aspect ratio of the contact hole to fill, the longer it takes. Therefore, the selectivity deteriorates and tungsten nuclei are easily formed on the insulating film. Furthermore, in actual devices, contacts of various depths coexist, making it difficult to obtain the optimal film thickness for all contacts.

【0005】近年、ますますLSIの微細化が進み、コ
ンタクト穴のアスペクト比も大きくなってきたことから
、上記の問題が無視できなくなってくる。この発明は上
記の事情を考慮してなされたもので、高アスペクト比の
コンタクト穴を均一に埋め込める半導体装置の製造方法
を提供することを目的とするものである。
[0005] In recent years, as LSIs have become increasingly finer and the aspect ratio of contact holes has become larger, the above problems can no longer be ignored. The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can uniformly fill a contact hole with a high aspect ratio.

【0006】[0006]

【課題を解決するための手段】この発明によれば、シリ
コン基板上に絶縁層を形成し、該絶縁層をエッチングし
てコンタクト穴を開口し、該コンタクト穴の途中まで、
WF6とSiH4を用いて、選択CVD−タングステン
法によってタングステンを埋め込み、次にTiやTiW
などの密着層をスパッタ法により形成した後、タングス
テンを全面成長し、コンタクト穴を完全に埋め込むこと
を特徴とする、半導体装置の製造方法が提供される。
According to the present invention, an insulating layer is formed on a silicon substrate, a contact hole is opened by etching the insulating layer, and a contact hole is formed halfway into the contact hole.
Using WF6 and SiH4, tungsten is embedded by selective CVD-tungsten method, and then Ti and TiW are implanted.
A method of manufacturing a semiconductor device is provided, which is characterized in that after forming an adhesive layer such as by sputtering, tungsten is grown on the entire surface to completely fill a contact hole.

【0007】この発明におけるタングステン配線は、例
えば、N+Si、P+Si及びWSixの層からなる素
子へ信号を入力または出力するためのものであって、こ
れらの層に至るコンタクト穴に、WF6とSiH4とを
用いた選択CVD−タングステン法と全面CVD−タン
グステン法との組み合わせによって、タングステンを堆
積して形成することができる。この発明において、不純
物拡散層は、絶縁膜を形成する前に、不純物としてドー
パントをイオン注入して形成される。この発明における
CVD−タングステン法は、当該分野で公知の条件のも
とで実施されるものであってよい。選択タングステンは
、CVD装置の中に配置した基板を250℃〜350℃
に加熱し、WF6とSiH4とを例えば30/24〜3
0/16の流量比とし、圧力を例えば0.01〜0.1
2Torrとして、コンタクト穴に、通常0.5〜0.
7μmの厚さを堆積する。次に、スパッタ法によりTi
やTiWを500から1000Å堆積し、更に、この密
着層上に全面タングステンは、CVD装置の中に配置し
た基板を410℃〜450℃に加熱し、WF6とH2と
を例えば450/65〜520/80sccmの流量と
し、圧力を例えば70〜90Torrとして、通常0.
4〜0.7μmの厚さを堆積し、コンタクト穴を完全に
埋め込む。次に、絶縁膜上のタングステンをエッチバッ
クして、コンタクト穴埋め込みプラグを形成し、その上
に、配線等を形成して半導体装置を製造することができ
る。
[0007] The tungsten wiring in the present invention is for inputting or outputting signals to an element consisting of layers of N+Si, P+Si, and WSix, and WF6 and SiH4 are inserted into contact holes leading to these layers. Tungsten can be deposited and formed by a combination of the selective CVD-tungsten method and the full-surface CVD-tungsten method used. In this invention, the impurity diffusion layer is formed by ion-implanting a dopant as an impurity before forming the insulating film. The CVD-tungsten method in this invention may be carried out under conditions known in the art. Selective tungsten heats the substrate placed in the CVD equipment at 250°C to 350°C.
For example, WF6 and SiH4 are heated to 30/24 to 3
The flow rate ratio is 0/16, and the pressure is, for example, 0.01 to 0.1.
At 2 Torr, the contact hole is usually 0.5 to 0.
Deposit a thickness of 7 μm. Next, by sputtering, Ti
500 to 1000 Å of tungsten is deposited on this adhesion layer, and the substrate placed in a CVD apparatus is heated to 410°C to 450°C, and WF6 and H2 are deposited, for example, at 450/65 to 520/400°C. The flow rate is 80 sccm and the pressure is, for example, 70 to 90 Torr, usually 0.
A thickness of 4-0.7 μm is deposited to completely fill the contact hole. Next, the tungsten on the insulating film is etched back to form a contact hole filling plug, and wiring and the like are formed thereon to manufacture a semiconductor device.

【0008】[0008]

【作用】コンタクト穴の途中まで、WF6とSiH4を
用いて、選択CVD−タングステン法によってタングス
テンを埋め込み、次に、TiやTiWなどの密着層をス
パッタ法により形成した後、タングステンを全面成長し
、コンタクト穴を埋め込むので、選択CVD法でアスペ
クト比の低減がはかれ、選択CVD時に万が一タングス
テン核が発生しても、続いて全面にタングステンを成長
させるので、エッチバック時に核が除去できる。全面成
長法によるので様々な深さのコンタクト穴を完全に埋め
込むことが可能になる。つまり、選択成長と全面成長を
組み合わせることで両者の欠点を互いに補い合い、高ア
スペクト比のコンタクト穴の均一な埋め込みが可能とな
る。
[Operation] Tungsten is buried halfway into the contact hole by selective CVD-tungsten using WF6 and SiH4. Next, an adhesion layer of Ti or TiW is formed by sputtering, and then tungsten is grown on the entire surface. Since the contact hole is filled, the aspect ratio can be reduced by selective CVD, and even if tungsten nuclei are generated during selective CVD, tungsten is subsequently grown over the entire surface, so the nuclei can be removed during etchback. Since the entire surface growth method is used, it is possible to completely fill contact holes of various depths. In other words, by combining selective growth and full-surface growth, the shortcomings of both are mutually compensated for, making it possible to uniformly fill contact holes with a high aspect ratio.

【0009】[0009]

【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。SRAMのコンタクト穴埋め込みに、選択CVD
及び全面CVDの併用タングステン法を用いた半導体装
置成製造方法について説明する。図1の(a)に示すよ
うに、シリコン基板12上に、素子分離領域1、WSi
x層2B及びポリSi層2Aの積層構造からなるゲート
電極2、N+Si層3およびP+Si層4からなる素子
を形成した後、層間絶縁膜5をCVD法により堆積し、
この層間絶縁膜をフォトリソグラフィ法によりエッチン
グして、N+Si層3及びP+Si層4上、ゲート電極
2のWSix層2B上にコンタクト穴6を開口する。コ
ンタクト穴は、いずれも径が0.3μm、N+、P+S
i層上の深さが1.0μmで、WSix層上の深さが0
.8μmである。シリコン基板を1%のバッファードフ
ッ酸に45秒間浸し、素子上の自然酸化膜を除去した後
、(b)に示すように、成膜温度270℃、圧力を0.
02Torr、WF6とSiH4の流量をそれぞれ10
sccm及び8sccmとして、コンタクト穴が0.5
μm埋め込めるまで240秒間の選択CVDタングステ
ン層7の成長を行なった。次に、図1(c)に示すよう
に、TiW8を500Åスパッタし、(d)に示すよう
に、基板温度430℃、圧力を80Torr、WF6と
H2の流量をそれぞれ500sccm及び75sccm
として60秒間で0.4μm厚さのタングステン層9を
全面成長する。続いて、(e)に示すように、エッチバ
ックを行い、層間絶縁膜上のタングステンとTiWを除
去し、コンタクト穴埋め込みプラグが完成する。
EXAMPLES Examples of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following examples. Selective CVD for filling SRAM contact holes
A semiconductor device fabrication method using the tungsten method combined with full-surface CVD will be described. As shown in FIG. 1(a), on a silicon substrate 12, an element isolation region 1, a WSi
After forming an element consisting of a gate electrode 2 having a stacked structure of an x layer 2B and a poly-Si layer 2A, an N+Si layer 3 and a P+Si layer 4, an interlayer insulating film 5 is deposited by the CVD method.
This interlayer insulating film is etched by photolithography to open contact holes 6 on the N+Si layer 3 and P+Si layer 4 and on the WSix layer 2B of the gate electrode 2. The contact holes are all 0.3 μm in diameter, N+, P+S.
The depth above the i layer is 1.0 μm and the depth above the WSix layer is 0.
.. It is 8 μm. After immersing the silicon substrate in 1% buffered hydrofluoric acid for 45 seconds to remove the natural oxide film on the device, the film formation temperature was 270°C and the pressure was 0.5°C, as shown in (b).
02 Torr, the flow rates of WF6 and SiH4 were each 10
sccm and 8 sccm, contact hole is 0.5
The selective CVD tungsten layer 7 was grown for 240 seconds until it was buried by μm. Next, as shown in FIG. 1(c), TiW8 was sputtered to a thickness of 500 Å, and as shown in FIG. 1(d), the substrate temperature was 430°C, the pressure was 80 Torr, and the flow rates of WF6 and H2 were 500 sccm and 75 sccm, respectively.
As a result, a 0.4 μm thick tungsten layer 9 is grown over the entire surface in 60 seconds. Subsequently, as shown in (e), etchback is performed to remove the tungsten and TiW on the interlayer insulating film, and the contact hole filling plug is completed.

【0010】図2に、選択タングステンCVDのみで埋
め込んだ場合を示す。層間絶縁膜5上にタングステン核
10が発生し、また、浅いコンタクト穴に合わせて埋め
込んだ場合、深いコンタクト穴部で、続くAl配線の断
線が生じ易くなる。また、図3に、全面タングステンC
VDのみで埋め込んだ場合を示す。密着層8をスパッタ
で堆積した場合、高アスペクト比のコンタクト穴底部で
バリアメタルとして十分な膜厚が得られず、タングステ
ンを全面成長するときに下地Si等への侵食11が発生
し、コンタクト特性が劣化する。
FIG. 2 shows a case where tungsten is buried only by selective tungsten CVD. If tungsten nuclei 10 are generated on the interlayer insulating film 5 and buried in a shallow contact hole, subsequent disconnection of the Al wiring is likely to occur in the deep contact hole. In addition, in Figure 3, the entire tungsten C
This shows the case where only the VD is embedded. When the adhesion layer 8 is deposited by sputtering, a sufficient film thickness as a barrier metal cannot be obtained at the bottom of a contact hole with a high aspect ratio, and when tungsten is grown on the entire surface, erosion 11 of the underlying Si etc. occurs, which deteriorates the contact characteristics. deteriorates.

【0011】[0011]

【発明の効果】以上詳細に説明したように、この発明に
よれば、高アスペクト比のコンタクト穴が均一に埋め込
め、安定したメタル配線を形成することが可能になる。
As described above in detail, according to the present invention, contact holes with a high aspect ratio can be filled uniformly, and stable metal wiring can be formed.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の実施例の構成を示す半導体装置の製
造工程説明図である。
FIG. 1 is an explanatory diagram of the manufacturing process of a semiconductor device showing the configuration of an embodiment of the present invention.

【図2】従来技術によって製造された半導体装置の断面
図である。
FIG. 2 is a cross-sectional view of a semiconductor device manufactured by a conventional technique.

【図3】従来技術によって製造された半導体装置の断面
図である。
FIG. 3 is a cross-sectional view of a semiconductor device manufactured by a conventional technique.

【符号の説明】[Explanation of symbols]

1    素子分離領域 2    ゲート電極 2A  ポリSi層 2B  WSix層 3    N+Si層 4    P+Si層 5    層間絶縁膜 6    コンタクト穴 7    選択CVDタングステン 8    TiW 9    全面CVDタングステン 10    タングステン核 11    シリコン基板侵食 12    シリコン基板 1 Element isolation region 2 Gate electrode 2A Poly-Si layer 2B WSix layer 3 N+Si layer 4 P+Si layer 5 Interlayer insulation film 6 Contact hole 7 Selected CVD tungsten 8 TiW 9 Fully CVD tungsten 10 Tungsten core 11 Silicon substrate erosion 12 Silicon substrate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  シリコン基板上に絶縁層を形成し、該
絶縁層をエッチングしてコンタクト穴を開口し、該コン
タクト穴に、WF6とSiH4を用いて、選択CVD−
タングステン法によってタングステンを埋め込み、アス
ペクト比を低減した後、ブランケットCVD−タングス
テン法によってタングステンを全面成長させることを特
徴とする、半導体装置の製造方法。
1. An insulating layer is formed on a silicon substrate, the insulating layer is etched to open a contact hole, and WF6 and SiH4 are used in the contact hole to form a selective CVD-
1. A method of manufacturing a semiconductor device, which comprises embedding tungsten using a tungsten method to reduce an aspect ratio, and then growing tungsten on the entire surface using a blanket CVD-tungsten method.
JP10252391A 1991-05-08 1991-05-08 Manufacture of semiconductor device Pending JPH04333226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10252391A JPH04333226A (en) 1991-05-08 1991-05-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10252391A JPH04333226A (en) 1991-05-08 1991-05-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04333226A true JPH04333226A (en) 1992-11-20

Family

ID=14329699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10252391A Pending JPH04333226A (en) 1991-05-08 1991-05-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04333226A (en)

Similar Documents

Publication Publication Date Title
JP2832824B2 (en) Method for forming wiring of semiconductor device
JPH04142061A (en) Formation of tungsten plug
JP2000228372A (en) Manufacture of semiconductor device
JP2616402B2 (en) Method for manufacturing semiconductor device
JPH05347269A (en) Manufacture of semiconductor device
JP2733396B2 (en) Method for manufacturing semiconductor device
JP3246046B2 (en) Deposition method of refractory metal film
JPH043455A (en) Soi transistor laminated semiconductor device and manufacture thereof
JPH04333226A (en) Manufacture of semiconductor device
JPS6355932A (en) Manufacture of semiconductor device
JP2702007B2 (en) Method for manufacturing semiconductor device
JP2836371B2 (en) Method for manufacturing semiconductor device
KR100443353B1 (en) Method for forming barrier metal layer of semiconductor device to embody thermal stability and prevent contact resistance from being increased by high temperature heat treatment
JP2706388B2 (en) Method for manufacturing semiconductor device
JPH1064844A (en) Plug forming method for semiconductor element
JPH10209280A (en) Manufacture of semiconductor device
JPH0430421A (en) Selective metal growth method
JPH0562929A (en) Manufacturing method of semiconductor device
JPH053170A (en) Forming method of blanket tungsten plug
JP2543192B2 (en) Semiconductor device and manufacturing method thereof
JP2694950B2 (en) Method of forming high melting point metal film
JPH0594965A (en) Manufacture of semiconductor device
JPH0582472A (en) Manufacture of semiconductor device
JPH03280545A (en) Wiring forming method of semiconductor device
JP2985218B2 (en) Semiconductor device and manufacturing method thereof