JPH0582472A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0582472A
JPH0582472A JP4671492A JP4671492A JPH0582472A JP H0582472 A JPH0582472 A JP H0582472A JP 4671492 A JP4671492 A JP 4671492A JP 4671492 A JP4671492 A JP 4671492A JP H0582472 A JPH0582472 A JP H0582472A
Authority
JP
Japan
Prior art keywords
layer
tungsten
contact hole
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4671492A
Other languages
Japanese (ja)
Inventor
Hiromi Hattori
弘美 服部
Osamu Yamazaki
治 山崎
Nobunori Fukushima
信教 福島
Kazuyo Nakamura
一世 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH0582472A publication Critical patent/JPH0582472A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To enable the contact holes at high aspect ratio to be buried evenly by a method wherein a conductive film containing W is formed in the first contact hole and nearby part thereto and after depositing an insulating film, the W is buried in the second contact hole by selective CVD-tungsten process. CONSTITUTION:The first contact hole 6 is made in the NSix layer 2B of a gate electrode 2 on an N<+> Si layer 3 and a P<+> Si layer 4. Next, P point and BF2 irons are respectively implanted in the N<+> Si layer 3 and the P<+> Si layer 4 using photoresist as a mask. Next, WSi2 is etched on a leading-out electrode 9. Next, a deposited insulating film 10 is etched to lead out WSi2 to make the second contact hole in the leading-out electrode 9. Next, a selective CVD tungsten layer 12 is grown; a TiW 13 is sputtered; tungsten 14 is grown on the whole surface; and finally, the tungsten layer 12 and the TiW 13 on the interlayer insulating film 10 are removed. Through these procedures, a favorable buried shape and the contact characteristics can be dis-played.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。より詳しくは、電気導通部の形成方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. More specifically, the present invention relates to a method of forming an electric conduction part.

【0002】[0002]

【従来の技術】近年、半導体装置の微細化に伴いコンタ
クト穴の径も微細化し、コンタクト穴の深さ対径の比
(アスペクト比)はますます大きくなっており、通常の
スパッタによる薄膜形成法ではコンタクト穴の内部にま
で配線材料を被覆させることが困難となってきている。
この問題を解決するものとして、従来、タングステンの
ような高融点金属の化学気相成長法(以下CVD法)が
ある。CVD法には、選択成長法と全面成長法がある。
選択成長CVD法で、条件を適当に選ぶ事により絶縁膜
上には成長せず、Siやシリサイドや金属上にのみ成長
するという性質を利用してコンタクト穴内にタングステ
ンを成長させることにより、コンタクト穴を埋め込みア
スペクト比の低減が行われる。全面成長法ではあらかじ
めスパッタ法によりTiやTiWやWSixなどの密着
層を被覆したあと、タングステンを全面成長させてコン
タクト穴を埋め込むことができる。
2. Description of the Related Art In recent years, with the miniaturization of semiconductor devices, the diameter of contact holes has become finer, and the depth-to-diameter ratio (aspect ratio) of the contact holes has become larger and larger. Then, it has become difficult to coat the wiring material even inside the contact hole.
As a solution to this problem, conventionally, there is a chemical vapor deposition method (hereinafter referred to as a CVD method) of a refractory metal such as tungsten. The CVD method includes a selective growth method and a blanket growth method.
In the selective growth CVD method, tungsten is grown in the contact hole by utilizing the property that it does not grow on the insulating film but grows only on Si, silicide or metal by appropriately selecting the conditions. The embedded aspect ratio is reduced. In the overall growth method, it is possible to cover the adhesion layer such as Ti, TiW, or WSix in advance by the sputtering method, and then grow tungsten over the entire surface to fill the contact hole.

【0003】[0003]

【発明が解決しようとする課題】しかしながら上記密着
層はタングステンと絶縁膜とを密着させるためだけでな
く、タングステン成長時にSiを浸食することを抑制す
るためのバリアメタルとしても必要不可欠であるがコン
タクト穴のアスペクト比が高くなるにつれ通常のスパッ
タによる薄膜形成法ではコンタクト穴の底部にまで密着
層を必要量被覆させることが困難となってきている。全
面成長法が適用可能なコンタクトのアスペクト比の限界
は約2.5程度といわれている。次に、選択成長法によ
りコンタクトのタングステン埋め込みを行う場合も下地
Siの浸食がジャンクションリークを発生させる原因と
なる。またコンタクトのアスペクト比が高くなるほど、
すなわち絶縁膜厚が厚くなるほど、コンタクトエッチン
グのばらつきによるSiオーバーエッチの量が増加す
る。これもジャンクションリークを発生させる原因とな
る。近年ますますLSIの微細化が進み、コンタクト穴
のアスペクト比も高くなってきたことから、上記の問題
が無視できなくなっている。
However, the contact layer is indispensable not only as a contact between tungsten and the insulating film but also as a barrier metal for suppressing the erosion of Si during the growth of tungsten. As the aspect ratio of the hole becomes higher, it becomes difficult to cover the bottom portion of the contact hole with a necessary amount of the adhesion layer by a conventional thin film forming method by sputtering. It is said that the limit of the aspect ratio of the contact to which the whole surface growth method can be applied is about 2.5. Next, also when the tungsten is buried in the contact by the selective growth method, the erosion of the underlying Si causes the junction leak. Also, the higher the aspect ratio of the contact,
That is, the thicker the insulating film, the greater the amount of Si overetch due to the variation in contact etching. This also causes a junction leak. In recent years, as the miniaturization of LSI has progressed and the aspect ratio of contact holes has become higher, the above problems cannot be ignored.

【0004】この発明は上記の事情を考慮してなされた
もので、高アスペクト比のコンタクト穴を均一に埋め込
める半導体装置の製造方法を提供することを目的のひと
つとするものである。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a semiconductor device in which a contact hole having a high aspect ratio can be uniformly filled.

【0005】[0005]

【課題を解決するための手段】この発明によれば、シリ
コン基板上に薄い絶縁層を形成し、この絶縁層をエッチ
ングして第1のコンタクト穴を開口し、その開口とその
近傍にWを含有する導電膜を形成し、絶縁膜を堆積した
後第2のコンタクト穴を開口し、この開口に選択CVD
−タングステン法又は全面CVD−タングステン法によ
ってWを埋め込み、配線を形成することを特徴とする半
導体装置の製造方法が提供される。
According to the present invention, a thin insulating layer is formed on a silicon substrate, the insulating layer is etched to open a first contact hole, and W is formed in the opening and its vicinity. After forming a conductive film to be contained and depositing an insulating film, a second contact hole is opened and selective CVD is performed in this opening.
There is provided a method for manufacturing a semiconductor device, which comprises burying W by a tungsten method or a full-face CVD-tungsten method to form wiring.

【0006】本発明の半導体装置の製造方法において、
配線する際の半導体基板としては、あらかじめ所定の素
子、例えば、素子分離領域、WSix層及びポリSi層
の積層構造からなるゲート電極、N+ Si層及びP+
i層からなる素子等を形成したものを用いることができ
る。次に配線を形成するにあたって、薄い絶縁層を形成
する。形成方法としては通常CVD法によって形成さ
れ、その層厚は0.02〜0.1μmである。
In the method of manufacturing a semiconductor device of the present invention,
As a semiconductor substrate for wiring, a predetermined element such as an element isolation region, a gate electrode having a laminated structure of a WSix layer and a poly-Si layer, an N + Si layer, and a P + S layer are prepared in advance.
What formed the element etc. which consist of i layer can be used. Next, when forming the wiring, a thin insulating layer is formed. As a forming method, it is usually formed by a CVD method and its layer thickness is 0.02 to 0.1 μm.

【0007】さらに、上記絶縁層をエッチングして第1
のコンタクト穴を形成する。エッチング法としてはフォ
トリソグラフィ法を用いたエッチングであり、絶縁層の
層厚が0.02〜0.03μmであれば、低ダメージの
等方性ドライエッチングもしくはウェットエッチングで
コンタクト穴を開口することができ、良好なコンタクト
を形成することができる。
Further, the insulating layer is etched to form a first layer.
Forming contact holes. The etching method is etching using a photolithography method. If the layer thickness of the insulating layer is 0.02 to 0.03 μm, the contact hole may be opened by low-damage isotropic dry etching or wet etching. Therefore, a good contact can be formed.

【0008】上記シリコン基板上にタングステン化合物
のスパッタを行い膜厚0.03〜0.05μmでW含有
導電膜を形成する。タングステン化合物としてはWSi
2 等が挙げられるが、W含有導電膜を形成し、第2の絶
縁膜形成時の高温アニールに耐える材料であれば特に限
定されない。次に、W含有導電膜をエッチングにより、
第1のコンタクト穴及びその近傍に引き出し電極状に加
工し、このとき隣のコンタクトの電極と導通しないよう
に加工する。
A tungsten compound is sputtered on the silicon substrate to form a W-containing conductive film with a film thickness of 0.03 to 0.05 μm. WSi as the tungsten compound
2, etc., but the material is not particularly limited as long as it is a material that can withstand the high temperature annealing at the time of forming the W-containing conductive film and forming the second insulating film. Next, by etching the W-containing conductive film,
The first contact hole and its vicinity are processed into a lead electrode shape so as not to be electrically connected to the electrode of the adjacent contact at this time.

【0009】一方、W含有導電膜の形成方法として選択
CVD−タングステン法を使用すれば、開口した第1の
コンタクト穴にのみWを成長させることができ、前記W
含有導電膜形成方法よりもスパッタリング及びエッチン
グ工程が少なくなるという利点がある。次に、絶縁層を
例えばCVD法で成膜する。このときの膜厚は0.5〜
1.5μmであり、絶縁層の材料としてはSiO2 等が
挙げられる。
On the other hand, if the selective CVD-tungsten method is used as the method of forming the W-containing conductive film, W can be grown only in the opened first contact hole.
There is an advantage that the number of sputtering and etching steps is reduced as compared with the method of forming a contained conductive film. Next, an insulating layer is formed by, for example, the CVD method. The film thickness at this time is 0.5 to
The thickness is 1.5 μm, and examples of the material for the insulating layer include SiO 2 .

【0010】更に上記絶縁層をエッチングして、W含有
導電膜の引き出し電極上に第2のコンタクト穴を開口す
る。このとき、第2のコンタクト穴は、第1のコンタク
ト穴より小さいことが望ましい。この後、第2のコンタ
クト穴を選択CVD−タングステン法もしくは全面CV
D−タングステン法により、タングステンで埋め込む。
Further, the insulating layer is etched to form a second contact hole on the lead electrode of the W-containing conductive film. At this time, it is desirable that the second contact hole is smaller than the first contact hole. After this, the second contact hole is selectively CVD-tungsten method or whole surface CV.
Embedding with tungsten by the D-tungsten method.

【0011】また上記CVD−タングステン法は、当該
分野で公知の条件のもとで実施されるものでよい。選択
CVD−タングステン法を使う場合、例えばCVD装置
の中に配置した基板を250℃〜350℃に加熱し、W
6 /SiH4 を30/24〜30/16の流量比と
し、圧力を0.01〜0.12Torrとして、タング
ステンをコンタクト穴に通常0.5〜1.5μmの厚さ
で堆積することが可能である。
The CVD-tungsten method may be carried out under the conditions known in the art. When the selective CVD-tungsten method is used, for example, a substrate placed in a CVD apparatus is heated to 250 ° C. to 350 ° C.
The flow rate ratio of F 6 / SiH 4 is 30/24 to 30/16, the pressure is 0.01 to 0.12 Torr, and tungsten is usually deposited in the contact hole to a thickness of 0.5 to 1.5 μm. It is possible.

【0012】全面CVD−タングステン法を使う場合、
例えばスパッタ法により密着層を0.05〜0.1μm
堆積し、更にこの密着層上にタングステンを、CVD装
置の中に配置した基板を380℃〜450℃に加熱し、
WF6 /H2 を450/65〜520/80sccmの
流量とし、圧力70〜90Torrとして、通常0.4
〜0.7μmの厚さで堆積しコンタクト穴を完全に埋め
込むことが可能である。
When using the full-face CVD-tungsten method,
For example, the adhesion layer is 0.05 to 0.1 μm by the sputtering method.
Then, tungsten is deposited on the adhesion layer, and a substrate placed in a CVD apparatus is heated to 380 ° C. to 450 ° C.,
WF 6 / H 2 at a flow rate of 450/65 to 520/80 sccm and a pressure of 70 to 90 Torr is usually 0.4.
It is possible to deposit with a thickness of ˜0.7 μm to completely fill the contact holes.

【0013】上記方法に使用される密着層としてはT
i,TiW等が挙げられる。次に絶縁膜上のタングステ
ンをエッチングして、コンタクト埋め込みプラグを形成
できる。タングステンプラグを形成したあと配線等を形
成して半導体装置を製造することができる。
The adhesion layer used in the above method is T
i, TiW and the like. Next, the tungsten on the insulating film can be etched to form a contact buried plug. A semiconductor device can be manufactured by forming a wiring after forming a tungsten plug.

【0014】[0014]

【作用】第1のコンタクト穴にWを含有する導電膜を形
成するのでこの後の工程における選択CVD法もしくは
全面CVD法によりタングステンを成長させるときのバ
リアメタルとなり、下地Siの浸食を抑制しジャンクシ
ョンリーク電流の発生を抑える。WSi2 引き出し電極
は隣のコンタクトの電極と導通しないように加工すれば
よいので、2回目のコンタクト穴形成のアライメントが
多少ずれてもWSi2 電極上におりるから、フォトリソ
グラフィのアライメントマージンが大きくなる。このこ
とから高コンタクト穴において良好な埋め込み形状およ
び良好なコンタクト特性が得られるようになる。
Since the conductive film containing W is formed in the first contact hole, it becomes a barrier metal when tungsten is grown by the selective CVD method or the full-scale CVD method in the subsequent step, and the erosion of the underlying Si is suppressed and the junction is formed. Suppress the generation of leak current. Since the WSi 2 extraction electrode may be processed so as not to be electrically connected to the electrode of the adjacent contact, even if the alignment for forming the second contact hole is slightly misaligned, it is still on the WSi 2 electrode, so that the photolithography alignment margin is large. Become. From this, a good buried shape and good contact characteristics can be obtained in a high contact hole.

【0015】またWを含有する導電膜を選択CVD−タ
ングステン法で形成する場合、スパッタリングの後加工
する必要がなく、フォトリソグラフィ及びエッチングの
工程が少なくなる。また、導電膜とSi基板との接触面
積が大きくとれるので、コンタクト抵抗の低減も図るこ
とができる。
When the conductive film containing W is formed by the selective CVD-tungsten method, it is not necessary to process the film after sputtering, and the photolithography and etching steps are reduced. Further, since the contact area between the conductive film and the Si substrate can be made large, the contact resistance can be reduced.

【0016】[0016]

【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。
Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following embodiments.

【0017】実施例1 SRAMのコンタクト埋め込みに、上記の手法を用いた
半導体装置の製造方法について説明する。
Example 1 A method of manufacturing a semiconductor device using the above-described method for embedding a contact in SRAM will be described.

【0018】図1の(a)に示すように、シリコン基板
15上に素子分離領域1、WSix層2B及びポリSi
層2Aの積層構造からなるゲート電極2、N+ Si層3
およびP+ Si層4からなる素子を形成した後、0.1
μmの層間絶縁膜(SiO2 )5をCVD法により堆積
する。この層間絶縁膜をフォトリソグラフィ法によりエ
ッチングしN+ Si層3およびP+ Si層4上、ゲート
電極2のWSix層2B上に第1のコンタクト穴6を開
口する。コンタクト穴はいずれも径が0.4μm、
+ 、P+ Si上、WSix層上の深さが0.1μmで
ある。次にシリコン基板を1%のバッファードフッ酸に
45秒間浸し素子上の自然酸化膜を除去したのちWSi
2 7を0.05μmスパッタリング法により堆積する。
As shown in FIG. 1A, a device isolation region 1, a WSix layer 2B and a poly-Si are formed on a silicon substrate 15.
Gate electrode 2 and N + Si layer 3 each having a layered structure of layer 2A
After forming the element composed of the P + Si layer 4 and
A μm interlayer insulating film (SiO 2 ) 5 is deposited by the CVD method. This interlayer insulating film is etched by photolithography to form a first contact hole 6 on the N + Si layer 3 and the P + Si layer 4 and on the WSix layer 2B of the gate electrode 2. The diameter of each contact hole is 0.4 μm,
The depth on the N + , P + Si and the WSix layer is 0.1 μm. Next, the silicon substrate is immersed in 1% buffered hydrofluoric acid for 45 seconds to remove the native oxide film on the element, and then WSi
2 7 is deposited by 0.05μm sputtering method.

【0019】(b)に示すようにフォトレジストでマス
クしN+ Si層3上にはPイオンを3×1015ions
/cm2 、加速電圧40kevで注入し、P+ Si層4
上にはBF2 イオンを5×1015ions/cm2 、加
速電圧30kevで注入する。
As shown in FIG. 3B, masking with a photoresist is performed, and P ions are 3 × 10 15 ions on the N + Si layer 3.
/ Cm 2 , with an accelerating voltage of 40 kev, P + Si layer 4
BF 2 ions are implanted on the top at 5 × 10 15 ions / cm 2 and an acceleration voltage of 30 kev.

【0020】(c)に示すようにWSi2 を引き出し電
極9上にエッチング加工する。隣のコンタクト電極と導
通しないように加工すればよい。
As shown in (c), WSi 2 is etched on the extraction electrode 9. It may be processed so as not to be electrically connected to the adjacent contact electrode.

【0021】(d)に示すように1.2μmの絶縁膜1
0を堆積し、この絶縁層をエッチングしてWSi2 を引
き出し電極9上に直径0.3μmの第2のコンタクト穴
11を開口する。
As shown in (d), the insulating film 1 having a thickness of 1.2 μm
0 is deposited, the insulating layer is etched, WSi 2 is drawn out, and a second contact hole 11 having a diameter of 0.3 μm is opened on the electrode 9.

【0022】(e)に示すように成膜温度270℃、圧
力を0.02Torr、WF6 とSiH4 の流量をそれ
ぞれ10sccm及び8sccmとして、コンタクトが
1.2μm埋め込まれるまで400秒間の選択CVDタ
ングステン層12の成長をおこなった。
As shown in (e), the deposition temperature is 270 ° C., the pressure is 0.02 Torr, the flow rates of WF 6 and SiH 4 are 10 sccm and 8 sccm, respectively, and selective CVD tungsten for 400 seconds until the contact is filled with 1.2 μm. The layer 12 was grown.

【0023】(f)に示すようにTiW13を0.1μ
mスパッタし、基板温度430℃、圧力を80Tor
r、WF6 とH2 の流量をそれぞれ500sccm及び
75sccmとして60秒間で0.4μm厚さのタング
ステン14を全面成長し、続いて、エッチバックを行い
層間絶縁膜上のタングステンとTiWを除去しコンタク
ト埋め込みプラグが完成する。
As shown in (f), TiW 13 is added to 0.1 μm.
m sputter, substrate temperature 430 ° C., pressure 80 Tor
r, WF 6 and H 2 flow rates are 500 sccm and 75 sccm, respectively, and 0.4 μm thick tungsten 14 is grown over the entire surface in 60 seconds, followed by etching back to remove tungsten and TiW on the interlayer insulating film and contact The embedded plug is completed.

【0024】実施例2 図2の(a)に示すようにシリコン基板上に素子分離領
域1、N+ Si層3およびP+ Si層4からなる素子を
形成した後、0.05μmの層間絶縁膜(SiO2 )5
をCVD法により堆積し、フォトリソグラフィー法によ
りウェットエッチングし第1のコンタクト穴6を開口す
る。コンタクト穴径は0.6μm深さは0.05μmで
ある。
Example 2 As shown in FIG. 2A, after forming an element composed of an element isolation region 1, an N + Si layer 3 and a P + Si layer 4 on a silicon substrate, a 0.05 μm interlayer insulation film was formed. Membrane (SiO 2 ) 5
Is deposited by the CVD method and wet-etched by the photolithography method to open the first contact hole 6. The contact hole diameter is 0.6 μm and the depth is 0.05 μm.

【0025】(b)に示すように選択CVD−タングス
テン法を用いて、膜厚0.05μmでWを露出したSi
上にのみ成長させる。
As shown in (b), Si having a film thickness of 0.05 μm and having W exposed by using the selective CVD-tungsten method.
Only grow on.

【0026】(c)に示すようにフォトレジストでマス
クしN+ Si層3上にはPイオン3×1015ions/
cm2 、加速電圧40kevで注入し、P+ Si層4上
にはBF2 イオンを5×1015ions/cm2 、加速
電圧30kevで注入する。
As shown in (c), a mask of a photoresist is used and P ions on the N + Si layer 3 are 3 × 10 15 ions /
cm 2 at an accelerating voltage of 40 kev, and BF 2 ions are implanted on the P + Si layer 4 at 5 × 10 15 ions / cm 2 at an accelerating voltage of 30 kev.

【0027】(d)に示すように1.2μmの絶縁膜1
0を堆積し、この絶縁層をエッチングしW電極16上に
直径0.3μmの第2のコンタクト穴11を開口する。
As shown in (d), the insulating film 1 having a thickness of 1.2 μm
0 is deposited, the insulating layer is etched, and a second contact hole 11 having a diameter of 0.3 μm is formed on the W electrode 16.

【0028】(e)に示すように成膜温度270℃、圧
力を0.02Torr、WF6 とSiH4 の流量をそれ
ぞれ10sccm及び8sccmとして、コンタクトが
1.2μm埋め込まれるまで400秒間の選択CVDタ
ングステン層12の成長をおこなった。
As shown in (e), the deposition temperature is 270 ° C., the pressure is 0.02 Torr, the flow rates of WF 6 and SiH 4 are 10 sccm and 8 sccm, respectively, and selective CVD tungsten for 400 seconds until the contact is filled with 1.2 μm. The layer 12 was grown.

【0029】(f)に示すようにTiW13を0.1μ
mスパッタし、基板温度430℃、圧力を80Tor
r、WF6 とH2 の流量をそれぞれ500sccm及び
75sccmとして60秒間で0.4μm厚さのタング
ステン14を全面成長し、続いて、エッチバックを行い
層間絶縁膜上のタングステンとTiWを除去しコンタク
ト埋め込みプラグが完成する。
As shown in (f), TiW 13 is added to 0.1 μm.
m sputter, substrate temperature 430 ° C., pressure 80 Tor
r, WF 6 and H 2 flow rates are 500 sccm and 75 sccm, respectively, and 0.4 μm thick tungsten 14 is grown over the entire surface in 60 seconds, followed by etching back to remove tungsten and TiW on the interlayer insulating film and contact The embedded plug is completed.

【0030】[0030]

【発明の効果】以上詳細に説明したように、本発明によ
れば、高アスペクト比のコンタクト穴において良好な埋
め込み形状および良好なコンタクト特性がえられるよう
になる。
As described in detail above, according to the present invention, a good embedding shape and good contact characteristics can be obtained in a contact hole having a high aspect ratio.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例の構成を示す半導体装置の製
造工程説明図である。
FIG. 1 is an explanatory view of a manufacturing process of a semiconductor device showing a configuration of an embodiment of the present invention.

【図2】この発明の実施例の構成を示す半導体装置の製
造工程説明図である。
FIG. 2 is an explanatory view of the manufacturing process of the semiconductor device showing the configuration of the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 素子分離領域 2 ゲート電極 2A ポリSi層 2B WSix層 3 N+ Si層 4 P+ Si層 5 層間絶縁膜 6 第1のコンタクト穴 7 スパッタWSi2 層 8 フォトレジスト 9 WSi2 引き出し電極 10 層間絶縁膜 11 第2のコンタクト穴 12 選択CVD−W 13 TiW 14 全面CVD−W 15 シリコン基板 16 W電極1 element isolation region 2 gate electrode 2A poly-Si layer 2B WSix layer 3 N + Si layer 4 P + Si layer 5 interlayer insulating film 6 first contact hole 7 sputtered WSi 2 layer 8 photoresist 9 WSi 2 extraction electrode 10 interlayer insulating Film 11 Second contact hole 12 Selective CVD-W 13 TiW 14 Full surface CVD-W 15 Silicon substrate 16 W electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 一世 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ichiyo Nakamura 22-22 Nagaike-cho, Abeno-ku, Osaka City, Osaka Prefecture

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に薄い絶縁層を形成し、
この絶縁層をエッチングして第1のコンタクト穴を開口
し、その開口とその近傍にWを含有する導電膜を形成
し、絶縁膜を堆積した後第2のコンタクト穴を開口し、
この開口に選択CVD−タングステン法又は全面CVD
−タングステン法によってWを埋め込み、配線を形成す
ることを特徴とする半導体装置の製造方法。
1. A thin insulating layer is formed on a silicon substrate,
This insulating layer is etched to open a first contact hole, a conductive film containing W is formed in the opening and the vicinity thereof, and after depositing an insulating film, a second contact hole is opened.
Selective CVD-tungsten method or blanket CVD is applied to this opening.
-A method for manufacturing a semiconductor device, which comprises burying W by a tungsten method to form wiring.
【請求項2】 第1のコンタクト穴の開口及びその近傍
でのWを含有する導電膜の形成が、タングステン化合物
のスパッタを行った後、エッチング加工で行われる請求
項1の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the formation of the conductive film containing W in the opening of the first contact hole and in the vicinity thereof is performed by etching after sputtering a tungsten compound. ..
【請求項3】 第1のコンタクト穴の開口及びその近傍
でのWを含有する導電膜の形成が、選択CVD−タング
ステン法で行われる請求項1の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the formation of the conductive film containing W in the opening of the first contact hole and in the vicinity thereof is performed by a selective CVD-tungsten method.
JP4671492A 1991-06-19 1992-03-04 Manufacture of semiconductor device Pending JPH0582472A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14710191 1991-06-19
JP3-147101 1991-06-19

Publications (1)

Publication Number Publication Date
JPH0582472A true JPH0582472A (en) 1993-04-02

Family

ID=15422528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4671492A Pending JPH0582472A (en) 1991-06-19 1992-03-04 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0582472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821624B2 (en) 2000-02-25 2004-11-23 Sumitomo Electric Industries, Ltd. Amorphous carbon covered member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821624B2 (en) 2000-02-25 2004-11-23 Sumitomo Electric Industries, Ltd. Amorphous carbon covered member

Similar Documents

Publication Publication Date Title
JPS63205951A (en) Stable low resistance contact
JPS6110256A (en) Method of automatically positioning mutual connection line to connecting hole of integrated circuit
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
JP2000228372A (en) Manufacture of semiconductor device
JP2001237311A (en) Wiring formation method of semiconductor element
KR19980070785A (en) Semiconductor device and manufacturing method thereof
JP3248234B2 (en) Method of forming embedded plug
JPH0582472A (en) Manufacture of semiconductor device
JP2733396B2 (en) Method for manufacturing semiconductor device
JP3361971B2 (en) Metal nitride conversion method and semiconductor device manufacturing method
JP2706388B2 (en) Method for manufacturing semiconductor device
JP2702007B2 (en) Method for manufacturing semiconductor device
JP2660072B2 (en) Contact formation method
JP2543192B2 (en) Semiconductor device and manufacturing method thereof
KR100186985B1 (en) Manufacture of semiconductor device
JP3082230B2 (en) Wiring formation method
JP3208608B2 (en) Wiring formation method
JP2654175B2 (en) Method for manufacturing semiconductor device
JPH0562929A (en) Manufacturing method of semiconductor device
JP3335417B2 (en) Method of forming tungsten thin film
JPH04333226A (en) Manufacture of semiconductor device
JP3505191B2 (en) Method for manufacturing semiconductor device
JP2985218B2 (en) Semiconductor device and manufacturing method thereof
JPH0594965A (en) Manufacture of semiconductor device
JPH0536625A (en) Manufacture of semiconductor device