JP2706388B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2706388B2
JP2706388B2 JP15154391A JP15154391A JP2706388B2 JP 2706388 B2 JP2706388 B2 JP 2706388B2 JP 15154391 A JP15154391 A JP 15154391A JP 15154391 A JP15154391 A JP 15154391A JP 2706388 B2 JP2706388 B2 JP 2706388B2
Authority
JP
Japan
Prior art keywords
tungsten
layer
semiconductor device
contact hole
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15154391A
Other languages
Japanese (ja)
Other versions
JPH04373150A (en
Inventor
弘美 服部
治 山崎
一世 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15154391A priority Critical patent/JP2706388B2/en
Publication of JPH04373150A publication Critical patent/JPH04373150A/en
Application granted granted Critical
Publication of JP2706388B2 publication Critical patent/JP2706388B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。より詳しくは、電気導通部の形成方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for forming an electric conduction portion.

【0002】[0002]

【従来の技術】近年、半導体素子の微細化に伴いコンタ
クト穴の径も微細化し、コンタクト穴の深さ対径の比
(アスペクト比)はますます大きくなっており、通常の
スパッタによる薄膜形成法ではコンタクト穴の内部にま
で配線材料を被覆させることが困難となってきている。
この問題を解決するものとして従来、タングステンのよ
うな高融点金属の化学気相成長法(以下CVD法)があ
る。全面成長法ではあらかじめスパッタ法によりTiや
TiWやWSixなどの密着層を被覆したあと、タング
ステンを全面成長させてコンタクト穴を埋め込むことが
できる。
2. Description of the Related Art In recent years, with the miniaturization of semiconductor elements, the diameter of a contact hole has been reduced, and the ratio of the depth to the diameter (aspect ratio) of the contact hole has been increasing. Then, it is becoming difficult to cover the inside of the contact hole with the wiring material.
As a solution to this problem, there has been a chemical vapor deposition method (hereinafter, referred to as a CVD method) of a refractory metal such as tungsten. In the whole surface growth method, after a contact layer such as Ti, TiW or WSix is coated in advance by a sputtering method, tungsten can be grown on the whole surface to fill the contact hole.

【0003】[0003]

【発明が解決しようとする課題】タングステンを全面成
長法により成長させる場合必要なスパッタTiやTiW
やWSixなどの密着層は、タングステンと絶縁膜とを
密着させるためだけでなく、タングステン成長時にSi
基板を浸食することを抑制するためのバリアメタルとし
ても必要不可欠であるが、コンタクト穴のアスペクト比
が高くなるにつれ通常のスパッタによる薄膜形成法では
コンタクト穴の底部にまでバリアメタルを必要量被覆さ
せることが困難となってきている。
When tungsten is to be grown by the whole surface growth method, necessary sputtering Ti or TiW is required.
The adhesion layer of, for example, WSix is used not only to make tungsten and the insulating film adhere to each other, but also to make Si
It is also indispensable as a barrier metal to suppress erosion of the substrate, but as the aspect ratio of the contact hole increases, the required amount of barrier metal is coated up to the bottom of the contact hole by a normal thin film formation method by sputtering. Things are getting harder.

【0004】近年ますますLSIの微細化が進み、コン
タクト穴のアスペクト比も高くなってきたことから、上
記の問題が無視できなくなってくる。
[0004] In recent years, LSIs have been increasingly miniaturized, and the aspect ratio of contact holes has been increasing, so that the above problem cannot be ignored.

【0005】この発明は上記の事情を考慮してなされた
もので、高アスペクト比のコンタクト穴を均一に埋め込
める半導体装置の製造方法を提供することを目的のひと
つとするものである。
The present invention has been made in view of the above circumstances, and has as its object to provide a method of manufacturing a semiconductor device capable of uniformly filling a contact hole having a high aspect ratio.

【0006】[0006]

【課題を解決するための手段】この発明によれば、シリ
コン基板上に、1から1.2μmの絶縁層を形成し、こ
の絶縁層をエッチングしてアスペクト比3以上のコンタ
クト穴を開口したあと、TiW又はTiを0.08から
0.12μmスパッタする。次に、バリアメタルとして
緻密、かつ下地Si浸食のないタングステン膜を0.0
8から0.1μm全面成長した後、タングステンを全面
成長しコンタクトを完全に埋め込むことを特徴とする、
半導体装置の製造方法が提供される。
According to the present invention, an insulating layer having a thickness of 1 to 1.2 μm is formed on a silicon substrate, and the insulating layer is etched to form a contact hole having an aspect ratio of 3 or more. , TiW or Ti is sputtered at 0.08 to 0.12 μm. Next, a tungsten film that is dense and has no underlying Si erosion
After the entire surface is grown from 8 to 0.1 μm, tungsten is entirely grown and the contact is completely buried.
A method for manufacturing a semiconductor device is provided.

【0007】タングステン配線は、例えばN+Si、P
+Si及びWSixの層からなる素子へ信号を入力また
は出力するためのものである。この発明における埋め込
みのブランケットタングステンCVD法は、当該分野で
公知の条件のもとで実施されるものであってよい。バリ
アメタルとしての緻密なタングステンは、CVD装置の
中に配置した基板を250℃〜350℃(埋め込み条件
と比較して低温)に加熱し、WF6とSiH4とを例えば
30/24〜30/16の流量比とし、圧力を例えば
0.01〜0.10Torr(埋め込み条件と比較して
低圧)として、通常0.08〜0.1μmの厚さを堆積
する。埋め込みブランケットタングステンは、CVD装
置の中に配置した基板を410℃〜450℃に加熱し、
WF6とH2とを例えば450/65〜520/80sc
cmの流量とし、圧力を例えば70〜90Torrとし
て、通常0.4〜0.7μmの厚さを堆積し、コンタク
ト穴を完全に埋め込む。次に絶縁膜上のタングステンを
エッチバックして、コンタクト埋め込みプラグを形成で
きる。タングステンプラグを形成したあと配線等を形成
して半導体装置を製造することができる。
For example, N + Si, P
This is for inputting or outputting a signal to an element composed of + Si and WSix layers. The embedded blanket tungsten CVD method of the present invention may be performed under conditions known in the art. Dense tungsten as a barrier metal is obtained by heating a substrate placed in a CVD apparatus to 250 ° C. to 350 ° C. (lower temperature than the embedding condition) and converting WF 6 and SiH 4 to, for example, 30/24 to 30 / With a flow rate ratio of 16 and a pressure of, for example, 0.01 to 0.10 Torr (low pressure compared to the embedding condition), a thickness of 0.08 to 0.1 μm is usually deposited. The embedded blanket tungsten heats a substrate placed in a CVD apparatus to 410 ° C. to 450 ° C.,
WF 6 and H 2 are mixed, for example, at 450 / 65-520 / 80 sc
At a flow rate of 70 cm and a pressure of, for example, 70 to 90 Torr, a thickness of usually 0.4 to 0.7 μm is deposited to completely fill the contact hole. Next, tungsten on the insulating film is etched back to form a contact buried plug. After the formation of the tungsten plug, a wiring or the like is formed to manufacture a semiconductor device.

【0008】[0008]

【作用】ブランケットタングステン法によるコンタクト
穴埋め込み時に、バリアメタルとしてステップカバレジ
のよいCVDータングステンとスパッタメタルの積層を
用いるので、高アスペクト比コンタクトの底部でバリア
メタルとして十分な膜厚が得られ、ブランケットタング
ステン法によるコンタクト穴埋め込み時の下地Siの浸
食を抑制し、ジャンクションリーク電流の発生を抑え
る。高アスペクト比コンタクト穴において良好なコンタ
クト特性が得られるようになる。
When a contact hole is buried by the blanket tungsten method, a stacked layer of CVD tungsten and a sputtered metal having good step coverage is used as a barrier metal, so that a sufficient film thickness can be obtained as a barrier metal at the bottom of a high aspect ratio contact. This suppresses erosion of the underlying Si when the contact hole is buried by the tungsten method, and suppresses the occurrence of junction leak current. Good contact characteristics can be obtained in a high aspect ratio contact hole.

【0009】[0009]

【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。SRAMのコンタクト埋め込みに、上記の手法を
用いた半導体装置製造方法について説明する。図1の
(a)に示すように、シリコン基板12上に素子分離領
域1、WSix層2B及びポリSi層2Aの積層構造か
らなるゲート電極2、N+Si層3およびP+Si層4
からなる素子を形成した後、1.1μmの層間絶縁膜5
をCVD法により堆積し、この層間絶縁膜をフォトリソ
グラフィ法によりエッチングし、N+Si層3およびP
+Si層4上、ゲート電極2のWSix層2B上にコン
タクト穴6を開口する。コンタクト穴はいずれも径が
0.3μm、N+、P+Si層上、WSix層上の深さ
が1.1μmである。次に、シリコン基板を1%のバッ
ファードフッ酸に45秒間浸し、素子上の自然酸化膜を
除去したのち、TiW層7を0.1μmスパッタリング
法により堆積する。(図1(b))。次に、成膜温度2
70℃、圧力を0.02Torr、WF6とSiH4の流
量をそれぞれ10sccm及び8sccmとして、12
0秒間、0.08μmタングステン層8を成長させる
(図1(c))。図1(c)のA部の拡大図を図2に示
す。続いて、基板温度430℃、圧力を80Torr、
WF6とH2の流量をそれぞれ500sccm及び75s
ccmとして、90秒間で0.6μm厚さのタングステ
ン層9を全面成長し(図1(d))、続いて、エッチバ
ックを行い層間絶縁膜上のタングステンとTiWを除去
し、コンタクト埋め込みプラグ10が完成する(図1
(e))。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following embodiments. A method of manufacturing a semiconductor device using the above-described method for embedding an SRAM contact will be described. As shown in FIG. 1A, a gate electrode 2 having a laminated structure of an element isolation region 1, a WSix layer 2B and a poly-Si layer 2A, an N + Si layer 3, and a P + Si layer 4 on a silicon substrate 12.
Is formed, an interlayer insulating film 5 having a thickness of 1.1 μm is formed.
Is deposited by a CVD method, the interlayer insulating film is etched by a photolithography method, and the N + Si layer 3 and P
A contact hole 6 is formed on the + Si layer 4 and the WSix layer 2B of the gate electrode 2. Each of the contact holes has a diameter of 0.3 μm and a depth of 1.1 μm on the N +, P + Si layer and the WSix layer. Next, the silicon substrate is immersed in 1% buffered hydrofluoric acid for 45 seconds to remove a natural oxide film on the device, and then a TiW layer 7 is deposited by a 0.1 μm sputtering method. (FIG. 1 (b)). Next, the deposition temperature 2
At 70 ° C., a pressure of 0.02 Torr, and flow rates of WF 6 and SiH 4 of 10 sccm and 8 sccm, respectively, 12
A 0.08 μm tungsten layer 8 is grown for 0 seconds (FIG. 1C). FIG. 2 is an enlarged view of a portion A in FIG. Subsequently, the substrate temperature was 430 ° C., the pressure was 80 Torr,
The flow rates of WF 6 and H 2 were set to 500 sccm and 75 s, respectively.
A tungsten layer 9 having a thickness of 0.6 μm is grown on the entire surface in 90 seconds at ccm (FIG. 1D). Subsequently, etch back is performed to remove tungsten and TiW on the interlayer insulating film. Is completed (Fig. 1
(E)).

【0010】バリアメタルをスパッタだけで形成した場
合、図3に示すようにコンタクト底部の膜厚が不十分な
ために、ブランケットタングステン法でコンタクト穴を
埋め込む際、下地Siを浸食し(11:シリコン浸
食)、ジャンクションリークが発生する。
When the barrier metal is formed only by sputtering, as shown in FIG. 3, when the contact hole is buried by the blanket tungsten method, the underlying Si is eroded (11: silicon) because the thickness of the contact bottom is insufficient. Erosion) and junction leaks occur.

【0011】[0011]

【発明の効果】以上詳細に説明したように、本発明によ
れば、高アスペクト比のコンタクト穴において良好な埋
め込み形状および良好なコンタクト特性が得られるよう
になる。
As described above in detail, according to the present invention, a good buried shape and good contact characteristics can be obtained in a contact hole having a high aspect ratio.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例の構成を示す半導体装置の製
造工程説明図である。
FIG. 1 is an explanatory diagram of a manufacturing process of a semiconductor device showing a configuration of an embodiment of the present invention.

【図2】図1(c)のA部の拡大図である。FIG. 2 is an enlarged view of a portion A in FIG. 1 (c).

【図3】従来技術によった半導体装置の断面図である。FIG. 3 is a cross-sectional view of a semiconductor device according to the related art.

【符号の説明】 1 素子分離領域 2 ゲート電極 2A ポリSi層 2B WSix層 3 N+Si層 4 P+Si層 5 層間絶縁膜 6 コンタクト穴 7 スパッタTiW層 8 CVD−タングステン層(バリアメタル) 9 CVD−タングステン層(埋め込み) 10 埋め込みプラグ 11 シリコン浸食 12 シリコン基板[Description of Signs] 1 element isolation region 2 gate electrode 2A poly-Si layer 2B WSix layer 3 N + Si layer 4 P + Si layer 5 interlayer insulating film 6 contact hole 7 sputter TiW layer 8 CVD-tungsten layer (barrier metal) 9 CVD-tungsten layer (Embedded) 10 Embedded plug 11 Silicon erosion 12 Silicon substrate

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板上に絶縁層を形成し、この
絶縁層をエッチングしてコンタクト穴を開口したあと、
Ti又はTi合金の高融点メタルをスパッタしたのち、
WF6とSiH4を用いてブランケットCVD−タングス
テン法によるタングステンの埋め込み条件よりも低温低
圧条件でバリアメタルとしてスパッタ膜よりもカバレジ
がよいタングステンを全面成長し、続いて上記ブランケ
ットCVD−タングステン法によってタングステンを埋
め込み、配線を形成することを特徴とする、半導体装置
の製造方法。
An insulating layer is formed on a silicon substrate, and the insulating layer is etched to open a contact hole.
After sputtering high melting point metal of Ti or Ti alloy ,
Blanket CVD-Tungsten using WF 6 and SiH 4
The coverage is better tungsten than sputtered film confluent as a barrier metal in low temperature and low pressure conditions than embedding conditions of tungsten by ten method, followed by embedding the tungsten by the blanket <br/> Tsu preparative CVD- tungsten method, a wire A method for manufacturing a semiconductor device, comprising: forming a semiconductor device;
JP15154391A 1991-06-24 1991-06-24 Method for manufacturing semiconductor device Expired - Fee Related JP2706388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15154391A JP2706388B2 (en) 1991-06-24 1991-06-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15154391A JP2706388B2 (en) 1991-06-24 1991-06-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04373150A JPH04373150A (en) 1992-12-25
JP2706388B2 true JP2706388B2 (en) 1998-01-28

Family

ID=15520814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15154391A Expired - Fee Related JP2706388B2 (en) 1991-06-24 1991-06-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2706388B2 (en)

Also Published As

Publication number Publication date
JPH04373150A (en) 1992-12-25

Similar Documents

Publication Publication Date Title
JP2832824B2 (en) Method for forming wiring of semiconductor device
JP3175721B2 (en) Method for manufacturing semiconductor device
JPH04142061A (en) Formation of tungsten plug
JP2616402B2 (en) Method for manufacturing semiconductor device
JPH0577290B2 (en)
JP2706388B2 (en) Method for manufacturing semiconductor device
JPH05234935A (en) Semiconductor device and its manufacture
JP2733396B2 (en) Method for manufacturing semiconductor device
JP2751606B2 (en) Wiring formation method
JPH05291408A (en) Semiconductor device and its manufacture
JPS6355932A (en) Manufacture of semiconductor device
JPS6334954A (en) Semiconductor device and manufacture thereof
JP2702007B2 (en) Method for manufacturing semiconductor device
JPH10209280A (en) Manufacture of semiconductor device
JP3335417B2 (en) Method of forming tungsten thin film
JP2543192B2 (en) Semiconductor device and manufacturing method thereof
JPH05114578A (en) Semiconductor device and manufacture thereof
JP2968005B2 (en) Method for manufacturing semiconductor device
JPH0562929A (en) Manufacturing method of semiconductor device
JP2660072B2 (en) Contact formation method
JP2864624B2 (en) Contact embedded metal structure and method of manufacturing the same
JPH0594965A (en) Manufacture of semiconductor device
JPH0582472A (en) Manufacture of semiconductor device
JPH06268077A (en) Manufacture of semiconductor device
JPH04333226A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20071009

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081009

LAPS Cancellation because of no payment of annual fees