JPH04332120A - Manufacture of semiconductor crystal layer - Google Patents

Manufacture of semiconductor crystal layer

Info

Publication number
JPH04332120A
JPH04332120A JP13181391A JP13181391A JPH04332120A JP H04332120 A JPH04332120 A JP H04332120A JP 13181391 A JP13181391 A JP 13181391A JP 13181391 A JP13181391 A JP 13181391A JP H04332120 A JPH04332120 A JP H04332120A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
melting point
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13181391A
Other languages
Japanese (ja)
Inventor
Masamune Kusunoki
雅統 楠
Koji Mori
孝二 森
Nobuaki Kondo
信昭 近藤
Toru Miyabori
透 宮堀
Hideto Kitakado
英人 北角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13181391A priority Critical patent/JPH04332120A/en
Publication of JPH04332120A publication Critical patent/JPH04332120A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To easily form a semiconductor crystalline layer of high quality without mixing high melting point metal, etc., by irradiating it with an energy beam. CONSTITUTION:A semiconductor layer 3 to be annealed is formed on a substrate 1, an intermediate layer 4 is formed on the layer 3, and a high melting point metal film 5 is formed on the layer 4. In such a state, an energy beam (e.g. an electron beam) BM irradiates to anneal the layer 3 to be crystallized. A material such as metal, semiconductor compound, etc., for preventing formation of the semiconductor compound between the semiconductor material used for the layer 3 and the high melting point metal used for the layer 5 at the time of annealing, is used for the layer 4.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、基板上の半導体層をエ
ネルギービームによりアニールすることによって、この
半導体層を半導体結晶層として結晶化させる半導体結晶
層の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor crystal layer in which a semiconductor layer on a substrate is annealed with an energy beam to crystallize the semiconductor layer as a semiconductor crystal layer.

【0002】0002

【従来の技術】高集積化,高速化半導体装置の1つとし
て考えられている積層半導体装置(3次元IC)を実現
するためには、絶縁膜上に半導体薄膜を形成し、この半
導体薄膜をエネルギービームにより照射アニールするこ
とで、これを結晶粒径が増大した多結晶半導体層もしく
は単結晶半導体層,すなわち半導体結晶層にし、その層
上に素子を形成する方法がある。
[Prior Art] In order to realize a stacked semiconductor device (three-dimensional IC), which is considered to be one of the highly integrated and high-speed semiconductor devices, a semiconductor thin film is formed on an insulating film. There is a method of converting this into a polycrystalline semiconductor layer or a single crystal semiconductor layer, that is, a semiconductor crystal layer with an increased crystal grain size, by irradiation annealing with an energy beam, and then forming an element on this layer.

【0003】ところで、半導体薄膜,例えばシリコン薄
膜をアニールするのに、エネルギービームとしては、レ
ーザビームに比べて制御性が良く、高出力の得られる電
子ビームを使用するのが良いが、半導体薄膜を電子ビー
ムによりアニールする場合には、照射による損傷が問題
となる。
By the way, when annealing a semiconductor thin film, for example, a silicon thin film, it is better to use an electron beam as an energy beam, which has better controllability and higher output than a laser beam. When annealing with an electron beam, damage caused by irradiation becomes a problem.

【0004】電子ビームによる半導体薄膜の損傷を防ぐ
ため、従来では特開昭60−54426号公報に開示さ
れているような技術が知られている。図4は上記公報に
開示されている半導体結晶層の製造方法を説明するため
の図であり、この製造方法では、先づ単結晶シリコン基
板51上にSiO2層52を形成する。しかる後、Si
O2層52上にアニールされるべき半導体薄膜,例えば
シリコン薄膜53を被着し、その上にタングステン,モ
リブデン,タンタル,ニオブ,チタンあるいはバナジウ
ムの高融点金属膜54を形成する。
In order to prevent damage to semiconductor thin films caused by electron beams, a technique as disclosed in Japanese Patent Application Laid-Open No. 60-54426 is known. FIG. 4 is a diagram for explaining the method of manufacturing a semiconductor crystal layer disclosed in the above-mentioned publication. In this manufacturing method, a SiO2 layer 52 is first formed on a single crystal silicon substrate 51. After that, Si
A semiconductor thin film to be annealed, for example a silicon thin film 53, is deposited on the O2 layer 52, and a refractory metal film 54 of tungsten, molybdenum, tantalum, niobium, titanium or vanadium is formed thereon.

【0005】このようにして、半導体薄膜53上に高融
点金属膜54を形成した後、電子ビームBMを照射走査
する。これにより、半導体薄膜53を加熱しアニールし
てこれを粗大粒化もしくは単結晶化させる。この際に、
電子ビームエネルギーは、半導体薄膜53上の高融点金
属膜54に良く吸収されるので、電子ビームによる半導
体薄膜53の損傷を実用上問題とならない程度まで減少
させることができ、また高融点金属膜54の良好な熱伝
導により、アニール中に熱がすばやく全面に拡散して均
一な面内温度分布が得られ、アニールの均一性を向上さ
せることができて、良質の半導体結晶層を容易に作成す
ることができる。
After the refractory metal film 54 is formed on the semiconductor thin film 53 in this manner, the electron beam BM is irradiated and scanned. Thereby, the semiconductor thin film 53 is heated and annealed to make it coarse grained or single crystallized. At this time,
Since the electron beam energy is well absorbed by the high melting point metal film 54 on the semiconductor thin film 53, damage to the semiconductor thin film 53 caused by the electron beam can be reduced to a level that does not pose a practical problem. Due to its good thermal conductivity, heat can quickly spread over the entire surface during annealing to obtain a uniform in-plane temperature distribution, which can improve the uniformity of annealing and easily create a high-quality semiconductor crystal layer. be able to.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た方法では、半導体薄膜53として例えばシリコン薄膜
を用いる場合、アニール時に、シリコン薄膜53と高融
点金属膜54(例えばタングステン膜)との界面付近に
、シリコン化合物(シリサイド)が形成され、後の素子
形成時に高融点金属膜54および界面のシリサイドを除
去したとしても、結晶化されたシリコン薄膜53,すな
わち半導体結晶層中に高融点金属が残り、素子の閾値が
不安定になるなど、素子の特性に悪影響を及ぼすという
欠点があった。
However, in the above-described method, when a silicon thin film is used as the semiconductor thin film 53, during annealing, there is a Even if a silicon compound (silicide) is formed and the high melting point metal film 54 and the silicide at the interface are removed during subsequent device formation, the high melting point metal remains in the crystallized silicon thin film 53, that is, the semiconductor crystal layer, and the device This has the disadvantage that it has an adverse effect on the characteristics of the device, such as the threshold value becoming unstable.

【0007】本発明は、エネルギービームの照射によっ
て良質の半導体結晶層を容易にかつ高融点金属等を混入
させずに作成することの可能な半導体結晶層の製造方法
を提供することを目的としている。
[0007] An object of the present invention is to provide a method for manufacturing a semiconductor crystal layer that can easily produce a high-quality semiconductor crystal layer by irradiation with an energy beam without mixing high-melting point metals, etc. .

【0008】[0008]

【課題を解決するための手段】本発明は、基板上の半導
体層をエネルギービームの照射により加熱してアニール
するに際して、半導体層上に高融点金属膜を形成するが
、高融点金属膜を半導体層上には直接形成せず、半導体
化合物の形成を防止するための中間層を介して形成する
ことを特徴としている。すなわち、図1に示すように、
基板1(概念的にこの上にSiO2層2が設けられてい
ても良い)上にアニールされるべき半導体層3を形成し
、この半導体層3上に中間層4を形成した後、中間層4
上に高融点金属膜5を形成する。このような状態にして
、エネルギービーム(例えば電子ビーム)BMを照射し
、半導体層3をアニールし結晶化する。
[Means for Solving the Problems] The present invention forms a high melting point metal film on the semiconductor layer when the semiconductor layer on the substrate is heated and annealed by irradiation with an energy beam. It is characterized in that it is not formed directly on the layer, but is formed via an intermediate layer to prevent the formation of a semiconductor compound. That is, as shown in Figure 1,
After forming a semiconductor layer 3 to be annealed on a substrate 1 (conceptually on which a SiO2 layer 2 may be provided) and forming an intermediate layer 4 on this semiconductor layer 3, the intermediate layer 4 is formed.
A high melting point metal film 5 is formed thereon. In this state, the semiconductor layer 3 is annealed and crystallized by irradiating it with an energy beam (for example, an electron beam) BM.

【0009】半導体層3には、例えばシリコン等の半導
体材料が用いられ、また高融点金属膜5には、例えばタ
ングステン,モリブデン等の高融点金属が用いられる。
A semiconductor material such as silicon is used for the semiconductor layer 3, and a high melting point metal such as tungsten or molybdenum is used for the high melting point metal film 5.

【0010】また、中間層4には、アニール時において
、半導体層3に用いられる半導体材料と高融点金属膜5
に用いられる高融点金属との間にこれらの半導体化合物
が形成されるのを阻止する金属や半導体化合物等の材料
が用いられる。このような材料としては、具体的には、
半導体材料中での拡散係数が相対的に小さいか、または
融点の高い材料が好ましい。
[0010] Also, during annealing, the intermediate layer 4 contains the semiconductor material used for the semiconductor layer 3 and the high melting point metal film 5.
Materials such as metals and semiconductor compounds that prevent the formation of these semiconductor compounds with the high melting point metal used in the process are used. Specifically, such materials include:
Materials with relatively low diffusion coefficients in semiconductor materials or high melting points are preferred.

【0011】表1は各種単体金属のシリコン中での拡散
係数を示したものであり、また、表2は融点の高い化合
物の例を示したものである。
Table 1 shows the diffusion coefficients of various metals in silicon, and Table 2 shows examples of compounds with high melting points.

【0012】0012

【表1】[Table 1]

【0013】[0013]

【表2】[Table 2]

【0014】表1からわかるように、半導体層3をシリ
コンで形成する場合には、半導体層3中の拡散係数が比
較的小さい材料としては、Co,Zn,Tiなどの金属
があり、これらの金属を用いる場合には、EB蒸着法に
より中間層4を形成することができる。また、表2から
わかるように、融点の高い材料としては、SiO2,S
i3N4などのシリコン化合物や、TaN,TiNなど
のナイトライド等がある。
As can be seen from Table 1, when the semiconductor layer 3 is made of silicon, metals such as Co, Zn, and Ti are available as materials with relatively small diffusion coefficients in the semiconductor layer 3. When using metal, the intermediate layer 4 can be formed by EB evaporation. Furthermore, as can be seen from Table 2, materials with high melting points include SiO2, S
Examples include silicon compounds such as i3N4 and nitrides such as TaN and TiN.

【0015】図1に示したように、半導体層3と高融点
金属膜5との間に上記のような中間層4を介在させた状
態でエネルギービームBMとして例えば電子ビームを照
射する場合にも、従来と同様に、半導体層3を加熱しア
ニールしてこれを良質に結晶化させることができる。す
なわち、この場合にも、電子ビームエネルギーの約半分
程度は、高融点金属膜5に吸収されるので、電子ビーム
による半導体層3の損傷を実用上問題とならない程度ま
で減少させることができ、また高融点金属膜5の良好な
熱伝導により、アニール中に熱がすばやく全面に拡散し
てアニールの均一性を向上させることができる。
As shown in FIG. 1, when the above-mentioned intermediate layer 4 is interposed between the semiconductor layer 3 and the high melting point metal film 5, for example, an electron beam is irradiated as the energy beam BM. Similarly to the conventional method, the semiconductor layer 3 can be heated and annealed to crystallize it with good quality. That is, in this case as well, about half of the electron beam energy is absorbed by the high melting point metal film 5, so damage to the semiconductor layer 3 caused by the electron beam can be reduced to a level that does not pose a practical problem. Due to the good thermal conductivity of the high melting point metal film 5, heat can be quickly diffused over the entire surface during annealing, thereby improving the uniformity of the annealing.

【0016】さらに本発明では、半導体層3と高融点金
属膜5とは直接接触しておらず、これらの間には、半導
体層3を形成するシリコンなどの半導体材料と高融点金
属膜5を形成するタングステンなどの高融点金属との化
合物,例えばシリサイドの形成を防止する中間層4が設
けられているので、アニール時に半導体層3中へ高融点
金属が浸入するのを有効に防止することができる。
Furthermore, in the present invention, the semiconductor layer 3 and the high melting point metal film 5 are not in direct contact with each other, and the semiconductor material such as silicon forming the semiconductor layer 3 and the high melting point metal film 5 are placed between them. Since the intermediate layer 4 is provided to prevent the formation of a compound, for example, silicide, with a high melting point metal such as tungsten to be formed, it is possible to effectively prevent the high melting point metal from penetrating into the semiconductor layer 3 during annealing. can.

【0017】このようにして、半導体層3をアニールし
これを結晶化した後、高融点金属膜5および中間層4を
取り除き、半導体層3上に素子を形成することができる
。この場合、半導体層3は、良好に結晶化(多結晶化あ
るいは単結晶化)されており、さらに半導体層3中への
高融点金属の混入は非常に少ないので、高移動度,安定
した閾値等の良好な特性を持つ高集積化,高速化に適し
た素子をこの半導体層3上に形成することが可能となる
After the semiconductor layer 3 is annealed and crystallized in this manner, the high melting point metal film 5 and the intermediate layer 4 are removed, and an element can be formed on the semiconductor layer 3. In this case, the semiconductor layer 3 is well crystallized (polycrystalized or single crystallized), and the amount of high-melting point metal mixed into the semiconductor layer 3 is very small, so the semiconductor layer 3 has a high mobility and a stable threshold value. It becomes possible to form on this semiconductor layer 3 an element suitable for high integration and high speed, which has good characteristics such as the following.

【0018】[0018]

【実施例】以下、本発明を実施例を用いてより詳細に説
明する。
EXAMPLES The present invention will be explained in more detail below using examples.

【0019】実施例1   図2(a)乃至(c)は実施例1の製造工程を示す
図である。実施例1では、単結晶シリコン基板11上に
、SiO2層12と、アニールされるべき多結晶シリコ
ン薄膜13と、中間層としてのSiO2層14と、タン
グステン膜15とを順次に形成した後、電子ビームの照
射により多結晶シリコン薄膜13をアニールした。
Example 1 FIGS. 2(a) to 2(c) are diagrams showing the manufacturing process of Example 1. In Example 1, after sequentially forming a SiO2 layer 12, a polycrystalline silicon thin film 13 to be annealed, a SiO2 layer 14 as an intermediate layer, and a tungsten film 15 on a single crystal silicon substrate 11, electron The polycrystalline silicon thin film 13 was annealed by beam irradiation.

【0020】すなわち、単結晶シリコン基板11を40
0℃に加熱し、SiH4ガス:10SCCM,O2ガス
:10SCCM,圧力0.13Torrの条件で、LP
CVD法により単結晶シリコン基板11上に約1.0μ
mのSiO2層12を形成した(図2(a)参照)。
That is, the single crystal silicon substrate 11 is
LP was heated to 0°C under the conditions of SiH4 gas: 10SCCM, O2 gas: 10SCCM, and pressure 0.13 Torr.
Approximately 1.0 μm is deposited on single crystal silicon substrate 11 by CVD method.
A SiO2 layer 12 of m thickness was formed (see FIG. 2(a)).

【0021】次いで、単結晶基板11を630℃に加熱
し、SiH4ガス:20SCCM,圧力0.13Tor
rの条件でLPCVD法によりSiO2層12上に約5
000Åの多結晶シリコン薄膜13を被着させ、その上
に上記の条件で約500ÅのSiO2層14を形成し、
さらにSiO2層14の上に約0.2μmのタングステ
ン膜15を堆積させた。しかる後、上部より電子ビーム
BMを照射走査して、多結晶シリコン薄膜13をアニー
ルし、これを再結晶化(例えば単結晶化)させた(図2
(b)参照)。この際、単結晶シリコン基板11を温度
500℃まで加熱し、電子ビームの加速電圧を10Ke
V,ビーム電流を2mAとした。
[0021] Next, the single crystal substrate 11 is heated to 630°C, SiH4 gas: 20SCCM, pressure 0.13 Torr.
Approximately
A polycrystalline silicon thin film 13 with a thickness of 000 Å is deposited, and a SiO2 layer 14 with a thickness of approximately 500 Å is formed thereon under the above conditions.
Furthermore, a tungsten film 15 of about 0.2 μm was deposited on the SiO2 layer 14. Thereafter, the electron beam BM was irradiated and scanned from above to anneal the polycrystalline silicon thin film 13 and recrystallize it (for example, to form a single crystal) (FIG. 2
(see (b)). At this time, the single crystal silicon substrate 11 is heated to a temperature of 500°C, and the acceleration voltage of the electron beam is set to 10Ke.
V, and the beam current was 2 mA.

【0022】このようにして多結晶シリコン薄膜13を
電子ビームにより再結晶化させた後、結晶化シリコン薄
膜13上のタングステン膜15,SiO2膜14を除去
し、結晶化シリコン薄膜13上にMOSトランジスタ素
子を形成した(図2(c)参照)。すなわち、結晶化シ
リコン薄膜13上にゲート絶縁膜19,ゲート電極18
を形成し、さらに絶縁膜16の所定部分を選択エッチン
グして結晶化シリコン薄膜13の所定部分13a,13
bにn型不純物をドープし、その上にソース電極17a
,ドレイン電極17bを形成して、MOSトランジスタ
素子を形成した。
After recrystallizing the polycrystalline silicon thin film 13 using an electron beam in this manner, the tungsten film 15 and SiO2 film 14 on the crystallized silicon thin film 13 are removed, and a MOS transistor is formed on the crystallized silicon thin film 13. A device was formed (see FIG. 2(c)). That is, a gate insulating film 19 and a gate electrode 18 are formed on a crystallized silicon thin film 13.
, and further selectively etches predetermined portions of the insulating film 16 to form predetermined portions 13a, 13 of the crystallized silicon thin film 13.
dope with n-type impurities, and a source electrode 17a is placed on top of it.
, a drain electrode 17b was formed to form a MOS transistor element.

【0023】このように作成されたMOSトランジスタ
素子は、チャネル領域13cが良質の結晶化半導体で構
成されているので、高移動度の特性を有し、高速に動作
させることができ、また高融点金属の混入量が少ないの
で、閾値のばらつきが少なく、安定した特性を有し、極
めて良好な特性のものとなった。
The MOS transistor element thus produced has a channel region 13c made of a high-quality crystallized semiconductor, so it has high mobility characteristics, can be operated at high speed, and has a high melting point. Since the amount of metal mixed in was small, there was little variation in the threshold value and stable characteristics were obtained, resulting in extremely good characteristics.

【0024】実施例2   図3は実施例2の製造工程を説明するための図であ
る。実施例2では、石英ガラス基板20上に実施例1と
同じ条件で約5000Åの多結晶シリコン薄膜13を被
着させ、この多結晶シリコン薄膜13上に、SiH2C
l2ガス:15SCCM,NH3ガス:150SCCM
,圧力0.45Torrの条件でLPCVD法により約
500ÅのSi3N4膜21を形成し、さらにSi3N
4膜21上に約0.2μmのタングステン膜15を堆積
させた。その後、上部より電子ビームBMを照射走査す
ることにより、多結晶シリコン薄膜13を再結晶化させ
た。
Example 2 FIG. 3 is a diagram for explaining the manufacturing process of Example 2. In Example 2, a polycrystalline silicon thin film 13 of about 5000 Å was deposited on a quartz glass substrate 20 under the same conditions as in Example 1, and SiH2C was deposited on this polycrystalline silicon thin film 13.
l2 gas: 15SCCM, NH3 gas: 150SCCM
, a Si3N4 film 21 of about 500 Å is formed by the LPCVD method at a pressure of 0.45 Torr, and then a Si3N4 film 21 of about 500 Å is formed.
A tungsten film 15 of about 0.2 μm was deposited on the 4 film 21. Thereafter, the polycrystalline silicon thin film 13 was recrystallized by irradiating and scanning the electron beam BM from above.

【0025】このようにして多結晶シリコン薄膜13を
電子ビームにより再結晶化させた後、タングステン膜1
5,Si3N4膜21を除去し、結晶化シリコン薄膜1
3上に図2(c)に示したと同様のMOSトランジスタ
素子を形成した場合、実施例1と同様に優れた特性のM
OSトランジスタ素子を得ることができた。
After recrystallizing the polycrystalline silicon thin film 13 using an electron beam in this manner, the tungsten film 1
5. Remove the Si3N4 film 21 and replace the crystallized silicon thin film 1
When a MOS transistor element similar to that shown in FIG. 2(c) is formed on Embodiment 3, the M
An OS transistor element could be obtained.

【0026】[0026]

【発明の効果】以上に説明したように本発明によれば、
半導体層と高融点金属膜との間に中間層を形成するよう
にしているので、エネルギービームの照射によって良質
の半導体結晶層を容易にかつ高融点金属等を混入させず
に作成することができて、この半導体結晶層上に素子を
作成することにより、高移動度,安定した閾値等の優れ
た特性をもつ素子を得ることができる。
[Effects of the Invention] As explained above, according to the present invention,
Since an intermediate layer is formed between the semiconductor layer and the high melting point metal film, a high quality semiconductor crystal layer can be easily created by irradiation with energy beam without mixing high melting point metal etc. By forming an element on this semiconductor crystal layer, an element having excellent characteristics such as high mobility and stable threshold value can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の半導体結晶層の製造方法を説明するた
めの図である。
FIG. 1 is a diagram for explaining a method for manufacturing a semiconductor crystal layer of the present invention.

【図2】(a)乃至(c)はシリコン基板上に半導体結
晶層を作成する工程を示す図である。
FIGS. 2(a) to 2(c) are diagrams showing steps of creating a semiconductor crystal layer on a silicon substrate.

【図3】石英ガラス基板上に半導体結晶層を作成する工
程を説明するための図である。
FIG. 3 is a diagram for explaining a process of creating a semiconductor crystal layer on a quartz glass substrate.

【図4】従来の半導体結晶層の製造方法を説明するため
の図である。
FIG. 4 is a diagram for explaining a conventional method for manufacturing a semiconductor crystal layer.

【符号の説明】[Explanation of symbols]

1        基板 2        絶縁層 3        半導体層 4        中間層 5        高融点金属膜 BM      エネルギービーム(電子ビーム)11
      単結晶シリコン基板 12      SiO2膜 13      多結晶シリコン薄膜 13a    ソース不純物層 13b    ドレイン不純物層 13c    チャネル領域 14      中間層としてのSiO2膜15   
   タングステン膜 16      絶縁膜 17a    ソース電極 17b    ドレイン電極 18      ゲート電極 19      ゲート絶縁膜 20      石英ガラス基板 21      Si3N4膜
1 Substrate 2 Insulating layer 3 Semiconductor layer 4 Intermediate layer 5 High melting point metal film BM Energy beam (electron beam) 11
Single crystal silicon substrate 12 SiO2 film 13 Polycrystalline silicon thin film 13a Source impurity layer 13b Drain impurity layer 13c Channel region 14 SiO2 film 15 as an intermediate layer
Tungsten film 16 Insulating film 17a Source electrode 17b Drain electrode 18 Gate electrode 19 Gate insulating film 20 Quartz glass substrate 21 Si3N4 film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  基板上にアニールされるべき半導体層
を形成し、該半導体層上に高融点金属膜を形成するに際
して、半導体層と高融点金属膜との間に中間層を形成し
ておき、半導体層上に中間層,高融点金属膜を形成後、
半導体層をアニールするためのエネルギービームを高融
点金属膜側から照射するようになっていることを特徴と
する半導体結晶層の製造方法。
1. When forming a semiconductor layer to be annealed on a substrate and forming a high melting point metal film on the semiconductor layer, an intermediate layer is formed between the semiconductor layer and the high melting point metal film. , after forming the intermediate layer and high melting point metal film on the semiconductor layer,
A method for manufacturing a semiconductor crystal layer, characterized in that an energy beam for annealing the semiconductor layer is irradiated from the high melting point metal film side.
JP13181391A 1991-05-07 1991-05-07 Manufacture of semiconductor crystal layer Pending JPH04332120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13181391A JPH04332120A (en) 1991-05-07 1991-05-07 Manufacture of semiconductor crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13181391A JPH04332120A (en) 1991-05-07 1991-05-07 Manufacture of semiconductor crystal layer

Publications (1)

Publication Number Publication Date
JPH04332120A true JPH04332120A (en) 1992-11-19

Family

ID=15066711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13181391A Pending JPH04332120A (en) 1991-05-07 1991-05-07 Manufacture of semiconductor crystal layer

Country Status (1)

Country Link
JP (1) JPH04332120A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509466A (en) * 2000-09-11 2004-03-25 ウルトラテック インク Method of annealing using partial absorption layer exposed to radiant energy, and article using partial absorption layer
JP2004509472A (en) * 2000-09-11 2004-03-25 ウルトラテック インク Heat-induced phase switching for laser thermal processing
US7629208B2 (en) 2006-05-10 2009-12-08 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509466A (en) * 2000-09-11 2004-03-25 ウルトラテック インク Method of annealing using partial absorption layer exposed to radiant energy, and article using partial absorption layer
JP2004509472A (en) * 2000-09-11 2004-03-25 ウルトラテック インク Heat-induced phase switching for laser thermal processing
US7629208B2 (en) 2006-05-10 2009-12-08 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
US8222643B2 (en) 2006-05-10 2012-07-17 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
US8482008B2 (en) 2006-05-10 2013-07-09 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit

Similar Documents

Publication Publication Date Title
JP3227980B2 (en) Polycrystalline silicon thin film forming method and MOS transistor channel forming method
JPS59195871A (en) Manufacture of metal oxide semiconductor field-effect transistor
US7087964B2 (en) Predominantly <100> polycrystalline silicon thin film transistor
JPH02148831A (en) Laser annealing method
JPWO2007116917A1 (en) Manufacturing method of three-dimensional semiconductor device
JPH0422127A (en) Manufacture of insulating film and manufacture of thin film transistor
JPH04332120A (en) Manufacture of semiconductor crystal layer
JPH0738113A (en) Manufacture of thin film transistor
JPH0580159B2 (en)
JP3273037B2 (en) Method for manufacturing heterostructure semiconductor multilayer thin film
JPH034564A (en) Manufacture of semiconductor device
JP3515132B2 (en) Method for manufacturing thin film transistor
JPH11102861A (en) Manufacture of polycrystalline silicon thin film
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JPH0864828A (en) Method of fabrication of thin film transistor
JPH02140916A (en) Crystal growth of semiconductor thin film
JPH0574704A (en) Semiconductor layer forming method
JPH11145484A (en) Manufacture of thin-film transistor
JPH0567782A (en) Thin film transistor and its manufacture
JPH01276616A (en) Manufacture of semiconductor device
JP2706770B2 (en) Semiconductor substrate manufacturing method
JPH0272669A (en) Thin film semiconductor device and manufacture thereof
JPS63196075A (en) Manufacture of mis type semiconductor device
JPH09320985A (en) Semiconductor device and manufacturing method thereof
JPH04139727A (en) Thin film transistor and manufacture thereof