JPH04332015A - 携帯型電子機器の電源回路 - Google Patents
携帯型電子機器の電源回路Info
- Publication number
- JPH04332015A JPH04332015A JP3101535A JP10153591A JPH04332015A JP H04332015 A JPH04332015 A JP H04332015A JP 3101535 A JP3101535 A JP 3101535A JP 10153591 A JP10153591 A JP 10153591A JP H04332015 A JPH04332015 A JP H04332015A
- Authority
- JP
- Japan
- Prior art keywords
- batteries
- power supply
- voltage
- power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015654 memory Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は携帯型電子機器の電源回
路、特に電池を２個以上用いて各部に所望の電源電圧を
供給する電源回路の改良に関する。
路、特に電池を２個以上用いて各部に所望の電源電圧を
供給する電源回路の改良に関する。
【０００２】
【従来の技術】電子手帳あるいはポケッタブルコンピュ
ータ等の携帯型電子機器においては、装置を小型軽量化
するために乾電池等の交換可能な電池によって電源回路
が形成されている。
ータ等の携帯型電子機器においては、装置を小型軽量化
するために乾電池等の交換可能な電池によって電源回路
が形成されている。
【０００３】そして、このような携帯型電子機器におい
ては、処理データが揮発性の、例えばＳＲＡＭメモリに
記録されており、このデータを常時バックアップしなけ
ればならないという要望がある。
ては、処理データが揮発性の、例えばＳＲＡＭメモリに
記録されており、このデータを常時バックアップしなけ
ればならないという要望がある。
【０００４】従来において、前記電池駆動とメモリのバ
ックアップを両立させるため、２個の電池を用い、両電
池が独立して交換できる構成とし、これによって、電池
交換時においても、メモリのバックアップを可能とした
回路構成が知られている。
ックアップを両立させるため、２個の電池を用い、両電
池が独立して交換できる構成とし、これによって、電池
交換時においても、メモリのバックアップを可能とした
回路構成が知られている。
【０００５】このような回路構成によれば、通常の作動
状態では両乾電池が直列に用いられて６Ｖの電圧を駆動
電源として電子機器各部に与え、一方、電池交換時には
、一方の電池を取り外した時に残りの他方のみで３Ｖの
バックアップ電圧を少なくともメモリに供給する構成と
なっている。
状態では両乾電池が直列に用いられて６Ｖの電圧を駆動
電源として電子機器各部に与え、一方、電池交換時には
、一方の電池を取り外した時に残りの他方のみで３Ｖの
バックアップ電圧を少なくともメモリに供給する構成と
なっている。
【０００６】従って、この従来装置によれば、乾電池を
一本ずつ交換することによって、電池交換時期において
も記憶データが消失しないという利点がある。
一本ずつ交換することによって、電池交換時期において
も記憶データが消失しないという利点がある。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た従来回路においては、単に電池交換時のみの電源電圧
確保が考慮されていたにすぎず、近年のように、電子機
器の電源寿命をできるだけ長くもたせたいという要望に
は応えることができなかった。
た従来回路においては、単に電池交換時のみの電源電圧
確保が考慮されていたにすぎず、近年のように、電子機
器の電源寿命をできるだけ長くもたせたいという要望に
は応えることができなかった。
【０００８】すなわち、電子手帳等の携帯型電子機器に
おいては、キーボードによってデータ入力が行われ、こ
のデータはＳＲＡＭ等の半導体メモリ部にて記憶され、
ＣＰＵがこの記憶データを用いて所望の演算を行い、そ
の演算結果を液晶表示部に表示するという構造が一般的
である。
おいては、キーボードによってデータ入力が行われ、こ
のデータはＳＲＡＭ等の半導体メモリ部にて記憶され、
ＣＰＵがこの記憶データを用いて所望の演算を行い、そ
の演算結果を液晶表示部に表示するという構造が一般的
である。
【０００９】しかしながら、このような各部の電源電圧
を乾電池に依存する場合には、電子機器の連続使用時間
が著しく制約され、実際上携帯型として要望される電源
容量を確保することができないという問題があった。
を乾電池に依存する場合には、電子機器の連続使用時間
が著しく制約され、実際上携帯型として要望される電源
容量を確保することができないという問題があった。
【００１０】本発明は、このような従来の課題を解決す
るために、前述した電池交換時における単一乾電池の電
源電圧でメモリのバックアップを行うことを更に拡張し
て省電効果を図ることを提案するものである。
るために、前述した電池交換時における単一乾電池の電
源電圧でメモリのバックアップを行うことを更に拡張し
て省電効果を図ることを提案するものである。
【００１１】すなわち、携帯型電子機器に用いられる各
部は、通常の作動電圧は５Ｖ以上に設定されているが、
例えばＳＲＡＭ等の半導体メモリのデータ保持用バック
アップ電圧としては３Ｖ程度で十分であり、これが例え
ば電子機器の基準クロック、時刻あるいは月日管理を行
うためのクロック信号発生器も３Ｖ駆動で十分に良好な
作用を行うことができる。
部は、通常の作動電圧は５Ｖ以上に設定されているが、
例えばＳＲＡＭ等の半導体メモリのデータ保持用バック
アップ電圧としては３Ｖ程度で十分であり、これが例え
ば電子機器の基準クロック、時刻あるいは月日管理を行
うためのクロック信号発生器も３Ｖ駆動で十分に良好な
作用を行うことができる。
【００１２】
【課題を解決するための手段】本発明は、このような各
電子回路部の特性を利用し、通常の使用状態においては
、電源電池を直列接続して５〜６Ｖの電圧を得、一方に
おいて、非使用時のメモリバックアップあるはクロック
信号発生のためには、電池を並列接続して低電圧電源と
し、これによって非使用状態での電流消費を著しく低下
させ、また電池を並列に接続することによって電池容量
は直列接続時の２倍を確保することができることを特徴
とする。
電子回路部の特性を利用し、通常の使用状態においては
、電源電池を直列接続して５〜６Ｖの電圧を得、一方に
おいて、非使用時のメモリバックアップあるはクロック
信号発生のためには、電池を並列接続して低電圧電源と
し、これによって非使用状態での電流消費を著しく低下
させ、また電池を並列に接続することによって電池容量
は直列接続時の２倍を確保することができることを特徴
とする。
【００１３】
【作用】従って、本発明によれば、機器の非使用状態、
すなわち電源スイッチがオフ作動状態においては、両電
池間に設けられた切替回路をオフ作動させて、両電池を
並列接続とし、メモリバックアップあるいはクロック発
生のためには、電流消費の少ない低電圧駆動を得る。
すなわち電源スイッチがオフ作動状態においては、両電
池間に設けられた切替回路をオフ作動させて、両電池を
並列接続とし、メモリバックアップあるいはクロック発
生のためには、電流消費の少ない低電圧駆動を得る。
【００１４】そして、電源スイッチがオン作動された使
用状態においては、前記切替回路をオン作動状態として
両電池を直列接続し、各部の必要な高電圧を提供して所
望の回路動作を行わせることを特徴とする。
用状態においては、前記切替回路をオン作動状態として
両電池を直列接続し、各部の必要な高電圧を提供して所
望の回路動作を行わせることを特徴とする。
【００１５】
【実施例】以下、図面に基づいて本発明の好適な実施例
を説明する。図１には本発明を電子手帳に適用した場合
の実施例が示されており、液晶表示部１０と液晶駆動部
１１を含み、ＣＰＵ１２の演算結果が必要に応じて液晶
表示部１０で表示可能である。ＣＰＵ１２にはキーボー
ド１３から必要なデータ入力が行われ、ＣＰＵ１２はＳ
ＲＡＭからなる半導体メモリ部１４とデータのやりとり
を行いながら所望の演算処理を実行する。ＣＰＵ１２の
演算サイクルあるいは時刻及び年月日記憶を行うために
クロック信号発生部１５が設けられている。
を説明する。図１には本発明を電子手帳に適用した場合
の実施例が示されており、液晶表示部１０と液晶駆動部
１１を含み、ＣＰＵ１２の演算結果が必要に応じて液晶
表示部１０で表示可能である。ＣＰＵ１２にはキーボー
ド１３から必要なデータ入力が行われ、ＣＰＵ１２はＳ
ＲＡＭからなる半導体メモリ部１４とデータのやりとり
を行いながら所望の演算処理を実行する。ＣＰＵ１２の
演算サイクルあるいは時刻及び年月日記憶を行うために
クロック信号発生部１５が設けられている。
【００１６】以上のようにして、電子手帳が構成され、
これらの各電子回路部に所望の電源電圧を与えるために
、電源回路１６が設けられており、この電源回路１６は
２個の電池１７，１８を含む。第１の電池１７の陽極は
コンデンサ１９の一方の電極に接続されると共に、ＣＰ
Ｕ１２の電源入力端子に接続され、また陰極はダイオー
ド２０を介して後述するレギュレータ２４の接地側に接
続されている。
これらの各電子回路部に所望の電源電圧を与えるために
、電源回路１６が設けられており、この電源回路１６は
２個の電池１７，１８を含む。第１の電池１７の陽極は
コンデンサ１９の一方の電極に接続されると共に、ＣＰ
Ｕ１２の電源入力端子に接続され、また陰極はダイオー
ド２０を介して後述するレギュレータ２４の接地側に接
続されている。
【００１７】一方、前記第２の電池１８はその陰極が接
地され、陽極はダイオード２１を介してＣＰＵ１２と他
のデバイスの電源入力端子に接続されている。前記両ダ
イオード２０，２１には並列にサージ吸収コンデンサ２
２，２３が接続されている。また、前記コンデンサ１９
の出力は電圧安定化回路２４を介して出力コンデンサ２
５に接続されている。
地され、陽極はダイオード２１を介してＣＰＵ１２と他
のデバイスの電源入力端子に接続されている。前記両ダ
イオード２０，２１には並列にサージ吸収コンデンサ２
２，２３が接続されている。また、前記コンデンサ１９
の出力は電圧安定化回路２４を介して出力コンデンサ２
５に接続されている。
【００１８】本発明において特徴的なことは、前記両電
池１７，１８の間にＦＥＴからなる切替回路２６が接続
されていることであり、実施例において、電池１７の陰
極がＦＥＴ２６のドレインに、そして電池１８の陽極が
ＦＥＴ２６のソースに接続されている。そして、ＦＥＴ
２６のゲートにはＣＰＵ１２から切替信号１００が供給
されている。
池１７，１８の間にＦＥＴからなる切替回路２６が接続
されていることであり、実施例において、電池１７の陰
極がＦＥＴ２６のドレインに、そして電池１８の陽極が
ＦＥＴ２６のソースに接続されている。そして、ＦＥＴ
２６のゲートにはＣＰＵ１２から切替信号１００が供給
されている。
【００１９】更に、本発明において、キーボード１３に
は電源オンオフスイッチ１３ａが設けられており、この
電源オンオフスイッチ１３ａによってＣＰＵ１２は前記
切替回路２６に対して所望の切替信号１００を供給する
こととなる。
は電源オンオフスイッチ１３ａが設けられており、この
電源オンオフスイッチ１３ａによってＣＰＵ１２は前記
切替回路２６に対して所望の切替信号１００を供給する
こととなる。
【００２０】本発明の実施例は以上の構成からなり、以
下のその作用を説明する。電池交換時には、従来と同様
に、いずれかの電池１７，１８がＣＰＵ１２の電源入力
端子に所定の電圧、例えば約３Ｖの電圧を供給すればよ
く、このために、一方の電池、例えば電池１７が取り外
された状態では、残りの他方の電池１８がその陽極、ダ
イオード２１から電源入力端子に約３Ｖの電圧を供給す
る。実施例におけるレギュレータ２４は、両電池１７，
１８が直列接続された場合に得られる通常６Ｖの電圧を
安定化した５Ｖの電圧に変換する作用を行い、前記一方
の電池のみの出力電圧である３Ｖ供給時には単にこの電
圧をそのまま出力するのみである。
下のその作用を説明する。電池交換時には、従来と同様
に、いずれかの電池１７，１８がＣＰＵ１２の電源入力
端子に所定の電圧、例えば約３Ｖの電圧を供給すればよ
く、このために、一方の電池、例えば電池１７が取り外
された状態では、残りの他方の電池１８がその陽極、ダ
イオード２１から電源入力端子に約３Ｖの電圧を供給す
る。実施例におけるレギュレータ２４は、両電池１７，
１８が直列接続された場合に得られる通常６Ｖの電圧を
安定化した５Ｖの電圧に変換する作用を行い、前記一方
の電池のみの出力電圧である３Ｖ供給時には単にこの電
圧をそのまま出力するのみである。
【００２１】従って、電池１７の交換時には他方の電池
１８がこれをバックアップしてシステムデバイスに３Ｖ
電源を供給し、これによってクロック１５及びＳＲＡＭ
１４のバックアップを行い、電子手帳はその記録データ
を保持できると共に、クロックの動作を継続的に行うこ
とができる。
１８がこれをバックアップしてシステムデバイスに３Ｖ
電源を供給し、これによってクロック１５及びＳＲＡＭ
１４のバックアップを行い、電子手帳はその記録データ
を保持できると共に、クロックの動作を継続的に行うこ
とができる。
【００２２】電池１７の交換が完了した後に、他方の電
池１８が取り外され、このときには前述したバックアッ
プ時と同様に交換された電池１７の陰極がダイオード２
０を介して接地され、出力コンデンサ２５には３Ｖ電圧
が供給され、前述したバックアップが確実に行われる。
池１８が取り外され、このときには前述したバックアッ
プ時と同様に交換された電池１７の陰極がダイオード２
０を介して接地され、出力コンデンサ２５には３Ｖ電圧
が供給され、前述したバックアップが確実に行われる。
【００２３】更に、本発明においては、通常使用時には
電子機器に必要な５〜６Ｖ駆動が行われ、一方において
、電源オフ時には、バックアップに必要な３Ｖ駆動を行
うことによって非使用時における省電効果を著しく高め
ている。
電子機器に必要な５〜６Ｖ駆動が行われ、一方において
、電源オフ時には、バックアップに必要な３Ｖ駆動を行
うことによって非使用時における省電効果を著しく高め
ている。
【００２４】キーボード１３の電源オンオフスイッチ１
３ａがオン作動されると、ＣＰＵ１２からは０Ｖ電圧が
切替信号１００に与えられ、この結果、ＦＥＴからなる
切替回路２６はオン作動状態となる。この結果、両電池
１７，１８は直列接続され、この結果、出力コンデンサ
１９は６Ｖに充電され、定電圧化された５Ｖが出力コン
デンサ２５からＣＰＵ１２へ供給され、この安定化５Ｖ
電源によって所望の演算及び表示動作が遂行される。
３ａがオン作動されると、ＣＰＵ１２からは０Ｖ電圧が
切替信号１００に与えられ、この結果、ＦＥＴからなる
切替回路２６はオン作動状態となる。この結果、両電池
１７，１８は直列接続され、この結果、出力コンデンサ
１９は６Ｖに充電され、定電圧化された５Ｖが出力コン
デンサ２５からＣＰＵ１２へ供給され、この安定化５Ｖ
電源によって所望の演算及び表示動作が遂行される。
【００２５】一方、キーボード１３からの電源オンオフ
スイッチ１３ａがオフ作動された状態では、ＣＰＵ１２
からは切替信号１００として６Ｖすなわち前記機器使用
状態における電源電圧がそのまま供給され、これによっ
てＦＥＴすなわち切替回路２６は迅速にオフ作動される
。
スイッチ１３ａがオフ作動された状態では、ＣＰＵ１２
からは切替信号１００として６Ｖすなわち前記機器使用
状態における電源電圧がそのまま供給され、これによっ
てＦＥＴすなわち切替回路２６は迅速にオフ作動される
。
【００２６】この結果、両電池１７，１８は並列接続状
態となり、その出力である３Ｖがコンデンサ１９及び２
５からＣＰＵ１２の電源入力端子へ供給される。
態となり、その出力である３Ｖがコンデンサ１９及び２
５からＣＰＵ１２の電源入力端子へ供給される。
【００２７】この結果、ＣＰＵ１２の切替信号１００も
順次前述した切替え時の６Ｖから３Ｖに低下し、ＦＥＴ
２６のオフ作動状態を比較的低い３Ｖ電圧にてそのまま
維持することができ、電源回路１６における消費電流も
低下される。この状態で、電子手帳自体は３Ｖ駆動によ
ってＳＲＡＭ１４のメモリバックアップ及びクロック発
生回路１５のクロック発生を維持し、著しく省電効果を
高めることが可能となる。
順次前述した切替え時の６Ｖから３Ｖに低下し、ＦＥＴ
２６のオフ作動状態を比較的低い３Ｖ電圧にてそのまま
維持することができ、電源回路１６における消費電流も
低下される。この状態で、電子手帳自体は３Ｖ駆動によ
ってＳＲＡＭ１４のメモリバックアップ及びクロック発
生回路１５のクロック発生を維持し、著しく省電効果を
高めることが可能となる。
【００２８】前述した実施例は、電子手帳を例にとって
説明したが、このような携帯型電子機器としては、電子
手帳に限らず、ポケッタブルコンピュータ、その他揮発
性の半導体メモリ部あるいはクロック発生器等を含む各
種の電子機器に適用可能である。
説明したが、このような携帯型電子機器としては、電子
手帳に限らず、ポケッタブルコンピュータ、その他揮発
性の半導体メモリ部あるいはクロック発生器等を含む各
種の電子機器に適用可能である。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
電池交換時に継続的に所定の電圧を機器に供給できると
共に、電子機器の非使用状態においては、低電圧供給を
行い、これによって時間の長い非使用時における省電効
果を図り、全体的に電池の寿命を著しく延長することの
できる改良された電源回路を提供可能である。
電池交換時に継続的に所定の電圧を機器に供給できると
共に、電子機器の非使用状態においては、低電圧供給を
行い、これによって時間の長い非使用時における省電効
果を図り、全体的に電池の寿命を著しく延長することの
できる改良された電源回路を提供可能である。
【図１】本発明に係る携帯用電子機器の電源回路を電子
手帳に用いた好適な実施例を示す回路図である。
手帳に用いた好適な実施例を示す回路図である。
１０ 液晶表示部
１２ ＣＰＵ
１３ キーボード
１４ 半導体メモリ部
１６ 電源回路
１７，１８ 電池
２６ 切替回路
Claims (1)
- 【請求項１】液晶表示部と半導体メモリ部と、キーボー
ドそしてＣＰＵを含み、各部に所定電源電圧を供給する
ために、交換可能な電池が設けられている携帯型電子機
器において、前記電池は、直並列切替え可能に設けられ
、前記両電池の組合せ電圧が各部に供給され、各電池は
いずれか一方が取りはずされた時に単独で電源供給を行
うため各電池の一方側に導通用ダイオードが接続され、
前記両電池間には電源オンオフスイッチによって導通制
御される切替回路が設けられ、電源オフ時には、両電池
が並列接続状態でバックアップ用の低電圧を各部に供給
することを特徴とした携帯型電子機器の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101535A JP2871153B2 (ja) | 1991-05-07 | 1991-05-07 | 携帯型電子機器の電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101535A JP2871153B2 (ja) | 1991-05-07 | 1991-05-07 | 携帯型電子機器の電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04332015A true JPH04332015A (ja) | 1992-11-19 |
| JP2871153B2 JP2871153B2 (ja) | 1999-03-17 |
Family
ID=14303139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101535A Expired - Fee Related JP2871153B2 (ja) | 1991-05-07 | 1991-05-07 | 携帯型電子機器の電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871153B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325392A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | ボイスレコーダー |
| JP2012105525A (ja) * | 2010-11-09 | 2012-05-31 | Hon Hai Precision Industry Co Ltd | バッテリー制御回路 |
| US10243383B2 (en) | 2015-12-25 | 2019-03-26 | Seiko Epson Corporation | Power source and electronic device |
| US11682914B2 (en) | 2016-11-25 | 2023-06-20 | Dyson Technology Limited | Battery system |
-
1991
- 1991-05-07 JP JP3101535A patent/JP2871153B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325392A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | ボイスレコーダー |
| JP4663583B2 (ja) * | 2006-05-31 | 2011-04-06 | 三洋電機株式会社 | ボイスレコーダー |
| JP2012105525A (ja) * | 2010-11-09 | 2012-05-31 | Hon Hai Precision Industry Co Ltd | バッテリー制御回路 |
| US10243383B2 (en) | 2015-12-25 | 2019-03-26 | Seiko Epson Corporation | Power source and electronic device |
| US11682914B2 (en) | 2016-11-25 | 2023-06-20 | Dyson Technology Limited | Battery system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871153B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9229472B2 (en) | Method for supplying electric power to a timekeeping circuit within a portable electronic device | |
| CN1941542A (zh) | 电源供电电路 | |
| DE112005003244T5 (de) | Verlustunterbindung für ein Batteriepaket | |
| JPH04211818A (ja) | 集積回路及び電子機器 | |
| US10324514B2 (en) | MCU wake-up device and method in sleep mode | |
| JPH04332015A (ja) | 携帯型電子機器の電源回路 | |
| JPH0261711A (ja) | 電源回路およびそれを用いたｉｃカード | |
| CN211236841U (zh) | 一种自动切换电源的硬件电路 | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| JP4311837B2 (ja) | 電源供給回路 | |
| CN220795724U (zh) | 一种使笔记本在电池模式下系统电源正常起电的全切电路 | |
| CN217789381U (zh) | 一种休眠状态下进行主备电切换的控制系统及控制装置 | |
| JPH08161086A (ja) | 携帯型電子機器の電源回路 | |
| CN220692984U (zh) | 唤醒电路及车辆 | |
| CN218630738U (zh) | 一种低功耗单片机电源电路 | |
| CN217821520U (zh) | 一种设备断电瞬间数据保存或应急事件处理电路 | |
| JPH09322430A (ja) | バックアップ回路 | |
| CN217882850U (zh) | 一种唤醒电路和电子设备 | |
| CN210074872U (zh) | 一种电源切换电路 | |
| JP2675456B2 (ja) | 電源供給切換装置 | |
| JPS5835281B2 (ja) | 電源制御方式 | |
| JPH04222427A (ja) | 電池バックアップ回路 | |
| JP2004104903A (ja) | 電源回路 | |
| RU2020613C1 (ru) | Запоминающее устройство с сохранением информации при отключении питания | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |