JPH0432315A - Gate array circuit device - Google Patents

Gate array circuit device

Info

Publication number
JPH0432315A
JPH0432315A JP13913490A JP13913490A JPH0432315A JP H0432315 A JPH0432315 A JP H0432315A JP 13913490 A JP13913490 A JP 13913490A JP 13913490 A JP13913490 A JP 13913490A JP H0432315 A JPH0432315 A JP H0432315A
Authority
JP
Japan
Prior art keywords
input
output
gate array
signal
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13913490A
Other languages
Japanese (ja)
Inventor
Seiji Miyawaki
誠司 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13913490A priority Critical patent/JPH0432315A/en
Publication of JPH0432315A publication Critical patent/JPH0432315A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE:To reduce the development cost per a circuit module by providing plural circuit modules whose sum of input terminals and output terminals exceeds the number of input/output pads of a gate array and a selection means selecting a signal sent from the circuit modules to the device. CONSTITUTION:Both circuit modules 1, 2 have the number of input/output terminals almost equal to the number of input/output pads provided to a gate array. Then an output selector 10 and an input output selector 13 are provided and the number of the circuit modules capable of forming in one gate array is formed and which of the circuit modules is to be operated is selected in response to a selection signal fed externally. Thus, the circuit modules whose number is a limited number capable forming in one gate array are formed and the sum of input/output terminals in the circuit modules is in excess of the number of input/output pads of the gate array. Thus, the operating rate of the gate array is improved and the development cost of the gate array is reduced.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ゲートアレイ回路装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a gate array circuit device.

[従来の技術とその課題] デジタル回路において、ウェハ上に予めトランジスタ等
がアレイ状に配置されたいわゆるゲートアレイを利用す
る場合、従来このようなゲートアレイを内蔵する一つの
回路モジュールに対しては一つのゲートアレイを作成し
ていた。例えば人出カパッド数が100のゲートアレイ
にあっては回路モジュールに設けられる入出力端子数は
100以下にしなければならない。
[Prior art and its problems] When using a so-called gate array in which transistors etc. are arranged in an array on a wafer in advance in a digital circuit, conventionally, for one circuit module containing such a gate array, I was creating one gate array. For example, in a gate array with 100 output pads, the number of input/output terminals provided in the circuit module must be 100 or less.

このような制約により、ゲートアレイにて構成された内
部ゲートの使用率が低い場合が多々生じる。このように
使用率が低い場合にあっても、ゲートアレイの特徴上、
マスク費用を含んだ開発費用が必ずしも安価にならない
という問題点があった。
Due to such constraints, the usage rate of internal gates configured in a gate array is often low. Even when the usage rate is low, due to the characteristics of gate arrays,
There was a problem in that the development cost, including the mask cost, was not necessarily cheap.

本発明はこのような問題点を解決するためになされたも
ので、内部ゲートの使用率を向上させることで一回路モ
ジュール当たりの開発費用を低減することを目的とする
The present invention has been made to solve these problems, and aims to reduce the development cost per circuit module by improving the utilization rate of internal gates.

[課題を解決するための手段] 本発明は、同一ゲートアレイ内に備わり、入出力端子数
の合計がゲートアレイの入出力パッド数を越える複数の
回路モジュールと、 入力信号を供給する回路モジュールを選択し、いずれか
一つの回路モジュールが送出する信号を選択する選択手
段と、を備えたことを特徴とする特[作用] 選択手段は、ICチップに設けられる入力端子数より多
い入力端子数を有する複数の回路モジ。
[Means for Solving the Problems] The present invention provides a plurality of circuit modules that are provided in the same gate array and have a total number of input/output terminals exceeding the number of input/output pads of the gate array, and a circuit module that supplies input signals. and a selection means for selecting a signal to be sent out by any one circuit module. Has multiple circuit modifiers.

−ルより一つの回路モジュールを選択し、選択した回路
モジュールへ入力信号を供給し、選択した回路モジュー
ルが送出する出力信号を複数の回路モジュールの出力信
号より選択して外部へ送出する。このように選択手段は
、ゲートアレイの使用率を向上させるように作用し、−
チップ当たりの開発費用の低減に作用している。
- Select one circuit module from the circuit module, supply an input signal to the selected circuit module, select an output signal sent by the selected circuit module from output signals of a plurality of circuit modules, and send it to the outside. In this way, the selection means acts to improve the utilization of the gate array, and -
This is working to reduce development costs per chip.

[実施例] 本発明のゲートア1ノイ回路装置の一実施例を示す第1
図において、回路モジュール1及び回路モジュール2は
共に入出力端子数が一つのゲートアレイに設けられてい
る入出力パッド数に等しい規模の回路モジュールである
。又、本実施例では説明上、回路モジュールlの入力端
子3aの数カ月0、同モジコール1の出力端子4の数が
10、回路モジュール2の入力端子3bの数が15、同
モジュール2の出力端子6の数が5とする。
[Example] A first example showing an example of the gate anoy circuit device of the present invention.
In the figure, circuit module 1 and circuit module 2 are both circuit modules in which the number of input/output terminals is equal to the number of input/output pads provided in one gate array. Further, in this embodiment, for the sake of explanation, the number of input terminals 3a of the circuit module 1 is 0, the number of output terminals 4 of the module 1 is 10, the number of input terminals 3b of the circuit module 2 is 15, and the number of output terminals of the module 2 is 10. Assume that the number of 6s is 5.

このような回路モジコールl及び2のそれぞれの入力端
子3 a、 3 bは、ICチップ100に設けられ、
回路モジュールlあるいは2における入力端子の数に等
しい入力端子101に接続される。
The respective input terminals 3 a and 3 b of such circuit modules 1 and 2 are provided on the IC chip 100,
It is connected to input terminals 101 equal to the number of input terminals in circuit module l or 2.

即ち、それぞれの入力端子101は、回路モジュールl
及び2の両方の入力端子3 a、 3 bに接続され、
又、図示するように入力端子101におIJる例えばア
にて示す入力端子は回路モジュール1におけるアにて示
す入力端子3aに接続されるとともに回路モジュール2
においてもアにて示す入力端子3bに接続されるように
、回路モジコールl及び2の同一の端子番号の入力端子
に接続される。
That is, each input terminal 101 is connected to the circuit module l.
and 2 are connected to both input terminals 3 a, 3 b,
Further, as shown in the figure, an input terminal connected to the input terminal 101, for example, indicated by A, is connected to an input terminal 3a indicated by A in the circuit module 1, and also connected to the input terminal 3a indicated by A in the circuit module 1.
It is also connected to the input terminals having the same terminal number of the circuit modules 1 and 2, so that it is connected to the input terminal 3b shown at A.

上述した例によれば、回路モジ、−ル2の入力端子3b
の数の方が回路モジコールlの入力端子3aの数より5
本多いので、設けられる上記入力端子101の数は10
本である。尚、回路モジ、−ル2における残り5の入力
端子数については詳細後述の入出力セレクタ13にて調
整される。
According to the example described above, the input terminal 3b of the circuit module 2
The number of is 5 than the number of input terminals 3a of circuit module l.
Since there are many terminals, the number of input terminals 101 provided is 10.
It's a book. The remaining five input terminals in the circuit module 2 are adjusted by the input/output selector 13, which will be described in detail later.

回路モジュールIの複数の出力端子4は、複数設けられ
るANDゲート5の一入力端にそれぞれ接続され、それ
ぞれのANDゲート5の他の入力側にはセレクト信号入
力端子102がインバータ8を介して接続される。
The plurality of output terminals 4 of the circuit module I are each connected to one input terminal of a plurality of AND gates 5, and a select signal input terminal 102 is connected to the other input side of each AND gate 5 via an inverter 8. be done.

回路モジコール2の複数の出力端子6は、複数設けられ
るANDゲート7の一入力端にそれぞれ接続され、それ
ぞれのANDゲート7の他の入力側にはセレクト信号入
力端子102が接続される。
A plurality of output terminals 6 of the circuit module 2 are each connected to one input terminal of a plurality of AND gates 7, and a select signal input terminal 102 is connected to the other input side of each AND gate 7.

このようなANDゲート5及び7のそれぞれの出力側は
、複数設けられるORゲート9の入力側にそれぞれ接続
され、それぞれのORゲート9の出力側はICチップ1
00の複数の出力端子103に接続される。上述した一
つのANDゲート5、一つのANDゲート7、及び一つ
のORゲート9にて一つの出力セレクタ10を形成し、
このような出力セレクタ10は図示していないが複数組
形成される。尚、出力セレクタ10の形成数は、本実施
例の場合、回路モジュール1の出力端子4の数が10で
あり、回路モジュール2の出力端子6の数が5であるの
で、5組形成される。尚、回路モジュール1の残りの5
本の出力端子4については詳細後述の入出力セレクタ1
3にて調整される。
The output sides of such AND gates 5 and 7 are respectively connected to the input sides of a plurality of OR gates 9, and the output side of each OR gate 9 is connected to the IC chip 1.
It is connected to a plurality of output terminals 103 of 00. One output selector 10 is formed by one AND gate 5, one AND gate 7, and one OR gate 9 as described above,
Although not shown, a plurality of such output selectors 10 are formed. In this embodiment, the number of output selectors 10 to be formed is 5 since the number of output terminals 4 of the circuit module 1 is 10 and the number of output terminals 6 of the circuit module 2 is 5. . In addition, the remaining 5 of circuit module 1
For the output terminal 4 of the book, please refer to the input/output selector 1 which will be described in detail later.
Adjusted in 3.

出力セレクタ10は、セレクト信号入力端子102に供
給される1あるいは0のデジタル信号によって、回路モ
ジュール1あるいは2のいずれかの出力信号を選択する
回路であり、例えばセレクト信号入力端子102に1の
信号が供給された場合には、ANDゲート7に1の信号
が供給されることよりANDゲート7より信号が送出さ
れる。
The output selector 10 is a circuit that selects an output signal of either the circuit module 1 or 2 according to a digital signal of 1 or 0 supplied to the select signal input terminal 102. For example, a signal of 1 is supplied to the select signal input terminal 102. is supplied, a signal of 1 is supplied to the AND gate 7, and a signal is sent out from the AND gate 7.

即ち、ANDゲート7に接続されている回路モジュール
2が選択されることになる。一方、セレクト信号入力端
子102に0の信号が供給された場合には、インバータ
8にてこの信号が反転されることより上記の場合とは逆
に回路モジュールlが選択されることになる。
That is, the circuit module 2 connected to the AND gate 7 is selected. On the other hand, when a signal of 0 is supplied to the select signal input terminal 102, this signal is inverted by the inverter 8, so that the circuit module 1 is selected, contrary to the above case.

又、回路モジコール1の出力端子4は、ノ\イイネイプ
ルなバッファ11を介してICチップ100の入出力端
子104に接続される。尚、バッファ11のイネイブル
端子にはインバータ8の出力側が接続され、セレクト信
号入力端子+02にOの信号が供給された場合、即ち回
路モジコール1の出力信号が選択された場合にバッファ
11はオン状態となり回路モジュール1の出力信号を入
出力端子104へ送出する。本実施例では、回路モジュ
・−ル1の出力端子4の数が回路モジコール2の出力端
子6の数に比べ、上述したように5本多く出力セレクタ
lOにて未処理の5本の出力端子4がそれぞれ5個のバ
ッファ11を介1.て5本の入出力端子(この場合は出
力端子となる。)104に接続される。
Further, the output terminal 4 of the circuit module 1 is connected to the input/output terminal 104 of the IC chip 100 via an easy-to-use buffer 11. The output side of the inverter 8 is connected to the enable terminal of the buffer 11, and when an O signal is supplied to the select signal input terminal +02, that is, when the output signal of the circuit module 1 is selected, the buffer 11 is turned on. Then, the output signal of the circuit module 1 is sent to the input/output terminal 104. In this embodiment, the number of output terminals 4 of the circuit module 1 is five more than the number of output terminals 6 of the circuit module 2, and five output terminals are unprocessed by the output selector lO. 1 through 5 buffers 11 each. and are connected to five input/output terminals (in this case, output terminals) 104.

又、入出力端子104は、ハイイネイブルなバッファ1
2を介して回路モジコール2の入力端子14に接続され
る。尚、バッファ12のイネイブル端子にはセレクト信
号入力端子102が接続され、セレクト信号入力端子1
02に1の信号が供給された場合、即ち回路モジコール
2の出力信号が選択された場合にバッファ12はオン状
態となる。
In addition, the input/output terminal 104 is a high enable buffer 1.
2 to the input terminal 14 of the circuit module 2. Note that the select signal input terminal 102 is connected to the enable terminal of the buffer 12, and the select signal input terminal 1
When a signal of 1 is supplied to 02, that is, when the output signal of the circuit module 2 is selected, the buffer 12 is turned on.

尚、本実施例の場合、回路モジュール1の入力端子3a
の数より回路モジコール2の入力端子3bの数の方が5
本多いことより、5個のバッファ12が設けられ5本の
入出力端子(この場合は入力端子となる。)104はバ
ッファ12を介して回路モジュール2に接続される。
In the case of this embodiment, the input terminal 3a of the circuit module 1
The number of input terminals 3b of circuit module 2 is 5 than the number of
Since there are many buffers, five buffers 12 are provided, and five input/output terminals (input terminals in this case) 104 are connected to the circuit module 2 via the buffers 12.

又、上記の構成部分バッファ11及び12にて入出力セ
レクタ13を形成している。上記説明からも明らかなよ
うに入出力セレクタ13は、回路モジコールl及び2に
おいて入力端子数あるいは出力端子数が異なる場合にこ
れらの数を合わせるために入力端子あるいは出力端子を
選択する回路である。又、第1図においては入出力セレ
クタ13は一組のみ図示しているカ月二述より明らかな
ように複数組設けられる。又、上記の例においてはバッ
ファ11及び12の数は互いに5であり、又、バッファ
12の出力側は回路モジュール2に接続したが、これに
限られるものではなく、同様に第1図も一例を示したも
のである。
Further, the above component buffers 11 and 12 form an input/output selector 13. As is clear from the above description, the input/output selector 13 is a circuit that selects an input terminal or an output terminal in order to match the numbers of input terminals or output terminals when the circuit modules 1 and 2 have different numbers of input terminals or output terminals. Further, in FIG. 1, a plurality of sets of input/output selectors 13 are provided, as is clear from the above description, although only one set is shown. Further, in the above example, the number of buffers 11 and 12 is five each, and the output side of buffer 12 is connected to circuit module 2, but this is not limited to this, and similarly, FIG. 1 is also an example. This is what is shown.

このように構成されるゲートアレイ回路装置の動作を以
下に説明する。
The operation of the gate array circuit device configured in this manner will be described below.

例えば回路モジュール1を動作させその出力信号を得る
には入力端子101より回路モジュールlの動作に必要
な信号が供給され、回路モジュール1による出力信号は
ANDゲー1−5の一入力端子に供給され、一方AND
ゲート5に供給することができない上記出力信号はバッ
ファ11に供給される。一方、回路モジュール2を動作
させその出力信号を得るには回路モジュール2の動作に
必要な信号が入力端子101及び入出力端子104より
供給され、回路モジュール2による出力信号はANDゲ
ート7の一入力端子に供給される。
For example, in order to operate circuit module 1 and obtain its output signal, a signal necessary for the operation of circuit module 1 is supplied from input terminal 101, and an output signal from circuit module 1 is supplied to one input terminal of AND gate 1-5. , while AND
The output signals that cannot be supplied to the gate 5 are supplied to the buffer 11. On the other hand, in order to operate the circuit module 2 and obtain its output signal, the signals necessary for the operation of the circuit module 2 are supplied from the input terminal 101 and the input/output terminal 104, and the output signal from the circuit module 2 is supplied to one input of the AND gate 7. Supplied to the terminal.

よって、回路モジュールlに必要な信号を供給しその結
果信号を得る場合には、セレクト信号入力端子102に
0の信号を供給し、このOの信号はインバータ8を介す
ることでANDゲート5の他の入力端子及びバッファ1
1のイネイブル端子に1の信号が供給されることより、
ANDゲート5およびバッファ11かオン状態となり回
路モジュールlの出力信号がORゲート9を介して出力
端子103に送出され、又、バッファ11より入出力端
子104へ送出される。一方、回路モジュール2に必要
な信号を供給しその結果信号を得る場合には、セレクト
信号入力端子102に1の信号を供給することで、AN
Dゲート7の他の入力端子に1の信号が供給されること
より、ANDゲート7がオン状態となり回路モジュール
2の出力信号がORゲート9を介して出力端子103に
送出される。
Therefore, when supplying a necessary signal to the circuit module l and obtaining a resultant signal, a signal of 0 is supplied to the select signal input terminal 102, and this signal of O is passed through the inverter 8 to other than the AND gate 5. input terminal and buffer 1
Since the signal 1 is supplied to the enable terminal 1,
AND gate 5 and buffer 11 are turned on, and the output signal of circuit module I is sent to output terminal 103 via OR gate 9, and also sent from buffer 11 to input/output terminal 104. On the other hand, when supplying the necessary signals to the circuit module 2 and obtaining the resulting signal, by supplying the signal 1 to the select signal input terminal 102, the AN
Since a signal of 1 is supplied to the other input terminal of the D gate 7, the AND gate 7 is turned on and the output signal of the circuit module 2 is sent to the output terminal 103 via the OR gate 9.

以上説明したように、回路モジュール1及び2ともにゲ
ートアレイに設けられている入出力パッド数にほぼ等し
い入出力端子数を有していることより、従来であれば2
つのゲートアレイを作成する必要があったか、出力セレ
クタIO及び入出力セレクタ13を設け、一つのゲート
アレイ内に形成可能な数の回路モジュールを形成しそれ
らの回路モジュールのいずれの一つを動作させるかを外
部より供給する選択信号に応じて選択するようにしたの
で、一つのゲートアレイにて形成可能な限度数までの回
路モジコールを一つのゲートアレイ内に形成することが
でき、又、回路モジュールの入出力端子数の合計がゲー
トアレイの入出力パッド数を越えることもできるので、
ゲートアレイの使用率を向上させることができる。した
がってゲ−ドアレイの開発費を削減でき、又−つのゲー
トアレイを複数個に使用することになるので量産メリッ
トによりチップ単価を低下させることもできる。
As explained above, since both circuit modules 1 and 2 have approximately the same number of input/output terminals as the number of input/output pads provided in the gate array, conventionally
Is it necessary to create two gate arrays, or is it necessary to provide an output selector IO and an input/output selector 13, form as many circuit modules as possible in one gate array, and operate one of these circuit modules? is selected according to a selection signal supplied from the outside, so that up to the maximum number of circuit modules that can be formed in one gate array can be formed in one gate array. Since the total number of input/output terminals can exceed the number of input/output pads of the gate array,
The utilization rate of the gate array can be improved. Therefore, the development cost of the gate array can be reduced, and since a plurality of gate arrays are used, the cost per chip can be reduced due to the advantage of mass production.

上記の例ではICチップ内に設けた回路モジュールは二
つであったが、回路モジュールの数がそれ以上の場合、
例えば4つの場合における出力セレクタ及び入出力セレ
クタの構成を第2図に示している。尚、説明上本例では
、回路モジュール51及び52の出力端子数が回路モジ
ュール53及び54の出力端子数に比べ多く、回路モジ
ュール51及び52の入力端子数が回路モジュール53
及び54の入力端子数に比べ少ない場合を例とする。
In the above example, there were two circuit modules installed in the IC chip, but if the number of circuit modules is more than that,
For example, FIG. 2 shows the configuration of the output selector and input/output selector in four cases. For the sake of explanation, in this example, the number of output terminals of the circuit modules 51 and 52 is greater than the number of output terminals of the circuit modules 53 and 54, and the number of input terminals of the circuit modules 51 and 52 is greater than the number of output terminals of the circuit modules 53 and 54.
As an example, the number of input terminals is smaller than 54.

ANDゲート21の一入力端には回路モジュール51の
出力側が接続され、ANDゲート22の一入力端には回
路モジコール52の出力側が接続され、ANDゲート2
3の一入力端には回路モジュール53の出力側が接続さ
れ、ANDゲート24の一入力端には回路モジュール5
4の出力側か接続される。このようなANDゲート21
ないし24の出力側はORゲート25を介して出力端子
26に接続される。
The output side of the circuit module 51 is connected to one input terminal of the AND gate 21, and the output side of the circuit module 52 is connected to one input terminal of the AND gate 22.
The output side of the circuit module 53 is connected to one input terminal of the AND gate 24, and the output side of the circuit module 53 is connected to one input terminal of the AND gate 24.
The output side of 4 is connected. AND gate 21 like this
The output sides of 24 to 24 are connected via an OR gate 25 to an output terminal 26.

又、上述したように本例では回路モジュール51.52
と、回路モジュール53.54とにおいて入出力端子数
が異なるため、回路モジュール51及び52の出力端子
はハイイネイブルなバッファ33及び34を介して出力
端子となる複数の入出力端子37に接続され、一方、入
力端子となる複数の入出力端子37はハイイネイブルな
バッファ35及び36を介して回路モジュール53及び
54の入力端子に接続される。尚、上述したバッファ3
3ないし36にて入出力セレクタ63を形成している。
Further, as mentioned above, in this example, the circuit modules 51 and 52
Since the number of input/output terminals is different between the circuit modules 53 and 54, the output terminals of the circuit modules 51 and 52 are connected to a plurality of input/output terminals 37 that serve as output terminals via high-enable buffers 33 and 34, , a plurality of input/output terminals 37 serving as input terminals are connected to input terminals of circuit modules 53 and 54 via high-enable buffers 35 and 36. In addition, the buffer 3 mentioned above
3 to 36 form an input/output selector 63.

回路モジュール51ないし54のいずれかを選択する選
択信号が供給されるセレクト信号入力端子60は、AN
Dゲート29及び30の一入力端に接続されるとともに
インバータ31を介してANDゲート27及び28の一
入力端に接続される。
A selection signal input terminal 60 to which a selection signal for selecting one of the circuit modules 51 to 54 is supplied is connected to the AN
It is connected to one input terminal of D gates 29 and 30, and also connected to one input terminal of AND gates 27 and 28 via an inverter 31.

同様に、回路モジュール51ないし54のいずれかを選
択する選択信号が供給されるセレクト信号入力端子61
は、ANDゲート28及び30の一入力端に接続される
とともにインバータ32を介してANDゲート27及び
29の一入力端に接続される。
Similarly, a selection signal input terminal 61 is supplied with a selection signal for selecting one of the circuit modules 51 to 54.
is connected to one input terminal of AND gates 28 and 30, and also connected to one input terminal of AND gates 27 and 29 via an inverter 32.

このようなANDゲート27の出力側はANDゲート2
1の一入力端及びバッファ33のイネイブル端子に接続
され、ANDゲート28の出力側はANDゲート22の
一入力端及びバッファ34のイネイブル端子に接続され
、ANDゲート29の出力側はANDゲート23の一入
力端及びバッファ35のイネイブル端子に接続され、A
NDゲート30の出力側はANDゲート24の一入力端
及びバッファ36のイネイブル端子に接続される。
The output side of such an AND gate 27 is the AND gate 2
1 and the enable terminal of the buffer 33, the output side of the AND gate 28 is connected to one input terminal of the AND gate 22 and the enable terminal of the buffer 34, and the output side of the AND gate 29 is connected to the enable terminal of the AND gate 23. connected to one input terminal and the enable terminal of the buffer 35;
An output side of ND gate 30 is connected to one input terminal of AND gate 24 and an enable terminal of buffer 36 .

尚、上述したANDゲート21ないし24及びORゲー
ト25にて出力セレクタ62形成している。
Note that an output selector 62 is formed by the AND gates 21 to 24 and the OR gate 25 described above.

尚、第2図では出力セレクタ62は一組のみを示してい
るが、各回路モジュール51ないし54の出力端子が複
数あることより複数設けられる。入出力セレクタ63に
ついても同様に複数組設けられる。
Although only one set of output selectors 62 is shown in FIG. 2, since each circuit module 51 to 54 has a plurality of output terminals, a plurality of output selectors 62 are provided. Similarly, a plurality of sets of input/output selectors 63 are provided.

ANDゲート27ないし30は、セレクト信号入力端子
60及び61に供給されるl及びOのセレクト信号によ
りいずれかのANDゲートより1の信号が送出される。
A signal of 1 is sent from one of the AND gates 27 to 30 in response to the 1 and 0 select signals supplied to the select signal input terminals 60 and 61.

即ち、セレクト信号入力端子60及び61にともにOの
信号が供給された場合には、ANDゲート27より1の
信号が送出され、セレクト信号入力端子60にはlの信
号が供給されセレクト信号入力端子61には0の信号が
供給された場合には、ANDゲート28より1の信号が
送出され、セレクト信号入力端子60には0の信号が供
給されセレクト信号入力端子61にはlの信号が供給さ
れた場合には、ANDゲート29より1の信号が送出さ
れ、セレクト信号入力端子60及び61にともに1の信
号が供給された場合には、ANDゲート30より1の信
号が送出される。よって、ANDゲート27より1の信
号が送出された場合にはANDゲート21より1の信号
が送出されることより回路モジュール51の出力信号が
選択されたことになり、ANDゲート28より1の信号
が送出された場合にはANDゲート22より1の信号が
送出されることより回路モジュール52の出力信号が選
択されたことになり、ANDゲート29より1の信号が
送出された場合にはANDゲート23より1の信号が送
出されることより回路モジュール53の出力信号が選択
されたことになり、ANDゲート30より1の信号が送
出された場合にはANDゲート24より1の信号が送出
されることより回路モジュール54の出力信号が選択さ
れたことになる。
That is, when O signals are supplied to both select signal input terminals 60 and 61, a signal of 1 is sent from the AND gate 27, a signal of I is supplied to the select signal input terminal 60, and the select signal input terminal When a 0 signal is supplied to 61, a 1 signal is sent from the AND gate 28, a 0 signal is supplied to the select signal input terminal 60, and a l signal is supplied to the select signal input terminal 61. If the select signal input terminals 60 and 61 are both supplied with a signal of 1, the AND gate 30 outputs a signal of 1. Therefore, when a signal of 1 is sent out from the AND gate 27, a signal of 1 is sent out from the AND gate 21, which means that the output signal of the circuit module 51 is selected, and a signal of 1 is sent out from the AND gate 28. is sent out, a signal of 1 is sent out from the AND gate 22, which means that the output signal of the circuit module 52 is selected, and when a signal of 1 is sent out from the AND gate 29, the AND gate Since a signal of 1 is sent out from 23, it means that the output signal of the circuit module 53 is selected, and when a signal of 1 is sent out from the AND gate 30, a signal of 1 is sent out from the AND gate 24. This means that the output signal of the circuit module 54 has been selected.

又、入出力セレクタ63のバッファ33ないし36につ
いては、ANDゲート27より1の信号が送出されたと
き即ち回路モジュール51が選択されるとき、バッファ
33より回路モジュール51の出力信号が入出力端子3
7へ送出され、ANDゲート28より1の信号が送出さ
れたとき即ち回路モジュール52が選択されるとき、バ
ッファ34より回路モジュール52の出力信号が入出力
端子37へ送出され、ANDゲート29より1の信号が
送出されたとき即ち回路モジュール53が選択されると
き、入出力端子37よりバッファ35を介して入力信号
が回路モジュール53へ送出され、ANDゲート30よ
り1の信号が送出されたとき即ち回路モジュール54が
選択されるとき、入出力端子37よりバッファ36を介
して回路モジュール54へ入力信号が送出される。
Regarding the buffers 33 to 36 of the input/output selector 63, when a signal of 1 is sent from the AND gate 27, that is, when the circuit module 51 is selected, the output signal of the circuit module 51 is sent from the buffer 33 to the input/output terminal 3.
7, and when a signal of 1 is sent from the AND gate 28, that is, when the circuit module 52 is selected, the output signal of the circuit module 52 is sent from the buffer 34 to the input/output terminal 37, and the signal of 1 is sent from the AND gate 29. When a signal of 1 is sent out, that is, when the circuit module 53 is selected, an input signal is sent from the input/output terminal 37 to the circuit module 53 via the buffer 35, and a signal of 1 is sent out from the AND gate 30, that is. When the circuit module 54 is selected, an input signal is sent to the circuit module 54 from the input/output terminal 37 via the buffer 36.

尚、第1図を引用して説明した場合と同様に、入出力セ
レクタ63において、バッファ33及び34のように出
力用のバッファの数、並びにバッファ35及び36のよ
うに入力用のバッファの数は、第2図に示すものに限ら
れるものではなくICチップ内に設けられるそれぞれの
回路モジュールにおける入出力端子の数の相違により決
定される。
Incidentally, as in the case described with reference to FIG. is not limited to what is shown in FIG. 2, but is determined by the difference in the number of input/output terminals in each circuit module provided within the IC chip.

又、セレクト信号入力端子の数は、ICチップ内に設け
られる回路モジュールの数により、回路モジュールの数
に対する2の指数にて示される数となる。
Further, the number of select signal input terminals is determined by the number of circuit modules provided in the IC chip, and is expressed as an index of 2 relative to the number of circuit modules.

[発明の効果] 例えば入出力パッド数が100であるゲートアレイにお
いて、入力端子数が50であり、出力端子数が50であ
る回路モジュールAと、入力端子数が70であり出力端
子数が30である回路モジュールBとを形成する場合に
は、従来であれば回路モジュールA及びBのそれぞれに
ついて上記の仕様のゲートアレイを使用することとなり
上記ゲートアレイは2個必要であった。但し、それぞれ
の入力端子には選択信号入力端子を含んでいる。
[Effect of the invention] For example, in a gate array with 100 input/output pads, there is a circuit module A with 50 input terminals and 50 output terminals, and a circuit module A with 70 input terminals and 30 output terminals. In the case of forming a circuit module B, conventionally, a gate array having the above specifications would be used for each of the circuit modules A and B, and two gate arrays would be required. However, each input terminal includes a selection signal input terminal.

しかし本発明によれば、外部より供給される選択信号に
応じて動作する選択手段にていずれかの回路モジュール
の出力信号を選択できることより同一のゲートアレイ内
に回路モジュールA及びBを設けることができる。又、
回路モジュールAについて、50個の入力端子はゲート
アレイの50個の入力パッドに接続され出力端子は30
個がゲートアレイの出力バットに接続され、残りの20
個についてはゲートアレイに設けられる入出力端子に接
続される。さらに回路モジュールBについて、ゲートア
レイの入力パッド数を越える20個の入力端子について
は上述した入出力端子に接続され、30個の出力端子は
ゲートアレイの30個の出力パッドに接続される。そし
てゲートアレイに設けられる上記入出力端子は、外部よ
り供給される選択信号に応じて選択手段によって入力端
子あるいは出力端子のいずれかとして選択できる。
However, according to the present invention, since the output signal of either circuit module can be selected by the selection means that operates according to the selection signal supplied from the outside, it is possible to provide the circuit modules A and B in the same gate array. can. or,
For circuit module A, 50 input terminals are connected to 50 input pads of the gate array and 30 output terminals are connected to 50 input pads of the gate array.
are connected to the output batts of the gate array, and the remaining 20
The individual terminals are connected to input/output terminals provided in the gate array. Further, regarding circuit module B, 20 input terminals exceeding the number of input pads of the gate array are connected to the above-mentioned input/output terminals, and 30 output terminals are connected to 30 output pads of the gate array. The input/output terminals provided in the gate array can be selected as either input terminals or output terminals by a selection means according to a selection signal supplied from the outside.

このように本発明によれば、従来二つのゲートアレイが
必要であるところが同一のゲートアレイ内に回路モジュ
ールA及びBを設けることができ、さらに入出力端子に
おける入力あるいは出力の選択を選択手段にて行うこと
ができることより、ゲートアレイの使用率を向上させる
ことができる。
As described above, according to the present invention, circuit modules A and B can be provided in the same gate array, whereas conventionally two gate arrays are required, and furthermore, selection of input or output at the input/output terminal can be performed as a selection means. This can improve the utilization rate of the gate array.

さらに、ゲートアレイのゲート数に余裕がある場合には
回路モジュールを増やすことも可能である。
Furthermore, if the number of gates in the gate array is sufficient, it is also possible to increase the number of circuit modules.

したがって、複数の回路モジュールを同一のゲートアレ
イに収納することより開発費を削減でき、又、一つのゲ
ートアレイが複数の回路モジュールとして使用可能なこ
とより量産メリットによるICチップの単価を低下させ
ることができる。
Therefore, development costs can be reduced by accommodating multiple circuit modules in the same gate array, and since one gate array can be used as multiple circuit modules, the unit price of IC chips can be reduced due to mass production advantages. I can do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のゲートアレイ回路装置における一実施
例の構成を示すブロック図、第2図は第1図に示す出力
セレクタ及び入出力セレクタの他の実施例を示す論理回
路図である。 及び2・・・回路モジコ、−ル、 0・・・出力セレクタ、13・・・入出力セレクタ、O
l・・・入力端子、 02・・・セレクト信号入力端子、 03・・・出力端子、104・・・入出力端子。 特許出願人 株式会社 リ コ −
FIG. 1 is a block diagram showing the configuration of one embodiment of the gate array circuit device of the present invention, and FIG. 2 is a logic circuit diagram showing another embodiment of the output selector and input/output selector shown in FIG. 1. and 2... circuit module, -ru, 0... output selector, 13... input/output selector, O
l...Input terminal, 02...Select signal input terminal, 03...Output terminal, 104...Input/output terminal. Patent applicant Rico Co., Ltd. −

Claims (1)

【特許請求の範囲】[Claims] (1)同一ゲートアレイ内に備わり、入出力端子数の合
計がゲートアレイの入出力パッド数を越える複数の回路
モジュールと、 入力信号を供給する回路モジュールを選択し、上記回路
モジュールのいずれか一つが送出する信号を選択する選
択手段と、を備えたことを特徴とするゲートアレイ回路
装置。
(1) Select multiple circuit modules that are included in the same gate array and whose total number of input/output terminals exceeds the number of input/output pads of the gate array, and a circuit module that supplies input signals, and select one of the circuit modules listed above. A gate array circuit device comprising: selection means for selecting a signal transmitted by the gate array circuit device.
JP13913490A 1990-05-29 1990-05-29 Gate array circuit device Pending JPH0432315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13913490A JPH0432315A (en) 1990-05-29 1990-05-29 Gate array circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13913490A JPH0432315A (en) 1990-05-29 1990-05-29 Gate array circuit device

Publications (1)

Publication Number Publication Date
JPH0432315A true JPH0432315A (en) 1992-02-04

Family

ID=15238331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13913490A Pending JPH0432315A (en) 1990-05-29 1990-05-29 Gate array circuit device

Country Status (1)

Country Link
JP (1) JPH0432315A (en)

Similar Documents

Publication Publication Date Title
US6266797B1 (en) Data transfer network on a computer chip using a re-configurable path multiple ring topology
JP2004086906A (en) Semiconductor memory system comprising memory module connected to divided system data bus
JPH0432315A (en) Gate array circuit device
Koch et al. Minimizing internal fragmentation by fine-grained two-dimensional module placement for runtime reconfiguralble systems
KR100296452B1 (en) Synchronous semiconductor memory device having data input buffers
KR100631910B1 (en) Multi-chip package using same chip
JP2000149549A (en) Semiconductor memory device
JPH06112205A (en) Semiconductor integrated circuit device
KR100738582B1 (en) Display device having Dual-Mode Interface
US6463497B1 (en) Communication method for integrated circuit chips on a multi-chip module
US20060013265A1 (en) Bus architecture and data transmission method thereof
JPS62179744A (en) Semiconductor integrated circuit
JPS63140551A (en) Semiconductor memory device
JP2532103Y2 (en) Semiconductor integrated circuit device
JP2788250B2 (en) Digital signal switch and digital signal switch selection module
JPS63215052A (en) Semiconductor integrated circuit device
JPH04336461A (en) Semiconductor device
JPH0815393A (en) Data i/o circuit for semiconductor integrated circuit
JPS61193523A (en) Semiconductor logical integrated device
JPH02139957A (en) Semiconductor integrated circuit
JPS59189726A (en) Semiconductor integrated circuit
JPH03172956A (en) Semiconductor device
JPH05108119A (en) Communication processing method using serial transmission line
JPS6143815A (en) Initial setting system
JPS6022356A (en) Large scale integrated circuit