JPH0432301A

JPH0432301A - 移相器

Info

Publication number: JPH0432301A
Application number: JP13873290A
Authority: JP
Inventors: Yoshitada Iyama; 伊山　義忠; Akio Iida; 明夫飯田; Shuji Urasaki; 修治浦崎; Kenji Ito; 健治伊東; Kenji Mimatsu; 未松　憲治; Tomonori Shigematsu; 重松　智徳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-05-29
Filing date: 1990-05-29
Publication date: 1992-02-04
Anticipated expiration: 2014-10-12
Also published as: JP2962771B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は１通路長の異なる２つの伝送線路をスイッチ
によｐ切替える通路長切替形の移相器に係わり、特に移
相器における損失特性の改善に関するものである。

〔従来の技術〕

電波の伝搬経路を切シ換えてこの電波の位相を変える通
路長切替形移相器には種々のものがあるが、ここではシ
リコン、　ＧａＡｓ　などの半導体基板に構成した電界
効果トランジスタ（以下、ＦＥＴと称す）をスイッチと
して用い、同一の半導体基板に構成したマイクロストリ
ップ線路の経路を切替えてマイクロ波の位相を変える半
導体移相器を例にとって説明する。

第１１図は２例えば、　　Ｇ、　Ｆ、　５ｈａａｅ　、
＠Ｍｏｎｏ−１１ｔｈｉｃ　　Ｘ−Ｂａｎｄ　　Ｐｈａ
ｓｅ　　Ｅｌｈｉｆｔｅｒ　’　　ＧａＡｓ　　工Ｃ８
ｙｍｐｏｓｉｕｍ　１９８１　　ｐｐ、　３７に示され
た従来の半導体移相器の原理を説明するための模式図で
ある。

図におりて、（１ンは入力線路、（２）は出力線路、（
３）は電気長θ、の第１の分岐線路、（４）は電気長θ
２の第２の分岐線路、（５）は第１の単極双投スイッチ
（以下、８ＰＤＴスイツチと称す）ｉ６）は第２のＥ３
ＰＤＴスイッチである。第１１図では、第１゜第２のＥ
ＩＰＤＴスイッチ（５）　、　（６）は第１の分岐線路
（３）側に切り換えられた状態であるので、入力線路＋
１）よシ入射した電波はθ、の位相遅れを受けて第１の
分岐線路（３）を通過して出力線路（２）にあられれる
。ここで、第１．第２の８ＰＤＴスイツチ（５）。

（６）を第２の分岐線路（４）側に切ヤ換えると、電波
はθ２の位相遅れを受けて第２の分岐線路（４）を通過
して出力線路（２）にあられれることになる。従って。

第１Ｐ第２の５ＰＤＴスイツチ（５）　、　＋６）を切
シ換えることによｐ、第１．第２の分岐線路（３）　、
　＋４１の電気長の差Δθ（△θ−θ２−０１）だけ電
波の位相か変化することになシ移相器が構成される。

第１２図は、上記半導体移相器の構成を示す斜視図であ
る。図において、（１）〜（６）は第１１図に示したも
のと同様のものであ、？ｉ７）は半導体基板。

（８）　（９）は第１の５ＰＤＴスイツチ（５）を構成
する第１゜第２のＦＥｉＴであシ、αＩ（１１）は第２
のＳＦＤ？スイッチ（６）を構成する第３．第４ＯＦＥ
Ｔである。また、ａさ（１３ａ４ｉはそれぞれ第１．第
２．第３．第４のＦ　Ｅ　Ｔ　（８１ｆ９１　ＱＯａｉ
ｌのドレイン電極、ゲート電極、ソース電極である。ゲ
ート電極（２）にはバイアス抵抗（１４９を介して、バ
イアス端子ａｅ↓シバイアス電圧が印加される。なお、
第１．第２．第３．第４のＦＥ　Ｔ　（８１（９１ａｌ
ｌＩａ１）のスイッチ動作のために２通常はドレイン電
極αり、ソース電極Ｉを直流的に同電位として用いるが
、第１２図ではそのための回路は省略している。今、ド
レイン電極α２．ソース電極α着を直流的に同電位たと
えばＯｖにしたとすると。

ゲート電極α５に印加する電圧をＯｖとピンチオフ電圧
に切シ換えることによｐ、ＦＩＴのドレイン電極ａ湯と
ソース電極α◆間は電波が通過・遮断となる単極単投ス
イッチの動作をする。従って、第１゜第２のＦ　ＩＣＴ
　（８１（９）、および、第３１第４のＦＥＴ（ＩＩα
υのそれぞれ２個のＦＩ［ｉＴをドレイン電極を共通に
して配置し、かつ、上記２個のＦＥＴのゲートバイアス
電圧を一方はＯｖ、他方はピンチオフ電圧とし、同時に
上記のバイアス電圧を切シ換えることによ＃）２個の単
極単投スイッチからなる５ＰＤＴスイツチを構成してｉ
る。この５ＰＩ）Ｔスイッチを用すて第１の分岐線路（
３）と第２の分岐線路（４）の２つの異なる伝搬経路を
切替えることにょシ第１１図についての説明と同様にし
て移相器として動作させることができる。

上記のような従来の移相器は、第１．第２の分岐線路（
３）　、　（４）の長さの差で移相量が決まるため。

これら線路の寸法を正確に工作することにょシ精度の良
す移相量特性が得られる。

〔発明が解決しようとする課題〕

しかし、上記のような従来の移相器は、伝搬経路の切シ
替えＫは伝送線路の入力端と出力端との２箇所にスイッ
チが必要であシ、かつ、ＦＥＴなどのスイッチング素子
が電波の伝搬経路に挿入される構成であることから、ス
イッチによる挿入損失が大きいという問題点があった。

この発明は、上記のような問題点を解決するためになさ
れたもので、低損失な移相器を得ることを目的とする。

〔課題を解決するための手段〕

通路長の異なる２つの伝送線路をスイッチにょシ切替え
る通路長切替形の移相器において、入力端子と、出力端
子と、所定の通路長差を有し、それぞれ一端が上記入力
端子に接続され、他端が上記出力端子に接続された第１
の伝送線路および第２の伝送線路と、遮断と導通が切シ
替わシ、導通状態のとき上記入力端子および上記出力端
子から見て高インピーダンスに見える上記第１の伝送線
路の位置および上記第２の伝送線路の位置にそれぞれ接
続されたスイッチとを備えたものである。

〔作用〕上記のように構成された移相器においては、遮断と導通
が切シ替わるスイッチが、導通状態のとき入力端子およ
び出力端子から見て高インピーダンスに見える第１の伝
送線路の位置および第２の伝送線路の位置にそれぞれ設
けられているので。

例えば、第１の伝送線路に接続されたスイッチを遮断と
し、第２の伝送線路に接続されたスイッチを導通とする
と、入力端子および出方端子から第２の伝送線路のスイ
ッチ側をみたインピーダンスは高インピーダンス、すな
わち開放状態となシ。

また、第１の伝送線路のスイッチの影響は無視できるの
で、電波は第１の伝送線路を通過する。なお、スイッチ
の遮断と導通を切シ替ると電波は第２の伝送線路を通過
する。このように、スイッチの遮断と導通を切り替ると
電波が通過する伝送線路にスイッチを挿入せずに２つの
伝送線路を切シ替え、電波の位相を変化させる。

〔実施例〕

第１図はこの発明の移相器の一実施例を説明するための
模式図である。ここでは９所定の周波数で概略１１１０
度の電気長の差を有する通路長の異なる２つの伝送線路
をスイッチによシ切り替る通路長切替形の１８０度移相
器を例としてこの発明の技術的思想を説明する。図にお
いて、αηは移相器ノ入力端子、α瞭は移相器の出力端
子、ａｉｏＩＪは一端が入力端子（１カに接続され、他
端が出力端子ａｓに接続された上記所定の周波数で概略
１８０度の電気長を有する第１の伝送線路および上記所
定の周波数で概略３８０度の電気長を有する第２の伝送
線路、ＣＩは第１の伝送線路α優の入力端子αηから上
記所定の周波数で概略９０度の電気長の位置と接地との
間に設けられた第１のスイッチ、口は第２の伝送線路■
の入力端子α力から上記所定の周波数で概略９０度の電
気長の位置と接地との間に設けられた第２のスイッチで
ある。なお、ここで、第１のスイッチｃ１１）および第
２のスイッチ＠は遮断と導通が切υ替わるものである。

次に動作を説明する。

第２図、第３図は第１図に示したこの発明の移相器の一
実施例の動作説明図である。第２図（ａ）は第１のスイ
ッチＱυを遮断、第２のスイッチ（２）を導通とした場
合を示し、第２図（ｂ）はこのときの動作を示す等価回
路である。この場合には、第１のスイッチＱωの影響は
無視でき、第２のスイッチ＠は短絡と考えることができ
るので、第２図（１））のように表すことができ、入力
端子ａηおよび出力端子帥から第２のスイッチ（２）側
をみたインピーダンスは高インピーダンス、すなわち開
放状態となるので。

電波は１８０度の位相遅れを受けて第１の伝送線路ＱＩ
Ｊを通過する。また、第３図ｔａ）は第１のスイッチ（
２）を導通、第２のスイッチ口を遮断とした場合を示し
、第３図（１）Ｊはこのときの動作を示す等価回路であ
る。この場合には、第１のスイッチ０ｐは短絡と考える
ことができ、第２のスイッチ四の影響は無視できるので
、第３図（１））のように表すことができ、入力端子ａ
ηおよび出力端子α樽から第１のスイッチＱ珍側をみた
インピーダンスは高インピーダンス、すなわち開放状態
となるので、電波は３６０度の位相遅れを受けて第２の
伝送線路（至）を通過する。

従って、第１のスイッチｃ１１Ｊと第２のスイッチ（２
）とを遮断・導通と切シ替ることによシ、電波の伝搬位
相は１８０度変化し、１８０度移相器が構成できる。

第４図は第１図に示したこの発明の移相器の一実施例の
具体的構成を示す斜視図であシ、この実施例では半導体
素子と線路とが同一の半導体基板を用いて構成されたモ
ノリシック構造の場合について一例を示している。図に
おいて、（２）は第１のスイッチ（財）を形成するＦｌ
ＣＴ、（財）は第２のスイッチ（２）を形成するＦｌＣ
Ｔ、ｃ！９＠■はそれぞれＰＥＴ＠（財）のドレイン電
極、ゲート電極、および、ソース電極、＠はバイ７ホー
ル、＠はバイアス抵抗。

（至）はバイアス端子、Ｃυはキャパシタである。ここ
で、ＩＰＥＴ＠のドレイン電極（ハ）は第１の伝送線路
翰に接続されておシ、ソース電極勾はパイ７ホール（至
）を介して接地され、かつ、ゲート電極（至）はバイア
ス抵抗−を介して、バイアス端子（至）に接続されてい
る。なお、バイアス抵抗■とバイアス端子（至）との間
には、一端をバイアホール（２）を介して接地したキャ
パシタＣＩＤが接続されており、バイアス端子（至）へ
の電波の漏洩を防止している。同様にして、ＦＥＴ（財
）のドレイン電極（至）は第２の伝送線路（至）に接続
されておシ、ソース電極（財）はバイアホール（至）を
介して接地され、かつ、ゲート電極（２）はバイアス抵
抗−を介して、バイアス端子（至）に接続されている。

なお、バイアス抵抗（２）とバイアス端子（至）との間
には、一端をバイアホール（至）を介して接地したキャ
パシタｃｌυが接続されておシ、バイアス端子（至）へ
の電波の漏洩を防止している。

上記実施例の動作については上記第１図に示したこの発
明の移相器の一実施例について行った動作説明と同様で
あ、９．ＦＥ’ｌｌおよびＦＩＴ（至）のゲートバイア
スをＯｖとピンチオフ電圧とに切シ替ることによシ第１
のスイッチＱのと第２のスイッチ（２）とを遮断・導通
と切夛替ることができ、電波の通路を第１の伝送線路員
と第２の伝送線路■とに切シ替て伝搬位相を１８０度変
化させることができ、１８０度移相器が構成できる。

以上に説明したように、この発明の移相器では。

電波が通過する伝送線路にスイッチを挿入せずに２つの
伝送線路を切シ替ることができ、低損失な移相器が得ら
れるという効果がある。ここで、上記実施例で示した１
８０度移相器は従来通路長切替形以外の方式の移相器で
低損失なものが得難いものであシ、この発明の１８０度
移相器の利用価値は高いと考えられる。また、この実施
例では半導体素子と線路とが同一の半導体基板を用いて
構成されたモノリシック構造であシ、小形の半導体移相
器が得られ、かつ、用いる半導体素子の数を削減できる
効果がある。

なお、上記の説明では、半導体素子と線路とが同一基板
に構成されるモノリシック構造の移相器の例について説
明したが、この発明はこれに限らず、第５図に示す他の
実施例のように、半導体素子としてＰ工Ｎダイオード（
２）等のダイオードを用い９基板として誘電体基板（至
）を用いたディスクリートなハイブリッド構造のマイク
ロ波ＩＣとしてもよい。第５図において、（至）（至）
は先端開放の１／４波長線路で形成されている高インピ
ーダンス線路および低インピーダンス線路であシ、高イ
ンピーダンス線路（ロ）と低インピーダンス線路（至）
はＰ工Ｎダイオード（至）にバイアスを印加するための
回路である。ここで、上記バイアスを印加するための回
路ではＰ工Ｎダイオード（至）の接続点で等測的に接地
と見えるもので、Ｐ工Ｎダイオード（至）が接続されて
いないものは浮かせたグランドとなっている。

従って、バイアス端子（至）からＰ工Ｎダイオード（２
）にバイアスを印加し、このバイアスを変化させること
で遮断・導通と切シ替ることができ、電波が通過する伝
送線路にスイッチを挿入せずに２つの伝送線路を切シ替
ることができ、低損失な移相器が得られるという効果が
ある。さらに、この実施例においては、ダイオードへの
バイアス印加において、線路にＤＣカットが不要となシ
、低損失化がはかれる効果がある。

また、第６図はこの発明の移相器の他の実施例を示す斜
視図であシ、この実施例はスイッチの遮断状態を良好に
するための構成を付加したものである。図において、ｃ
＠は共振用のインダクタであシ、インダクタ（至）をそ
れぞれＦＫＴ＠およびＦＩＴ（至）のソース電極（財）
とドレイン電極（ハ）との間にそれぞれのＦＥＴ（２）
（２）に並列装荷した回路構成である。

インダクタ（至）をｙｍＴ＠（２４１に並列に装荷する
ことにより、ＰＥＴのもつ容量を打ち消してスイッチの
遮断状態を良好にする効果がある。

さらに、第１図はこの発明の移相器のまた他の実施例を
説明するための模式図である。この実施例は導通状態と
された第１のスイッチ３１）あるいは第２のスイッチ（
至）による反射を打ち消すための構成を付加したもので
ある。（支）は第１のスイッチＩ２υあるいは第２のス
イッチ＠から概略９０度の奇数倍の電気長離れた位置の
入力線路（１）に接続した反射補償用素子である。ここ
で１反射補償用素子（ロ）としては１例えば、先端を開
放あるいは短絡した線路でなる分布定数回路や２Ｍ工Ｍ
キャパシタ等でなる集中定数回路が用いられる。このよ
うな構成にすることによシ、１つの反射補償用素子（財
）を装荷するだけで第１のスイッチ（２υおよび第２の
スイッチ（２）のいずれにも有効に整合が取れ９反射特
性の曳好な移相器が得られる効果がある。

第６図および第１図の実施例の動作は上記第４図に示し
た実施例の動作と同様であシ、低損失な移相器が得られ
るという効果がある。

なお９以上の説明では、所定の周波数で概略１８０度の
電気長の差を有する通路長の異なる２つの伝送線路をス
イッチによυ切り替る通路長切替形の１８０度移相器を
例として説明したが、この発明はこれに限らず、電気長
の差をその他の値に設定した移相器にも適用できる。

次に、実施例について説明する。

第８図は上記電気長の差を任意の値△θに設定した移相
器の一実施例を説明するだめの模式図である。図におい
て、　　（２２！Ｌ）　（ｚ２ｂ）は第２の伝送線路■
の入力端子ａηおよび出力端子ａｓから所定の周波数で
概略９０度の電気長の位置と接地との間に設けられた第
２のスイッチおよび第３のスイッチである。なお、ここ
で、第１のスイッチＱυ、第２のスイッチ（２２ａ）　
、第３のスイッチ（２２ｂ）は遮断と導通が切シ替わる
ものである。ここで、第２の伝送線路■における第２の
スイッチ（２２ａ）と第３のスイッチ（２２１））の接
続点の間が所定の電気長の差△θに設定されている。な
お、所定の周波数で概略９０度の電気長の位置は９０度
の奇数倍の電気長の位置であってもよい。

第９図。第１０図は第８図に示したこの発明の移相器の
一実施例の動作説明図である。第９図（ａ）は第１のス
イッチＣａ１ｌを遮断、第２のスイッチ（２２ａ）　。

第３のスイッチ（２２ｂ）を導通とした場合を示し。

第９図（１））はこのときの動作を示す等価回路である
。

この場合には、第１のスイッチＱメの影響は無視でき、
第２のスイッチ（２２ａ）　、第３のスイッチ（２２’
ｏ）は短絡と考えることができるので、第９図（ｂ）の
ように表すことができ、入力端子αηおよび出力端子α
梯から第２のスイッチ（２２ａ）　、第３のスイッチ（
２２１））側をみたインピーダンスは高インピーダンス
、すなわち開放状態となるので、電波は１８０度の位相
遅れを受けて第１の伝送線路（ｌＩＪを通過する。

また、第１０図（ａ）は第１のスイッチ（財）を導通、
第２のスイッチ（２２ａ）、第３のスイッチ（２２ｂ）
を遮断とした場合を示し、第１０図（ｂ）はこのときの
動作を示す等価回路である。この場合には、第１のスイ
ッチＱυは短絡と考えることができ、第２のスイッチ（
２２ａ）　、第３のスイッチ（２２１））の影響は無視
できるので、第１０図＜ｂ）のように表すことができ２
入力端子αηおよび出力端子α梯から第１のスイッチｃ
２１＞側をみたインピーダンスは高インピーダンス、す
なわち開放状態となるので、電波は（１８０＋θ）度の
位相遅れを受けて第２の伝送線路（２）を通過する。従
って、第１のスイッチＱυと第２のスイッチ（２２ａ）
および第３のスイッチ（２２ｂ）とを遮断・導通と切シ
替ることによシ、電波の伝搬位相はθ度変化し、任意の
値の０度移相器が構成できる。

なお、上記実施例の具体的構成は第４図〜第Ｔ図に示し
た実施例と同様にできるため、ここでは構成図を省略す
る。

また、上記実施例においても前記の他の実施例と同様の
効果を有することは言うまでもなく、電波が通過する伝
送線路にスイッチを挿入せずに２つの伝送線路を切夛替
ることができ、低損失な移相器が得られるという効果が
ある。

〔発明の効果〕

以上説明したように、この発明によれば、遮断と導通が
切シ替わるスイッチを導通状態のとき入力端子および出
力端子から見て開放状態に見える第１の伝送線路の位置
および第２の伝送線路の位置にそれぞれ設けたので、電
波が通過する伝送線路にスイッチを挿入せずに２つの伝
送線路を切シ替ることができ、低損失な移相器が得られ
るという効果がある。

【図面の簡単な説明】

第１図はこの発明の移相器の一実施例を説明するための
模式図、第２図ｔＫｓ図は第１図に示したこの発明の移
相器の実施例の動作説明図、第４図は第１図に示したこ
の発明の移相器の実施例の構成を示す斜視図、第５図は
この発明の移相器の他の実施例の構成を示す斜視図、第
６図はこの発明の移相器のまた他の実施例の構成を示す
斜視図。第７図はこの発明の移相器のさらに他の実施例を説明す
るための模式図、第８図はこの発明の移相器のさらにま
た他の実施例を説明するための模式図、第９図、第１０
図は第８図に示したこの発明の移相器の実施例の動作説
明図、第１１図は従来の移相器を説明するための模式図
、第１２図は従来の移相器の動作説明図である。図において、（１）は入力線路、（２）は出力線路、（
３）は第１の分岐線路、（４）は第２の分岐線路、（５
）は第１の５ＰＤＴスイツチ、（６）は第２の８ＰＤＴ
スイツチ、（７）は半導体基板、　（８１（９１は第１
．第２のＦＩＣＴ。ａ・αυは第３．第４のＦＥＴ、　αりｏａ４はドレイ
ン電極、ゲート電極、ソース電極、　　Ｑ５はバイアス
抵抗。ａｅはバイアス端子、ａηは入カ端子、α梯は出力端子
。 α９は第１の伝送線路、　ｃＩＤｉｒ、第２の伝送線路
、　Ｉ２ｎは第１のスイッチ、　　（２３（２２ａ）は
第２のスイッチ。（ｚ２ｂ）は第３のスイッチｆ　（２１（２）はＦＥＴ
、（ハ）（ホ）鋤はドレイン電極、ゲート電極、ソース
電極、＠はバイアホール、＠はバイアス抵抗、（至）は
バイアス端子、　０１）はキャパシタ、鏝はＰ工Ｎダイ
オード。鰻は誘電体基板２　図は高インピーダンス線路、＠は低
インピーダンス線路、＠はインダクタ、＠は反射補償用
素子である。なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

通路長の異なる２つの伝送線路をスイツチにより切り替
る通路長切替形の移相器において，入力端子と，出力端
子と，所定の通路長差を有し，それぞれ一端が上記入力
端子に接続され，他端が上記出力端子に接続された第１
の伝送線路および第２の伝送線路と，遮断と導通が切り
替わり，導通状態のとき上記入力端子および上記出力端
子から見て高インピーダンスに見える上記第１の伝送線
路の位置および上記第２の伝送線路の位置にそれぞれ接
続されたスイツチとを備えたことを特徴とする移相器。