JPH0432263A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関する。

〔従来の技術〕

有用な半導体装置の一つとして、従来、静電誘導サイリ
スタがある。静電誘導サイリスタは、ゲートに印加する
電圧により、高比抵抗領域におけるカソード・アノード
間の電流通路のポテンシャルを静電誘導効果によって上
下させ、カソード・アノード間を導通状態・遮断状態の
いずれかとするものである。アノード・カソード間のポ
テンシャル分布はゲート領域とカソード領域の幾何学的
形状、すなわちゲート領域の深さ及びゲート領域・カソ
ード領域間の距離等、および、電流通路になる高比抵抗
領域の不純物濃度に基本的に支配される。そして、ゲー
ト・カソード間が同電位の時にアノード・カソード間が
導通状態にあるタイプ（ノーマリイオン型）とアノード
・カソード間が遮断状態にあるタイプ（ノーマリイオン
型）とがある。

第３図は、従来の表面ゲート型静電誘導サイリスクをあ
られす。

サイリスタ２０は、半導体基板２１の一例にアノード領
域２２を備え、他側にはカソード領域２４を備え、両領
域２２．２４の間に電流通路となる高比抵抗領域２３を
備えるとともに、同高比抵抗領域２３とアノード領域２
２の間に不純物高濃度層からなるバッファ領域２７を備
えた構成となっている。アノード領域２２にはアノード
電極２２′が、カソード領域２４にはカソード電極２４
′が、ゲート領域２５にはゲート電極２５′が設けられ
ている。

サイリスタ２０が遮断状態にある場合には、ゲート領域
２５がら空乏層が拡がり、カソード領域２４より注入さ
れる電子に対して、アノード領域２２に向かう電流通路
のポテンシャルが高くなり、電子の注入が断たれる。こ
れに対し、ゲート電極２５′に正の電圧を印加すること
により、ゲート領域２５の間の電子に対するポテンシャ
ルバリヤは低くなり、カソード領域２４から電子がアノ
ード領域２２の方へ流れ、アノード領域２２の前面に溜
まった電子により正孔に対するポテンシャルが下がり、
アノード領域２２から正孔がバッファ領域２７および高
比抵抗領域２３に注入され、アノード側から電流が流れ
導通状態となる。遮断状態のサイリスタ２０を導通状態
とするのに必要なゲート印加電圧は、遮断状態における
ポテンシャルバリアの高さに依存し、これは、前記のよ
うにゲート領域とカソード領域の幾何学的形状、すなわ
ちゲート領域の深さ及びゲート領域・カソード領域間の
距離等、および、高比抵抗領域の不純物濃度などで決ま
る。

〔発明が解決しようとする課題〕

静電誘導サイリスタは、通常、ゲートトリガ感度が高い
のが特徴である。高感度であることは、ゲート駆動に要
するエネルギーが少なくてすむという利点がある反面、
感度が良すぎて外部ノイズで誤駆動し易いという欠点が
あることにもなる。

したがって、使用する回路構成に合った適切なゲートト
リガ感度を有することが望ましい。通常、ノーマリイオ
フ型のものが用いられることが多いが、この場合、ゲー
トトリガ感度を調整することが難しい。

ノーマリイオフ型の場合、ゲート領域とカソード領域の
距離が短くなる。しかしながら、ノーマリイオフの場合
、ゲートトリガ感度を落としたい場合、ゲート領域とカ
ソード領域の距離を縮めればよいが、それでも、接合電
位で決まる感度より低くすることはできない。それに、
ゲート領域とカソード領域の距離を縮めると、ゲート・
カソード間逆方向耐圧が低下するという問題も出てくる
上記事情に鑑み、使用態様に即した適切なゲートトリガ
感度を有する半導体装置を容易に得ることができる方法
を提供することを課題とする。

〔課題を解決するための手段〕

前記課題を解決するため、発明者は、バッファ領域内に
格子欠陥領域を形成する技術に着目した、格子欠陥領域
でキャリアがトラップされ消滅してしまう分だけゲート
トリガ感度が低下することが見込めるからである。

第３図のサイリスタ２０のバッファ領域２７に格子欠陥
領域を陽子線照射により形成し、遮断時のスイッチング
時間（ターンオフ時間）を短くすることが提案されてい
る（特開昭６２−７６５５６号公報）、提案された方法
では、陽子線のドーズ量は１０　ＩＩ〜ｌ　Ｑ”ａａ−
”の範囲から選ぶことが出来るとされ、ｌ　Ｑ　”Ｃｌ
１ｌ−”のドーズ量で陽子線を照射してターンオフ時間
の短縮化を図った実施例が示されている。

発明者らは、深く検討した結果、狭い特定の範囲の陽子
線ドーズ量から選んで照射しバッファ領域に格子欠陥領
域を形成する場合に限り、ゲートトリガ感度の調整が容
易に行えることを見出した。すなわち、Ｉ　Ｘ　１０”
　〜１０　Ｘ　１０１１ｃｍ−２のドーズ量範囲では、
ドーズ量変化とゲートトリガ感度変化がうまく対応し、
かつ、半導体装置の他の特性を実質的に損なわずに済む
ことを見出し、この発明を完成させることができたので
ある。

したがって、この発明にかかる製造方法は、半導体基板
の一例にアノード領域を備え、他側にカソード領域をそ
れぞれ備え、両領域の間に電流通路となる高比抵抗領域
を備えるとともに同高比抵抗領域とアノード領域の間に
不純物高濃度層からなるバッファ領域を備え、同バッフ
ァ領域内に格子欠陥領域が形成されてなる半導体装置を
得るにあたり、前記格子欠陥領域を１×１０”〜１０×
１０日ｍ−’の範囲から選んだドーズ量で陽子線を照射
することにより形成するようにしている。

この発明にかかる半導体装置としては、静電誘導サイリ
スタのようなサイリスタ構成の他、バイポーラ型絶縁ゲ
ート二重拡散電界効果ｌ・ランジスタのよ・うなトラン
ジスタ構成のものもある。なおトランジスタの場合、カ
ソードはソースと通称され、アノードはドレインと通称
されるのでミ　トランジスタ構成の場合、特許請求の範
囲のカソードはソース、アノードはドｊ／インとそれぞ
れ読み替えるものとする。

陽子線は、通常、必要な各領域および各電極を形成した
後で行うが、これに限らない。

〔作　　　用〕

この発明の製造方法では、ｌＸｌ０”〜１０×１０”ａ
＋＋−”の範囲から選んだドーズ量で陽子線を照射する
ため、他の特性を実質的に損なわずに所望のゲートトリ
ガ感度を有する半導体装置が得られる。

上記ドーズ量範囲では、ドーズ量変化とゲートトリガ感
度変化がうまく対応しているから所望のゲートトリガ感
度にすることが容易にできる。

格子欠陥は、アノード領域から高比抵抗領域に注入され
るキャリアを補足消滅（再結合）させるため、格子欠陥
量が増えるに従いゲートトリガ感度が低下するよ・うに
なる。

Ｉ　Ｘ　Ｉ　Ｑ　ｉ　＋　１−ｘ未満のドーズ量で照射
したのでは照射前後でゲー））リガ感度がそれほど変化
しない。また、１０　Ｘ　１０　”Ｃｌ−”を越えるド
・−ズ量で照射すると格子欠陥が多すぎて大きな特性劣
化が起こる。格子欠陥が多すぎると、例えば、アノード
領域から高比抵抗領域に必要なだけのキャリアが注入さ
れず、サイリスタ動作開始条件が満足されないような事
態が生じるのである。１０×ＩＱ　”Ｑｌ−”以下のド
ーズ量なら実質的な特性劣化を伴わずにバッファ領域内
の格子欠陥の数を適当に調整しゲートトリガ感度を変化
させられるというわけである。

一定の陽子線照射であれば、不純物濃度の高いバッファ
領域は、不純物濃度の低い領域に比べて欠陥密度が高い
。したがって、バッファ領域に格子欠陥領域を形成する
場合、少ないドーズ量で有効な格子欠陥領域が作れると
いう利点がある。

〔実　施　例〕

以下、この発明にかかる半導体装置の一実施例について
説明する。

第１図は、この発明の製造方法の一例により得られたノ
ーマリイオフ型の表面ゲート型静電誘導サイリスタをあ
られす。

サイリスタ１は、半導体基板１ａの裏面（−例）に設け
られたアノード領域（不純物高濃度ｐ゛領域２と、この
基板１ａの表面（他側）に設けられたカソード＠域（不
純物高濃度ｎ゛領域４とゲート領域（不純物高濃度ｐ゛
領域５を備えている。電流通路となる高比抵抗領域（不
純物低濃度ｎ″′′領域はアノード領域２とカソード領
域４の間に設けられている。なお、高比抵抗領域が真性
半導体層であってもよいことは言うまでもない。アノー
ド領域２と高比抵抗領域３の間には、荷電担体くキャリ
ア）の寿命を縮めるとともに耐圧を向上させるバッファ
領域６が形成されている。バッファ領域６は、高比抵抗
領域３と同導電型の不純物高濃度層からなるのであるが
、ここでいう高濃度とは、高比抵抗領域における不純物
濃度よりも高いという意味である。また、アノード領域
２はアノード電極２′が、カソード領域４にはカソード
電極４′が、ゲート領域５にはゲート電極５′が設けら
れている。

そして、バッファ領域６中には陽子線照射により形成さ
れた格子欠陥量ｊｌｉ７がある。格子欠陥量域７は、第
１図にみるように、バッファ領域７の中央に形成される
場合に限らず、カソード寄りあるいはアノード寄りの位
置に形成されていてもよい。

第１図のサイリスタ１は、以下のようにして製造された
ものである。

例えば、シリコン単結晶からなるｎ−半導体基板に、不
純物の注入拡散等の方法により、アノード領域２、カソ
ード領域４、ゲート領域５およびバッファ領域６を形成
する。その後、各領域に必要な電極２′、３′、５′を
、例えば、アルミニウム等を蒸着しパターン化する等し
て形成する。

あるいは、上記工程をつぎのようにしてもよい。シリコ
ン単結晶からなるアノード領域２用ｐ゛半導体ウェハに
バッファ領域６用ｎ°層と高比抵抗領域３用ｎ−層を順
にエピタキシャル成長させ、このｎ′″層に不純物を注
入拡散させることによりカソード領域４およびゲート領
域５を形成する。その後、各領域に必要な電極２′、４
′、５′を、例えば、アルミニウム等を蒸着しパターン
化する等して形成する。

電極形成が済んだら、サイクロトロン加速器等を用い、
陽子線を、半導体基板１ａの表面側から垂直に照射し、
結晶欠陥を起こし、格子欠陥領域７を形成する。陽子線
の加速エネルギーは、格子欠陥分布のピークがバッファ
領域６中にくるように選ぶ。ドーズ量は勿論、ｌＸｌ０
目〜１０×ＩＱ　”Ｃａ１−”の範囲から選ぶようにす
ることは言うまでもない。

半導体基板１ａの厚みが４５０ｎ、高比抵抗領域３の厚
みが１１０ｎ、バッファ領域６の厚みが２０、ｗの場合
、格子欠陥分布のピークがバッファ領域６の中央付近に
くるように加速エネルギーを選んで陽子線を照射した場
合の陽子線のドーズ量とゲートトリガ感度（ゲートトリ
ガ電流）の関係を、第２図に示す。ゲートトリガ感度は
、ドーズ量に対しほぼリニアな変化を示していることが
分かる。なお、ドーズ量が１０　Ｘ　１０　”ａｏ−”
を越えたものも作ってみたが、ゲートに十分な電圧をか
け電流を流し込んでもサイリスタ動作しなかったこの発
明は上記実施例に限らない。第１図において、ノーマリ
イオンタイプであるもの、あるいいは、ｎとｐが入れ換
わった構成のものも他の実施例として挙げられる。

〔発明の効果〕

以上に述べたように、この発明の製造方法ではバッファ
領域内の格子欠陥領域を、ｌＸｌ０’“〜ｌ　Ｑ　ｘ　
ｌ　Ｑ　ｌ　ｌ　備−１の範囲から選んだドーズ量で陽
子線を照射することにより形成するようにするため、使
用態様に即した適切なゲートトリガ感度をもつ半導体装
置を容易に得ることができる。

【図面の簡単な説明】

第１図は、この発明の製造方法の一例により得られた表
面ゲート型静電誘導サイリスクをあられす断面図、第２
図は、このサイリスクの製造方法での陽子線のドーズ量
とゲートトリガ感度の関係をあられすグラフ、第３図は
、従来の表面ゲート型静電誘導サイリスタをあられす断
面図である。 １・・・表面ゲート型静電誘導サイリスタ　２・・・ア
ノード領域　　３・・・高比抵抗領域　　４・・・カソ
ード領域　　５・・・ゲート領域　　６・・・バッファ
領域７・・・格子欠陥領域 代理人　弁理士　　松　本　武　彦 ドース゛量（ｘｌｏ”　ｃｍ”）

Claims (1)

【特許請求の範囲】
1. １　半導体基板の一側にアノード領域を備え、他側にカ
   ソード領域をそれぞれ備え、両領域の間に電流通路とな
   る高比抵抗領域を備えるとともに同高比抵抗領域とアノ
   ード領域の間に不純物高濃度層からなるバッファ領域を
   備え、同バッファ領域内に格子欠陥領域が形成されてな
   る半導体装置を製造する方法において、前記格子欠陥領
   域を、１×１０＾１＾１〜１０×１０＾１＾１ｃｍ＾−
   ＾２の範囲から選んだドーズ量で陽子線を照射すること
   により形成することを特徴とする半導体装置の製造方法
   。