JPH04316174A - デファジィファイア回路 - Google Patents
デファジィファイア回路Info
- Publication number
- JPH04316174A JPH04316174A JP3109709A JP10970991A JPH04316174A JP H04316174 A JPH04316174 A JP H04316174A JP 3109709 A JP3109709 A JP 3109709A JP 10970991 A JP10970991 A JP 10970991A JP H04316174 A JPH04316174 A JP H04316174A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- addition circuit
- weighting
- voltage
- adds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 abstract description 3
- 230000005484 gravity Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はファジィ推論を行なうハ
ードウェアにおいて、ファジィ量を確定値に変換するデ
ファジィファイア回路に関する。
ードウェアにおいて、ファジィ量を確定値に変換するデ
ファジィファイア回路に関する。
【０００２】
【従来の技術】ファジィ情報は複数のライン上に分布し
た電気信号として現われる。したがって、これらの信号
を使ってアクチュエータ等を操作するには、電気信号を
操作量に変換する必要があり、この変換機構をデファジ
ィファイアと言い、通常、ファジィ量の重心演算によっ
て行なわれる（特開平２−５４３０１ 号）。以下、上
記記載内容に基づいて従来技術を説明する。図３によっ
てファジィ情報の一例を説明する。先ず、ファジィ情報
の要素をＸで表わし、離散的な値ｘ１ ，ｘ２ ，…，
ｘｎ−１ ，ｘｎ をとるものとする。これらの要素は
複数の信号ラインｌ１ ，ｌ２，…，ｌｎ 上に出力し
、各要素に対応するグレード（変数に対応する関数値）
μ１ ，μ２ ，…，μｎ は、信号ライン上に表わさ
れるアナログ電圧又は電流信号によって表わされる。
た電気信号として現われる。したがって、これらの信号
を使ってアクチュエータ等を操作するには、電気信号を
操作量に変換する必要があり、この変換機構をデファジ
ィファイアと言い、通常、ファジィ量の重心演算によっ
て行なわれる（特開平２−５４３０１ 号）。以下、上
記記載内容に基づいて従来技術を説明する。図３によっ
てファジィ情報の一例を説明する。先ず、ファジィ情報
の要素をＸで表わし、離散的な値ｘ１ ，ｘ２ ，…，
ｘｎ−１ ，ｘｎ をとるものとする。これらの要素は
複数の信号ラインｌ１ ，ｌ２，…，ｌｎ 上に出力し
、各要素に対応するグレード（変数に対応する関数値）
μ１ ，μ２ ，…，μｎ は、信号ライン上に表わさ
れるアナログ電圧又は電流信号によって表わされる。
【０００３】この場合、グレードμ１ ，μ２ ，…，
μｎ は電圧によって表わされるものとする。図３にお
いて、ファジィ情報の重心（ｘ軸上の位置）は、（１）
式で与えられる。 （１） 式に示されるように、重心を求めるには乗算
，加算，除算を要する。そこで、計算の楽な加算のみで
重心を求めるために、以下の変形をして（２） 式を得
、（２） 式中の分母が１となるようにして、除算を省
略している。 要するに分母が１となるようにＫを調整すれば、重心（
３） 式にて求めることが可能である。
μｎ は電圧によって表わされるものとする。図３にお
いて、ファジィ情報の重心（ｘ軸上の位置）は、（１）
式で与えられる。 （１） 式に示されるように、重心を求めるには乗算
，加算，除算を要する。そこで、計算の楽な加算のみで
重心を求めるために、以下の変形をして（２） 式を得
、（２） 式中の分母が１となるようにして、除算を省
略している。 要するに分母が１となるようにＫを調整すれば、重心（
３） 式にて求めることが可能である。
【０００４】図４は具体的な回路例であり、ｎ本の信号
ラインｌ１ ，ｌ２ ，…，ｌｎ 上にファジィ情報を
表わす電圧μ１ ，μ２ ，…，μｎ が導出されてい
る状態を示す。そして、これらの各情報はグレード可変
の推論エンジン１によって係数Ｋ倍の演算Ｋμ１ ，Ｋ
μ２ ，…，Ｋμｎ がなされ、重み付き加算回路２及
び単純加算回路３に入力される。ここで重み付き加算回
路２において（３） 式が演算され、重心を表わす電圧
信号を出力する。一方、単純加算回路３では（２） 式
の分母の演算を実行し、その結果を電圧調整回路４に入
力する。電圧調整回路の他方の入力にはグレード１に相
当する電圧が与えられている。したがって電圧調整回路
４の出力信号によって、単純加算回路３の出力が常に１
となるように、グレード可変の推論エンジン１における
係数Ｋが調整される。
ラインｌ１ ，ｌ２ ，…，ｌｎ 上にファジィ情報を
表わす電圧μ１ ，μ２ ，…，μｎ が導出されてい
る状態を示す。そして、これらの各情報はグレード可変
の推論エンジン１によって係数Ｋ倍の演算Ｋμ１ ，Ｋ
μ２ ，…，Ｋμｎ がなされ、重み付き加算回路２及
び単純加算回路３に入力される。ここで重み付き加算回
路２において（３） 式が演算され、重心を表わす電圧
信号を出力する。一方、単純加算回路３では（２） 式
の分母の演算を実行し、その結果を電圧調整回路４に入
力する。電圧調整回路の他方の入力にはグレード１に相
当する電圧が与えられている。したがって電圧調整回路
４の出力信号によって、単純加算回路３の出力が常に１
となるように、グレード可変の推論エンジン１における
係数Ｋが調整される。
【０００５】
【発明が解決しようとする課題】上記した従来技術は、
複数のライン上に分布した電気信号が入力される単純加
算回路の出力信号を１に相当するように、ファジィ推論
回路の上記電気信号に関連する回路部分を制御したもの
である。この場合、メンバーシップ関数回路にグレード
制御手段を設けて、メンバーシップ関数のグレードを調
整する方式である。この種の方式の場合、変換要素が２
つ以上あるとメンバーシップ関数回路を共用できず、個
々の変換要素毎に設けなければならない。なんとなれば
、全てのデファジィファイアからのグレード制御信号が
同一になることはないためである。更に、単純加算回路
の出力が１に相当するように、重み付き加算回路と単純
加算回路のゲインを調整するに際し、従来装置ではオペ
レーションアンプのフィードバック抵抗としてＦＥＴを
用いている。しかし、この場合はＦＥＴの線形特性が不
十分なため精度を出すことができず、実際には高価な可
変ゲインアンプが必要となる。本発明は上記事情に鑑み
てなされたものであり、簡単な回路構成で、複数のデフ
ァジィファイアとのメンバーシップ関数の共用の可能な
デファジィファイア回路を提供することを目的としてい
る。
複数のライン上に分布した電気信号が入力される単純加
算回路の出力信号を１に相当するように、ファジィ推論
回路の上記電気信号に関連する回路部分を制御したもの
である。この場合、メンバーシップ関数回路にグレード
制御手段を設けて、メンバーシップ関数のグレードを調
整する方式である。この種の方式の場合、変換要素が２
つ以上あるとメンバーシップ関数回路を共用できず、個
々の変換要素毎に設けなければならない。なんとなれば
、全てのデファジィファイアからのグレード制御信号が
同一になることはないためである。更に、単純加算回路
の出力が１に相当するように、重み付き加算回路と単純
加算回路のゲインを調整するに際し、従来装置ではオペ
レーションアンプのフィードバック抵抗としてＦＥＴを
用いている。しかし、この場合はＦＥＴの線形特性が不
十分なため精度を出すことができず、実際には高価な可
変ゲインアンプが必要となる。本発明は上記事情に鑑み
てなされたものであり、簡単な回路構成で、複数のデフ
ァジィファイアとのメンバーシップ関数の共用の可能な
デファジィファイア回路を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明は複数本のライン上に分布したファジィ情報を
表わす電気信号のそれぞれに、ラインの順位に応じた値
を乗じてそれらを加算する重み付き加算回路と、前記電
気信号を重み付けせずに加算する単純加算回路と、前記
単純加算回路に接続した定電流源と、単純加算回路の加
算抵抗下流の電圧と重み付き加算回路の重み付き加算抵
抗下流の電圧を同レベルにする手段とから構成した。
、本発明は複数本のライン上に分布したファジィ情報を
表わす電気信号のそれぞれに、ラインの順位に応じた値
を乗じてそれらを加算する重み付き加算回路と、前記電
気信号を重み付けせずに加算する単純加算回路と、前記
単純加算回路に接続した定電流源と、単純加算回路の加
算抵抗下流の電圧と重み付き加算回路の重み付き加算抵
抗下流の電圧を同レベルにする手段とから構成した。
【０００７】
【実施例】以下図面を参照して実施例を説明する。図１
は本発明によるデファジィファイア回路の一実施例の構
成図である。図１において、２は重み付き加算回路で重
み付き加算抵抗Ｒ１ ，Ｒ２ ，…，Ｒｉ ，…ＲＮ
を介してファジィバス５との間に接続される。オペレー
ションアンプ７の−端子には、重み付き加算抵抗の共通
端子が接続され、＋端子は抵抗Ｒｃ を介して単純加算
抵抗の共通端子に接続される。抵抗Ｒｆ はオペレーシ
ョンアンプ７の−端子と出力端子間に接続され、これを
流れる電流ｉｆ が変換電流となって出力される。上記
説明から理解できるように、重み付き加算抵抗Ｒｉ の
下流はオペレーションアンプ７により単純加算抵抗の下
流Ｐと接続される。ここでは単純加算抵抗の下流Ｐとイ
マジナリショートされている。
は本発明によるデファジィファイア回路の一実施例の構
成図である。図１において、２は重み付き加算回路で重
み付き加算抵抗Ｒ１ ，Ｒ２ ，…，Ｒｉ ，…ＲＮ
を介してファジィバス５との間に接続される。オペレー
ションアンプ７の−端子には、重み付き加算抵抗の共通
端子が接続され、＋端子は抵抗Ｒｃ を介して単純加算
抵抗の共通端子に接続される。抵抗Ｒｆ はオペレーシ
ョンアンプ７の−端子と出力端子間に接続され、これを
流れる電流ｉｆ が変換電流となって出力される。上記
説明から理解できるように、重み付き加算抵抗Ｒｉ の
下流はオペレーションアンプ７により単純加算抵抗の下
流Ｐと接続される。ここでは単純加算抵抗の下流Ｐとイ
マジナリショートされている。
【０００８】図２の詳細図によって説明すると、重み付
き加算回路２では重み付き加算抵抗Ｒ１ 〜ＲＮ がそ
れぞれトランジスタＱＷを介してファジィバス５と抵抗
Ｒｆ に接続され、単純加算回路３では抵抗Ｒがそれぞ
れトランジスタＱＣを介してファジィバス５と定電流源
６に接続される。
き加算回路２では重み付き加算抵抗Ｒ１ 〜ＲＮ がそ
れぞれトランジスタＱＷを介してファジィバス５と抵抗
Ｒｆ に接続され、単純加算回路３では抵抗Ｒがそれぞ
れトランジスタＱＣを介してファジィバス５と定電流源
６に接続される。
【０００９】次に作用につてい説明する。先ず単純加算
回路の接合点Ｐに対して定電流源６が接続されているた
め、単純加算回路には一定電流しか流れない。しかも回
路構成上、単純加算回路側のトランジスタＱＣのベース
電位と重み付け加算回路側のトランジスタＱＷのベース
電位とをイマジナリショートしているため、Ｐ点電位が
重み付き加算回路側に反映させられている。例えばＰ点
電位が上昇すると重み付き加算回路側へ取込まれる電流
を制限する作用となり、反対にＰ点電位が下降すると電
流をより多く流す作用となって現われる。しかも、単純
加算回路側へ流れる電流値が１となるように定電流源に
て制御されているため、重み付け加算回路側へ流れる電
流ｌｆ はデファジィファイアされた結果の電流となる
。
回路の接合点Ｐに対して定電流源６が接続されているた
め、単純加算回路には一定電流しか流れない。しかも回
路構成上、単純加算回路側のトランジスタＱＣのベース
電位と重み付け加算回路側のトランジスタＱＷのベース
電位とをイマジナリショートしているため、Ｐ点電位が
重み付き加算回路側に反映させられている。例えばＰ点
電位が上昇すると重み付き加算回路側へ取込まれる電流
を制限する作用となり、反対にＰ点電位が下降すると電
流をより多く流す作用となって現われる。しかも、単純
加算回路側へ流れる電流値が１となるように定電流源に
て制御されているため、重み付け加算回路側へ流れる電
流ｌｆ はデファジィファイアされた結果の電流となる
。
【００１０】
【発明の効果】以上説明したように、本発明によれば単
純加算回路側に定電流源を接続して一定電流を流し、こ
の一定電流値による単純加算回路側の接合点の電位を重
み付き加算回路側へ反映させる構成としたので、構成が
簡単であることに加えて、複数の変換機構とのメンバー
シップ関数の共用も可能である。
純加算回路側に定電流源を接続して一定電流を流し、こ
の一定電流値による単純加算回路側の接合点の電位を重
み付き加算回路側へ反映させる構成としたので、構成が
簡単であることに加えて、複数の変換機構とのメンバー
シップ関数の共用も可能である。
【図１】本発明によるデファジィファイア回路の一実施
例の構成図。
例の構成図。
【図２】図１の詳細図。
【図３】ファジィ情報の一例を示す図。
【図４】従来のデファジィファイア回路を説明する図。
１ グレード可変の推論エンジン
２ 重み付き加算回路
３ 単純加算回路
４ 電圧調整回路
５ ファジィバス
６ 定電流源
７ オペレーションアンプ
Claims (1)
- 【請求項１】 複数本のライン上に分布したファジィ
情報を表わす電気信号のそれぞれに、ラインの順位に応
じた値を乗じてそれらを加算する重み付き加算回路と、
前記電気信号を重み付けせずに加算する単純加算回路と
、前記単純加算回路に接続した定電流源と、単純加算回
路の加算抵抗下流の電圧と重み付き加算回路の重み付き
加算抵抗下流の電圧を同レベルにする手段とを備えたこ
とを特徴とするデファジィファイア回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109709A JP2603164B2 (ja) | 1991-04-15 | 1991-04-15 | デファジィファイア回路 |
| EP19920303402 EP0509796A3 (en) | 1991-04-15 | 1992-04-15 | Defuzzifier circuit |
| US08/292,292 US5561739A (en) | 1991-04-15 | 1994-08-17 | Defuzzifier curcuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3109709A JP2603164B2 (ja) | 1991-04-15 | 1991-04-15 | デファジィファイア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316174A true JPH04316174A (ja) | 1992-11-06 |
| JP2603164B2 JP2603164B2 (ja) | 1997-04-23 |
Family
ID=14517231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109709A Expired - Fee Related JP2603164B2 (ja) | 1991-04-15 | 1991-04-15 | デファジィファイア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2603164B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348307A (ja) * | 1992-11-12 | 1994-12-22 | Daimler Benz Ag | 言語学的制御の評価方法 |
-
1991
- 1991-04-15 JP JP3109709A patent/JP2603164B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348307A (ja) * | 1992-11-12 | 1994-12-22 | Daimler Benz Ag | 言語学的制御の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2603164B2 (ja) | 1997-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4020485A (en) | Non-linear digital-to-analog converter for servo circuit | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| US4833472A (en) | System for setting an analog resistor to a selectable, digitally predeterminable value | |
| US4300102A (en) | Variable gain control circuit | |
| JPH04316174A (ja) | デファジィファイア回路 | |
| US5561739A (en) | Defuzzifier curcuit | |
| US4358752A (en) | Analog-to-digital converter | |
| USRE36421E (en) | Fuzzy controller for selecting an input signal | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| US3537014A (en) | Logarithmic adaptation method and means for regulating closed-loop systems | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| US2871374A (en) | Computer network for the economic loading of power sources | |
| US4494107A (en) | Digital to analog converter | |
| JP3188298B2 (ja) | メンバーシップ関数発生装置 | |
| US4878009A (en) | Voltage source having preset values for source voltage and internal resistance | |
| US4017720A (en) | Four quadrant analog by digital multiplier | |
| US4473802A (en) | Electrical signal converter with step variable gain | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP2651635B2 (ja) | デファジィファイア回路 | |
| JPH086652A (ja) | 電子負荷装置 | |
| JPH04363777A (ja) | パルス発生用重心決定回路 | |
| US4596961A (en) | Amplifier for modifying a signal as a function of temperature | |
| US5568413A (en) | Analog circuit implementing fuzzy rules with polynomial output coefficients | |
| JPH02159124A (ja) | 平方根ディジタル―アナログ変換器 | |
| JPH05135190A (ja) | デイジタル・デフアジイフアイヤ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |