JP2651635B2 - デファジィファイア回路 - Google Patents

デファジィファイア回路

Info

Publication number
JP2651635B2
JP2651635B2 JP3131869A JP13186991A JP2651635B2 JP 2651635 B2 JP2651635 B2 JP 2651635B2 JP 3131869 A JP3131869 A JP 3131869A JP 13186991 A JP13186991 A JP 13186991A JP 2651635 B2 JP2651635 B2 JP 2651635B2
Authority
JP
Japan
Prior art keywords
circuit
addition circuit
output
simple addition
fuzzy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3131869A
Other languages
English (en)
Other versions
JPH04332093A (ja
Inventor
哲朗 連
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikuni Corp
Original Assignee
Mikuni Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikuni Corp filed Critical Mikuni Corp
Priority to JP3131869A priority Critical patent/JP2651635B2/ja
Priority to EP19920303402 priority patent/EP0509796A3/en
Publication of JPH04332093A publication Critical patent/JPH04332093A/ja
Priority to US08/292,292 priority patent/US5561739A/en
Application granted granted Critical
Publication of JP2651635B2 publication Critical patent/JP2651635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はファジィ推論を行なうハ
ードウェアにおいて、ファジィ量を確定値に変換するデ
ファジィファイア回路に関する。
【0002】
【従来の技術】ファジィ情報は複数のライン上に分布し
た電気信号として現われる。したがって、これらの信号
を使ってアクチュエータ等を操作するには、電気信号を
操作量に変換する必要があり、この変換機構をデファジ
ィファイアと言い、通常、ファジィ量の重心演算によっ
て行なわれる(特開平2-54301 号)。以下、上記記載内
容に基づいて従来技術を説明する。図4によってファジ
ィ情報の一例を説明する。先ず、ファジィ情報の要素を
Xで表わし、離散的な値x1 ,x2 ,…,xn-1 ,xn
をとるものとする。これらの要素は複数の信号ラインl
1 ,l2,…,ln 上に出力し、各要素に対応するグレ
ード(変数に対応する関数値)μ1 ,μ2 ,…,μ
n は、信号ライン上に表わされるアナログ電圧又は電流
信号によって表わされる。
【0003】この場合、グレードμ1 ,μ2 ,…,μn
は電圧によって表わされるものとする。図4において、
ファジィ情報の重心(x軸上の位置)は、(1) 式で与え
られる。 n n 重心=Σ μi i /Σ μi ………(1) i=1 i=1 (1) 式に示されるように、重心を求めるには乗算,加
算,除算を要する。そこで、計算の楽な加算のみで重心
を求めるために、以下の変形をして(2)式を得、(2) 式
中の分母が1となるようにして、除算を省略している。 n n n n 重心=Σ μi i /Σ μi =KΣ μi i /KΣ μi i=1 i=1 i=1 i=1 n n =Σ (Kμi )xi /Σ (Kμi ) ………(2) i=1 i=1 要するに分母が1となるようにKを調整すれば、重心は
(3) 式にて求めることが可能である。 n 重心=Σ (Kμi )xi ………(3) i=1
【0004】図5は具体的な回路例であり、n本の信号
ラインl1 ,l2 ,…,ln 上にファジィ情報を表わす
電圧μ1 ,μ2 ,…,μn が導出されている状態を示
す。そして、これらの各情報はグレード可変の推論エン
ジン1によって係数K倍の演算Kμ1 ,Kμ2 ,…,K
μn がなされ、重み付き加算回路2及び単純加算回路3
に入力される。ここで重み付き加算回路2において(3)
式が演算され、重心を表わす電圧信号を出力する。一
方、単純加算回路3では(2) 式の分母の演算を実行し、
その結果を電圧調整回路4に入力する。電圧調整回路の
他方の入力にはグレード1に相当する電圧が与えられて
いる。したがって電圧調整回路4の出力信号によって、
単純加算回路3の出力が常に1となるように、グレード
可変の推論エンジン1における係数Kが調整される。
【0005】
【発明が解決しようとする課題】上記した従来技術は、
複数のライン上に分布した電気信号が入力される単純加
算回路の出力信号を1に相当するように、ファジィ推論
回路の上記電気信号に関連する回路部分を制御したもの
である。この場合、メンバーシップ関数回路にグレード
制御手段を設けて、メンバーシップ関数のグレードを調
整する方式である。上記方式において、複数の推論結果
の積が最終の要求値になる場合がる。例えばエンジンの
体積効率Kv と水温補正率Kw をそれぞれファジィ推論
で確定値として得たとき、最終に必要な値は、Kv とK
w との積である。つまり、体積効率Kv のデファジィフ
ァイヤの出力に重み付けKw ができるとよいことにな
る。
【0006】上記重み付けをするには、各推論結果を高
価な乗算器により処理する必要がある。図6によって説
明する。先ず、図6(a) は重み付けをする構成図であ
り、図6(b) は入出力ポートアサインである。図6(b)
に示される入力INP 1,INP 2,……を推論エンジン5
に入力し、図示しないルールで体積効率Kv (OUT 0)
を推論し、同じくINP 5を推論エンジン6に入力し、図
示しないルールで水温補正率Kw (OUT 1)を推論す
る。上記2つの推論結果を乗算器9に入力し、Kv ・K
w を得る。
【0007】又、乗算器を必要としない方式には図7が
ある。ここでは推論エンジン10にて体積効率Kv (OUT
0)を推論し、得られた結果をINP 0に入力し、推論エ
ンジン12にてKv ・Kw を得ようとするものである。し
かし、これらはいずれもルール数が増大し不適である。
本発明は上記事情に鑑みてなされたものであり、簡単な
回路構成で、出力に重み付け可能なデファジィファイア
回路を提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明は複数本のライン上に分布したファジィ情報
を表わす電気信号のそれぞれに、ラインの順位に応じた
値を乗じてそれらを加算する重み付き加算回路と、前記
電気信号を重み付けせずに加算する単純加算回路と、外
部から重み付け設定可能なウェイト信号発生手段と、前
記単純加算回路の出力が前記ウェイト信号発生手段の出
力と同じになるように推論エンジンを調整する手段とか
ら構成した。
【0009】
【実施例】以下図面を参照して実施例を説明する。図1
は本発明によるデファジィファイア回路の一実施例の構
成図である。図において、2は重み付き加算回路でファ
ジィバス15に接続され、単純加算回路3も前記同様ファ
ジィバス15に接続される。14はコンパレータであり、単
純加算回路3とウェイト信号発生手段16からの入力が導
入され、その出力は推論エンジン1に導入される構成を
有している。次に作用について説明すると、この状態に
おいてウェイト信号発生回路16からの信号、例えば0.5
を入力すると、推論エンジンからバス15への出力が、単
純加算回路の出力が0.5 倍となるような出力になる。こ
れがファジィバス上から重み付き加算回路2を介して出
力されることになり、即ち、この場合Kv が0.5 倍の出
力となる。上記実施例によれば推論デファジィファイア
回路のみで重み付けが可能となる。
【0010】図2は他の実施例の構成図である。本実施
例において、単純加算回路3は推論エンジンが導出され
たファジィバスにそれぞれ抵抗Rを介して接続され、ト
ランジスタQC を介して定電流源17にも接続される。重
み付き加算回路2はファジィバスに重み付け抵抗R1
N を介してトランジスタQW のエミッタに接続され
る。前記定電流源はウェイト信号が増大すると電流値が
増大し、ポイントP0 の電位が低下する。ポイントP0
とポイントP1 はイマジナリショートされているので、
1 の電位も低下し、出力電流が増大する。よってウェ
イト信号に応じた確定値が得られる。
【0011】図3は更に他の実施例の構成図である。な
お、本実施例はエンジン制御への応用例である。エンジ
ンへ供給する燃料噴射量を推論するときは、その運転状
態での体積効率Kv ,水温補正率Kw ,吸気補正率Ka
を推論し、トータル補正係数Kt =Kv ・Kw ・Ka
求める必要がある。そのために、この場合のデファジィ
ファイア回路を直列結合し、トータル補正係数Kt を出
力する。
【0012】
【発明の効果】以上説明したように、本発明によれば単
純加算回路側に定電流源を接続して、その出力を推論エ
ンジンへ供給するに際して、外部から重み付け可能構成
としたので、簡単な回路構成で出力に重み付け可能なデ
ファジィファイア回路を提供できる。
【図面の簡単な説明】
【図1】本発明によるデファジィファイア回路の一実施
例の構成図。
【図2】他の実施例の構成図。
【図3】更に他の実施例の構成図。
【図4】ファジィ情報の一例を示す図。
【図5】従来のデファジィファイア回路を説明する図。
【図6】乗算器を用いた重み付け手法を示す図。
【図7】乗算器を必要としない重み付け手法を示す図。
【符号の説明】
1,5,6,10,12 推論エンジン 2 重み付き加算回路 3 単純加算回路 4 電圧調整回路 7,8,11,13 デファジィファイア 14 コンパレータ 15 ファジィバス 16 ウェイト信号発生手段

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数本のライン上に分布したファジィ情
    報を表わす電気信号のそれぞれに、ラインの順位に応じ
    た値を乗じてそれらを加算する重み付き加算回路と、前
    記電気信号を重み付けせずに加算する単純加算回路と、
    外部から重み付け設定可能なウェイト信号発生手段と、
    前記単純加算回路の出力が前記ウェイト信号発生手段の
    出力と同じになるように推論エンジンを調整する手段
    を備えたことを特徴とするデファジィフィイア回路。
  2. 【請求項2】 複数本のライン上に分布したファジィ情
    報を表わす電気信号のそれぞれに、ラインの順位に応じ
    た値を乗じてそれらを加算する重み付き加算回路と、前
    記電気信号を重み付けせずに加算する単純加算回路と、
    単純加算回路の下流に設けた定電流源と、外部から重み
    付け設定可能なウェイト信号発生手段と、単純加算抵抗
    の下流の電圧と重み付き加算抵抗下流の電圧を同レベル
    にする機構を備えたことを特徴とするデファジィファイ
    ア回路。
JP3131869A 1991-04-15 1991-05-07 デファジィファイア回路 Expired - Fee Related JP2651635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3131869A JP2651635B2 (ja) 1991-05-07 1991-05-07 デファジィファイア回路
EP19920303402 EP0509796A3 (en) 1991-04-15 1992-04-15 Defuzzifier circuit
US08/292,292 US5561739A (en) 1991-04-15 1994-08-17 Defuzzifier curcuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3131869A JP2651635B2 (ja) 1991-05-07 1991-05-07 デファジィファイア回路

Publications (2)

Publication Number Publication Date
JPH04332093A JPH04332093A (ja) 1992-11-19
JP2651635B2 true JP2651635B2 (ja) 1997-09-10

Family

ID=15068040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3131869A Expired - Fee Related JP2651635B2 (ja) 1991-04-15 1991-05-07 デファジィファイア回路

Country Status (1)

Country Link
JP (1) JP2651635B2 (ja)

Also Published As

Publication number Publication date
JPH04332093A (ja) 1992-11-19

Similar Documents

Publication Publication Date Title
JP3328742B2 (ja) ニューロpid制御装置
US5335314A (en) Fuzzy inference apparatus
JP2747104B2 (ja) ニューラルネットワーク
JP2651635B2 (ja) デファジィファイア回路
US5561739A (en) Defuzzifier curcuit
USRE36421E (en) Fuzzy controller for selecting an input signal
JP2563002B2 (ja) パルス発生用重心決定回路
JP2603164B2 (ja) デファジィファイア回路
Khoei et al. Fuzzy-logic DC-motor controller with improved performance
US5446827A (en) Bias impression for defuzzifying apparatus
Barsoum Artificial neuron controller for DC drive
JP2763369B2 (ja) ファジィ制御ルールのチューニング方法
JPH05135191A (ja) デイジタル・デフアジイフアイヤ回路
JP2936154B2 (ja) 電荷結合素子を用いたファジイ推論回路
JP2976835B2 (ja) ニューラルネットワーク装置
JP2779173B2 (ja) グレード・コントローラブル・メンバーシップ関数回路,グレード・コントローラブル・メンバーシップ関数発生回路,これらを用いたファジィ・コンピュータおよびファジィ・コントローラ
JPH02201586A (ja) ニューロチップによる結合器
Korner et al. A VLSI friendly neural network with localised transfer functions
JP3191678B2 (ja) ニューロ素子
Chan The interpolation property of fuzzy polynomial approximation
JP2625966B2 (ja) ファジィルール学習装置およびファジィルール学習方法
JPH07210542A (ja) ニューロン回路
JPH05135190A (ja) デイジタル・デフアジイフアイヤ回路
SU691880A1 (ru) Устройство дл воспроизведени функций двух переменных
JP2623924B2 (ja) Agc回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees