JPH04308971A - バイナリサーチメモリ - Google Patents
バイナリサーチメモリInfo
- Publication number
- JPH04308971A JPH04308971A JP3101868A JP10186891A JPH04308971A JP H04308971 A JPH04308971 A JP H04308971A JP 3101868 A JP3101868 A JP 3101868A JP 10186891 A JP10186891 A JP 10186891A JP H04308971 A JPH04308971 A JP H04308971A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- key
- stored
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001174 ascending effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、記憶された多数のデー
タの中から目的とするデータを高速に検索することがで
きるバイナリサーチメモリに関するものである。
タの中から目的とするデータを高速に検索することがで
きるバイナリサーチメモリに関するものである。
【０００２】
【従来の技術】メモリに記憶されたデータの中から希望
するデータを検索する場合、従来の方法では、まず図４
に示すようにＣＰＵ（中央処理装置）５０からメモリ５
２をアクセスしてアドレスの順序に従って各データに付
加された識別信号であるキーを読み出す。次に、予めＣ
ＰＵ５０内に入力してある検索したいデータのキーとメ
モリ５２から読み出したキーとを逐一照合し、一致する
ものを捜す。そして、一致するキーが見つかったときは
そのキーに対応するデータを希望するデータとして読み
出し、以後の必要な処理に使用する。
するデータを検索する場合、従来の方法では、まず図４
に示すようにＣＰＵ（中央処理装置）５０からメモリ５
２をアクセスしてアドレスの順序に従って各データに付
加された識別信号であるキーを読み出す。次に、予めＣ
ＰＵ５０内に入力してある検索したいデータのキーとメ
モリ５２から読み出したキーとを逐一照合し、一致する
ものを捜す。そして、一致するキーが見つかったときは
そのキーに対応するデータを希望するデータとして読み
出し、以後の必要な処理に使用する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ようにデータが見つかるまで次々とデータを読み出す方
法で検索を行うと、検索したいデータがメモリアドレス
の最後の方に格納されている場合には、データの検索に
要する時間が非常に長くなる。しかも、読みだしたキー
と検索すべきキーとが一致するかどうかをＣＰＵ５０内
部の演算回路を用いてソフトウエア的に行っているので
、ハードウエア的に処理する場合に較べて処理速度が遅
い。
ようにデータが見つかるまで次々とデータを読み出す方
法で検索を行うと、検索したいデータがメモリアドレス
の最後の方に格納されている場合には、データの検索に
要する時間が非常に長くなる。しかも、読みだしたキー
と検索すべきキーとが一致するかどうかをＣＰＵ５０内
部の演算回路を用いてソフトウエア的に行っているので
、ハードウエア的に処理する場合に較べて処理速度が遅
い。
【０００４】また、ＣＰＵ５０には図４に示す以外にも
種々の処理を行わせるのが一般的であり、データの検索
はＣＰＵ５０が行う処理のうちのほんの一部に過ぎない
。しかし、データの検索を行っている期間中はＣＰＵ５
０をそれ以外の別のタスクの処理に使用することができ
ないため、処理能率が悪く、結果として全体の処理が遅
延するという問題がある。
種々の処理を行わせるのが一般的であり、データの検索
はＣＰＵ５０が行う処理のうちのほんの一部に過ぎない
。しかし、データの検索を行っている期間中はＣＰＵ５
０をそれ以外の別のタスクの処理に使用することができ
ないため、処理能率が悪く、結果として全体の処理が遅
延するという問題がある。
【０００５】本発明は上記事情に基づいてなされたもの
であり、全体の処理を制御するＣＰＵを用いずにデータ
の検索ができ、しかもハードウエア的な構成で迅速なデ
ータ検索が可能となるバイナリサーチメモリを提供する
ことを目的とするものである。
であり、全体の処理を制御するＣＰＵを用いずにデータ
の検索ができ、しかもハードウエア的な構成で迅速なデ
ータ検索が可能となるバイナリサーチメモリを提供する
ことを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係るバイナリサーチメモリは、複数のデー
タを、これらのデータを識別する識別値に基づいて、数
値順に記憶したメモリに対して前記データのバイナリサ
ーチを行う専用の回路を設けたことを特徴とするもので
ある。
めの本発明に係るバイナリサーチメモリは、複数のデー
タを、これらのデータを識別する識別値に基づいて、数
値順に記憶したメモリに対して前記データのバイナリサ
ーチを行う専用の回路を設けたことを特徴とするもので
ある。
【０００７】
【作用】本発明は前記の構成によって、メモリ内のデー
タの検索を行うので、データ検索を行っている期間中で
あってもＣＰＵを別の処理のために使用することができ
る。また、データの検索を専用に構成した回路によって
ハードウエア的に行うので、データ検索に要する時間が
短縮される。
タの検索を行うので、データ検索を行っている期間中で
あってもＣＰＵを別の処理のために使用することができ
る。また、データの検索を専用に構成した回路によって
ハードウエア的に行うので、データ検索に要する時間が
短縮される。
【０００８】
【実施例】以下に図面を参照しつつ本発明の一実施例に
ついて説明する。図１は本発明の一実施例であるバイナ
リサーチメモリのブロック図、図２はメモリの内容を簡
単化して図１に示すバイナリサーチメモリの動作を分か
りやすく説明するための図、図３は音響機器の音場制御
に本発明のバイナリサーチメモリを適用した例を示すブ
ロック図である。
ついて説明する。図１は本発明の一実施例であるバイナ
リサーチメモリのブロック図、図２はメモリの内容を簡
単化して図１に示すバイナリサーチメモリの動作を分か
りやすく説明するための図、図３は音響機器の音場制御
に本発明のバイナリサーチメモリを適用した例を示すブ
ロック図である。
【０００９】図１において、メモリ１０にはデータ本体
の部分及びこのデータ本体の部分と１対１に対応するキ
ーの部分よりなるデータ（以下単にデータといったとき
はこのデータのうちのデータ本体の部分を指すものとす
る）が、図示する様にこのキーに基づいてメモリ１０の
連続する絶対番地に沿って昇順に記憶されている。すな
わち、２つのキーの値を比較したときに、キーの値が小
さい方が小さいアドレスに、キーの値が大きい方が大き
いアドレスになるよう記憶されている。
の部分及びこのデータ本体の部分と１対１に対応するキ
ーの部分よりなるデータ（以下単にデータといったとき
はこのデータのうちのデータ本体の部分を指すものとす
る）が、図示する様にこのキーに基づいてメモリ１０の
連続する絶対番地に沿って昇順に記憶されている。すな
わち、２つのキーの値を比較したときに、キーの値が小
さい方が小さいアドレスに、キーの値が大きい方が大き
いアドレスになるよう記憶されている。
【００１０】センスアンプ１２は、メモリセル１０から
キー及びデータの読み出しを行いデコーダ１４は、デー
タバス１６を介して後述する制御回路３２及びデータを
出力するとともに、メモリセル１０の中の特定のメモリ
の選択を行う。
キー及びデータの読み出しを行いデコーダ１４は、デー
タバス１６を介して後述する制御回路３２及びデータを
出力するとともに、メモリセル１０の中の特定のメモリ
の選択を行う。
【００１１】制御回路３２はキー及びデータの流れを制
御する回路であり、データバス１６を介してキー及びデ
ータを各レジスタ１８，２０，２２，２４，２６，２８
，３０に入力するものである。レジスタ２４は、検索し
ようとするデータのキーの値を記憶するレジスタである
。レジスタ２６はメモリセル１０のキーの中で最小のキ
ーの値を記憶するレジスタであり、またレジスタ１８は
、このレジスタ２６のキーに対応するメモリアドレスの
値が記憶されている。
御する回路であり、データバス１６を介してキー及びデ
ータを各レジスタ１８，２０，２２，２４，２６，２８
，３０に入力するものである。レジスタ２４は、検索し
ようとするデータのキーの値を記憶するレジスタである
。レジスタ２６はメモリセル１０のキーの中で最小のキ
ーの値を記憶するレジスタであり、またレジスタ１８は
、このレジスタ２６のキーに対応するメモリアドレスの
値が記憶されている。
【００１２】レジスタ２８は、メモリセル１０のキーの
中で最大のキーの値を記憶するレジスタであり、レジス
タ２０は、このレジスタ２８のキーに対応するメモリア
ドレス値を記憶するレジスタである。
中で最大のキーの値を記憶するレジスタであり、レジス
タ２０は、このレジスタ２８のキーに対応するメモリア
ドレス値を記憶するレジスタである。
【００１３】演算回路３４は、レジスタ１８、レジスタ
２０のメモリアドレスの値の平均値を算出し、レジスタ
２２に出力する。レジスタ３０は、レジスタ２２のメモ
リアドレスの値を記憶するものである。そして、比較器
３６は、レジスタ２４に記憶されている、キーの値を各
レジスタ２６，２８，３０のキーの一値とを比較し、そ
の結果をデータバス１６を介して制御回路３２に出力す
る。
２０のメモリアドレスの値の平均値を算出し、レジスタ
２２に出力する。レジスタ３０は、レジスタ２２のメモ
リアドレスの値を記憶するものである。そして、比較器
３６は、レジスタ２４に記憶されている、キーの値を各
レジスタ２６，２８，３０のキーの一値とを比較し、そ
の結果をデータバス１６を介して制御回路３２に出力す
る。
【００１４】次に、図１の回路の動作について説明する
。ここで、検索しようとするデータのキーをＤＴ 、キ
ーの中で最小の値をＤＬ 、このキーＤＬ のデータが
記憶されているメモリアドレスをＡＬ 、キーの中で最
大の値をＤＨ 、このキーＤＨ のデータが記憶されて
いるメモリアドレスをＡＨ とする。また（ＡＬ ＋Ａ
Ｈ ）／２で表されるアドレス（小数が現れる場合には
小数点以下は切り捨てるか、または切り上げる）をＡＭ
、このアドレスＡＭに記憶されているデータのキーを
ＤＭ とする。
。ここで、検索しようとするデータのキーをＤＴ 、キ
ーの中で最小の値をＤＬ 、このキーＤＬ のデータが
記憶されているメモリアドレスをＡＬ 、キーの中で最
大の値をＤＨ 、このキーＤＨ のデータが記憶されて
いるメモリアドレスをＡＨ とする。また（ＡＬ ＋Ａ
Ｈ ）／２で表されるアドレス（小数が現れる場合には
小数点以下は切り捨てるか、または切り上げる）をＡＭ
、このアドレスＡＭに記憶されているデータのキーを
ＤＭ とする。
【００１５】図１において、まずメモリ１０から読み出
した最小のキーＤＬをレジスタ２６に、最大のキーＤＨ
をレジスタ２８に、アドレスＡＬ をレジスタ１８に
、アドレスＡＨ をレジスタ２０にそれぞれ入力する。 次に、演算回路３４において（ＡＬ ＋ＡＨ ）／２を
計算し、得られた値ＡＭ をレジスタ２２に入力すると
ともにアドレスＡＭ に記憶されたデータのキーＤＭ
をメモリ１０より読み出してレジスタ３０に入力する。 そして、比較器３６においてＤＭ とＤＬ 、及びＤＭ
とＤＨ をそれぞれ比較する。このとき、仮にＤＭ
＝ＤＬ （上記で（ＡＬ ＋ＡＨ ）／２の値を求める
ときに小数点以下を切り捨てる場合に対応する）又はＤ
Ｍ ＝ＤＨ （上記で（ＡＬ ＋ＡＨ ）／２の値を求
めるときに小数点以下を切り上げる場合に対応する）と
なっている場合には、検索しているキーＤＴ はメモリ
１０の中にはないと判断され、入出力回路より特殊なデ
ータとして全ビット「０」又は全ビット「１」のデータ
が出力される。
した最小のキーＤＬをレジスタ２６に、最大のキーＤＨ
をレジスタ２８に、アドレスＡＬ をレジスタ１８に
、アドレスＡＨ をレジスタ２０にそれぞれ入力する。 次に、演算回路３４において（ＡＬ ＋ＡＨ ）／２を
計算し、得られた値ＡＭ をレジスタ２２に入力すると
ともにアドレスＡＭ に記憶されたデータのキーＤＭ
をメモリ１０より読み出してレジスタ３０に入力する。 そして、比較器３６においてＤＭ とＤＬ 、及びＤＭ
とＤＨ をそれぞれ比較する。このとき、仮にＤＭ
＝ＤＬ （上記で（ＡＬ ＋ＡＨ ）／２の値を求める
ときに小数点以下を切り捨てる場合に対応する）又はＤ
Ｍ ＝ＤＨ （上記で（ＡＬ ＋ＡＨ ）／２の値を求
めるときに小数点以下を切り上げる場合に対応する）と
なっている場合には、検索しているキーＤＴ はメモリ
１０の中にはないと判断され、入出力回路より特殊なデ
ータとして全ビット「０」又は全ビット「１」のデータ
が出力される。
【００１６】ＤＭ ＝ＤＬ でもＤＭ ＝ＤＬ でもな
い場合には、ＤＭ とＤＴ とを比較する。ここでＤＭ
＝ＤＴ であればこのＤＭ が求めているキーであり
、このキーに対応するデータをメモリ１０のアドレスＡ
Ｍ から読み出して出力する。次にＤＭ ＞ＤＴ の場
合には、ＤＭ を新たにＤＨ としてレジスタ２８へ入
力するとともに、ＡＭ を新たにＡＨ としてレジスタ
２０に入力する。そして、上記と同様の手続を繰り返す
。一方、ＤＭ ＜ＤＴ の場合には、ＤＭ を新たにＤ
Ｌ としてレジスタ２６へ入力するとともに、ＡＭ を
新たにＡＬ としてレジスタ１８に入力し、同じく上記
と同様の処理を繰り返す。こうして最終的にＤＭ ＝Ｄ
Ｔ となるＤＭ が見つかれば、これが求めているデー
タのキーであるので、対応するメモリセルよりそのデー
タを読み出す。一方、最終的にＤＭ ＝ＤＬ 又はＤＭ
＝ＤＬ となった場合には求めている値がメモリ１０
の中にはないことが明らかとなり、検索作業は終了する
。
い場合には、ＤＭ とＤＴ とを比較する。ここでＤＭ
＝ＤＴ であればこのＤＭ が求めているキーであり
、このキーに対応するデータをメモリ１０のアドレスＡ
Ｍ から読み出して出力する。次にＤＭ ＞ＤＴ の場
合には、ＤＭ を新たにＤＨ としてレジスタ２８へ入
力するとともに、ＡＭ を新たにＡＨ としてレジスタ
２０に入力する。そして、上記と同様の手続を繰り返す
。一方、ＤＭ ＜ＤＴ の場合には、ＤＭ を新たにＤ
Ｌ としてレジスタ２６へ入力するとともに、ＡＭ を
新たにＡＬ としてレジスタ１８に入力し、同じく上記
と同様の処理を繰り返す。こうして最終的にＤＭ ＝Ｄ
Ｔ となるＤＭ が見つかれば、これが求めているデー
タのキーであるので、対応するメモリセルよりそのデー
タを読み出す。一方、最終的にＤＭ ＝ＤＬ 又はＤＭ
＝ＤＬ となった場合には求めている値がメモリ１０
の中にはないことが明らかとなり、検索作業は終了する
。
【００１７】次に、上記の動作をより分かりやすくする
ために図２に示す簡略化した具体例について説明する。 図２において２列に構成した表は、左側が昇順に配列さ
れたデータのキー、右側が対応するデータが記憶されて
いるアドレスとする。この中で例えば４という値のキー
を検索する場合を考える。ここではまずＤＬ は１、Ｄ
Ｈ は１０００であるので、これらを図１のメモリ１０
から読み出してレジスタ２６，２８にそれぞれ格納する
。また、ＡＬは１０、ＡＨ は２２であるので、ＡＭ
は１６となりこのアドレスにおけるキーがＤＭ ＝５０
であることが分かる。ここで、ＤＭ ＝５０とＤＴ ＝
４を比較するとＤＭ ＞ＤＴ なので、今度はＤＨ を
５０、ＡＨ を１６とする。そして上記と同様に再びＡ
Ｍ の値を求めるとＡＭ ＝１３となり、このアドレス
におけるキーの値９がＤＭ となる。ここでまたＤＭ
＝９とＤＴ ＝４とを比較するとＤＭ ＞ＤＴ である
ので、ＤＨ を９、ＡＨ を１３とする。このときＡＭ
を求めると１１．５となるが、小数点以下の切り捨て
を行ってＡＭ ＝１１とする。このアドレスにおけるキ
ーの値ＤＭ ＝４と、求めるキーの値ＤＴ とを比較す
ると等しいので、メモリのこのＤＭ に対応するアドレ
スから読み出しを行うことによって求めるデータが得ら
れる。
ために図２に示す簡略化した具体例について説明する。 図２において２列に構成した表は、左側が昇順に配列さ
れたデータのキー、右側が対応するデータが記憶されて
いるアドレスとする。この中で例えば４という値のキー
を検索する場合を考える。ここではまずＤＬ は１、Ｄ
Ｈ は１０００であるので、これらを図１のメモリ１０
から読み出してレジスタ２６，２８にそれぞれ格納する
。また、ＡＬは１０、ＡＨ は２２であるので、ＡＭ
は１６となりこのアドレスにおけるキーがＤＭ ＝５０
であることが分かる。ここで、ＤＭ ＝５０とＤＴ ＝
４を比較するとＤＭ ＞ＤＴ なので、今度はＤＨ を
５０、ＡＨ を１６とする。そして上記と同様に再びＡ
Ｍ の値を求めるとＡＭ ＝１３となり、このアドレス
におけるキーの値９がＤＭ となる。ここでまたＤＭ
＝９とＤＴ ＝４とを比較するとＤＭ ＞ＤＴ である
ので、ＤＨ を９、ＡＨ を１３とする。このときＡＭ
を求めると１１．５となるが、小数点以下の切り捨て
を行ってＡＭ ＝１１とする。このアドレスにおけるキ
ーの値ＤＭ ＝４と、求めるキーの値ＤＴ とを比較す
ると等しいので、メモリのこのＤＭ に対応するアドレ
スから読み出しを行うことによって求めるデータが得ら
れる。
【００１８】次に、図２においてＤＴ ＝１０という値
のキーを検索する場合を考える。最初は上の例と同様に
ＡＬ ＝１０、ＡＨ ＝２２であり、ＡＭ ＝１６であ
る。ここでＤＭ ＝５０とＤＴ ＝１０とを比較すると
ＤＭ ＞ＤＴ であるので、ＡＨ を新たに１６として
同様の操作を行う（ＡＬ は１０のまま）。このとき同
じようにしてＡＭ をもとめるとＡＭ ＝１３となりＤ
Ｍ を求めると９になるが、この値はＤＴ ＝１０より
も小さいので、この場合には１３を新たにＡＬ として
代入する（ＡＨ は１６のまま）。そして再びＡＭ を
求めると１４．５となるが、小数点以下を切り捨ててＡ
Ｍ ＝１４とする。このときのＤＭ ＝１２はＤＴ ＝
１０よりも大きいので、今度はＡＨ として１４を代入
する（ＡＬ は１３のまま）。このＡＬ とＡＨ から
ＡＭ を求めると１３．５となるが小数点以下を切り捨
てて１３とする。このときのＤＭ ＝９は、同時にＤＬ
＝９でもあるので、図２の表の中にはＤＴ ＝１０と
いう値のキーは存在しないと判断され、図２を見ると分
かるように事実存在していない。図２では分かりやすく
するためにデータの数が極端に少ない場合について説明
したが、実際には図１の回路は通常膨大な量のデータを
検索する場合に適用される。
のキーを検索する場合を考える。最初は上の例と同様に
ＡＬ ＝１０、ＡＨ ＝２２であり、ＡＭ ＝１６であ
る。ここでＤＭ ＝５０とＤＴ ＝１０とを比較すると
ＤＭ ＞ＤＴ であるので、ＡＨ を新たに１６として
同様の操作を行う（ＡＬ は１０のまま）。このとき同
じようにしてＡＭ をもとめるとＡＭ ＝１３となりＤ
Ｍ を求めると９になるが、この値はＤＴ ＝１０より
も小さいので、この場合には１３を新たにＡＬ として
代入する（ＡＨ は１６のまま）。そして再びＡＭ を
求めると１４．５となるが、小数点以下を切り捨ててＡ
Ｍ ＝１４とする。このときのＤＭ ＝１２はＤＴ ＝
１０よりも大きいので、今度はＡＨ として１４を代入
する（ＡＬ は１３のまま）。このＡＬ とＡＨ から
ＡＭ を求めると１３．５となるが小数点以下を切り捨
てて１３とする。このときのＤＭ ＝９は、同時にＤＬ
＝９でもあるので、図２の表の中にはＤＴ ＝１０と
いう値のキーは存在しないと判断され、図２を見ると分
かるように事実存在していない。図２では分かりやすく
するためにデータの数が極端に少ない場合について説明
したが、実際には図１の回路は通常膨大な量のデータを
検索する場合に適用される。
【００１９】図３は物理的性質が時間的に変化する音場
空間の音場制御に図１に示すバイナリサーチメモリを用
いた場合のブロック図である。例えば自動車の中で音楽
を聞いているような場合には、周囲からは多くの雑音が
入ってくるので、音場空間の物理的性質のひとつである
車内のトータルの音量は時々刻々変化している。そこで
、この雑音をマイクなどで取り込んで、スピーカから出
ている音楽の音量をその雑音レベルに応じて適当に変化
させることができれば、車内にいる人間に聞こえる音楽
に関する音量については等価的に一定に保つことができ
る。
空間の音場制御に図１に示すバイナリサーチメモリを用
いた場合のブロック図である。例えば自動車の中で音楽
を聞いているような場合には、周囲からは多くの雑音が
入ってくるので、音場空間の物理的性質のひとつである
車内のトータルの音量は時々刻々変化している。そこで
、この雑音をマイクなどで取り込んで、スピーカから出
ている音楽の音量をその雑音レベルに応じて適当に変化
させることができれば、車内にいる人間に聞こえる音楽
に関する音量については等価的に一定に保つことができ
る。
【００２０】そこで、図３に示すように、音源４９から
音楽などの信号Ｓと周囲からの雑音Ｎとが混ざった信号
をマイク４０によって取り込み、この信号Ｓ＋Ｎと前段
増幅器４６からの信号Ｓとを減算回路４２において減算
する。こうして分離された雑音成分Ｎを図１で説明した
キーとしてパラメータ抽出回路４４に与える。パラメー
タ抽出回路４４には図１のバイナリサーチメモリが備え
てあり、そのメモリ内部には予め後段増幅回路４８の増
幅率を格納しておく。そして、この格納されている増幅
率と１対１に対応させてあるキーを雑音レベルに比例さ
せておき、ある雑音Ｎが入ってきたときには、そのキー
に対応する所定の増幅率のデータを後段増幅回路４８に
出力する。これにより、後段増幅回路４８は、所定の増
幅率で音源４９からの信号Ｓを増幅してスピーカ５０か
ら所定の音量で信号Ｓが報音される。よって、車内にお
いて聴取者が等価的に一定の音量で音楽などの音声信号
を聞くことができるよう音場空間を制御することができ
る。また、可聴周波数をいくつかの範囲に分け、それぞ
れの周波数範囲毎に別々に音量の制御を行うようにすれ
ば、より精細な音場制御を行うことができるが、本発明
のようなバイナリサーチメモリを用いれば、高速な処理
が可能となるので、係る場合にも対応することができる
。
音楽などの信号Ｓと周囲からの雑音Ｎとが混ざった信号
をマイク４０によって取り込み、この信号Ｓ＋Ｎと前段
増幅器４６からの信号Ｓとを減算回路４２において減算
する。こうして分離された雑音成分Ｎを図１で説明した
キーとしてパラメータ抽出回路４４に与える。パラメー
タ抽出回路４４には図１のバイナリサーチメモリが備え
てあり、そのメモリ内部には予め後段増幅回路４８の増
幅率を格納しておく。そして、この格納されている増幅
率と１対１に対応させてあるキーを雑音レベルに比例さ
せておき、ある雑音Ｎが入ってきたときには、そのキー
に対応する所定の増幅率のデータを後段増幅回路４８に
出力する。これにより、後段増幅回路４８は、所定の増
幅率で音源４９からの信号Ｓを増幅してスピーカ５０か
ら所定の音量で信号Ｓが報音される。よって、車内にお
いて聴取者が等価的に一定の音量で音楽などの音声信号
を聞くことができるよう音場空間を制御することができ
る。また、可聴周波数をいくつかの範囲に分け、それぞ
れの周波数範囲毎に別々に音量の制御を行うようにすれ
ば、より精細な音場制御を行うことができるが、本発明
のようなバイナリサーチメモリを用いれば、高速な処理
が可能となるので、係る場合にも対応することができる
。
【００２１】上記のような音場空間の制御を行う場合に
、従来のようにソフトウエア的に全てのデータを検索し
ていたのでは、処理速度が遅く十分な処理はできない。 しかし、図１に示す本実施例のバイナリサーチメモリを
用いることによって、データの検索処理は専用の制御回
路によってハードウエア的に行われるので処理が高速に
なり、適切な音場空間の制御が可能となる。
、従来のようにソフトウエア的に全てのデータを検索し
ていたのでは、処理速度が遅く十分な処理はできない。 しかし、図１に示す本実施例のバイナリサーチメモリを
用いることによって、データの検索処理は専用の制御回
路によってハードウエア的に行われるので処理が高速に
なり、適切な音場空間の制御が可能となる。
【００２２】
【発明の効果】以上説明したように本発明によれば、メ
モリにバイナリサーチを行う専用の回路を設けたことに
より、種々のタスクを処理するＣＰＵをデータの検索処
理のために使用しないですむので、処理能率の向上を図
ることができ、しかもデータの検索をハードウエア的に
高速に処理することが可能になり、したがって例えば、
音場空間の物理的性質が時間的に変化する場合の音場制
御のように、膨大な量のデータの中から必要とされるデ
ータを高速に検索しなければならない場合などに最適の
バイナリサーチメモリを提供することができる。
モリにバイナリサーチを行う専用の回路を設けたことに
より、種々のタスクを処理するＣＰＵをデータの検索処
理のために使用しないですむので、処理能率の向上を図
ることができ、しかもデータの検索をハードウエア的に
高速に処理することが可能になり、したがって例えば、
音場空間の物理的性質が時間的に変化する場合の音場制
御のように、膨大な量のデータの中から必要とされるデ
ータを高速に検索しなければならない場合などに最適の
バイナリサーチメモリを提供することができる。
【図１】本発明の一実施例であるバイナリサーチメモリ
のブロック図である。
のブロック図である。
【図２】メモリの内容を簡単化して図１に示すバイナリ
サーチメモリの動作を分かりやすく説明するための図で
ある。
サーチメモリの動作を分かりやすく説明するための図で
ある。
【図３】音響機器の音場制御に本発明のバイナリサーチ
メモリを適用した例を示すブロック図である。
メモリを適用した例を示すブロック図である。
【図４】ソフトウエア的にデータを検索する従来の回路
を概略的に示したブロック図である。
を概略的に示したブロック図である。
１０，５２ メモリ
１２ センスアンプ
１４ デコーダ
１６ データバス
１８，２０，２２，２４，２６，２８，３０ レ
ジスタ ３２ 制御回路 ３４ 演算回路 ３６ 比較器 ４０ マイク ４２ 減算回路 ４４ パラメータ抽出回路 ４６ 前段増幅回路 ４８ 後段増幅回路 ５０ ＣＰＵ
ジスタ ３２ 制御回路 ３４ 演算回路 ３６ 比較器 ４０ マイク ４２ 減算回路 ４４ パラメータ抽出回路 ４６ 前段増幅回路 ４８ 後段増幅回路 ５０ ＣＰＵ
Claims (1)
- 【請求項１】 複数のデータを、これらのデータを識
別する識別値に基づいて、数値順に記憶したメモリに対
して、前記データのバイナリサーチを行う専用の回路を
設けたことを特徴とするバイナリサーチメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101868A JPH04308971A (ja) | 1991-04-06 | 1991-04-06 | バイナリサーチメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101868A JPH04308971A (ja) | 1991-04-06 | 1991-04-06 | バイナリサーチメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04308971A true JPH04308971A (ja) | 1992-10-30 |
Family
ID=14311969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101868A Withdrawn JPH04308971A (ja) | 1991-04-06 | 1991-04-06 | バイナリサーチメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04308971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6701471B2 (en) | 1995-07-14 | 2004-03-02 | Hitachi, Ltd. | External storage device and memory access control method thereof |
-
1991
- 1991-04-06 JP JP3101868A patent/JPH04308971A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6701471B2 (en) | 1995-07-14 | 2004-03-02 | Hitachi, Ltd. | External storage device and memory access control method thereof |
| USRE45857E1 (en) | 1995-07-14 | 2016-01-19 | Solid State Storage Solutions, Inc | External storage device and memory access control method thereof |
| US7721165B2 (en) | 1995-07-14 | 2010-05-18 | Solid State Storage Solutions, Inc. | External storage device and memory access control method thereof |
| US7234087B2 (en) | 1995-07-14 | 2007-06-19 | Renesas Technology Corp. | External storage device and memory access control method thereof |
| US6728138B2 (en) | 1996-02-29 | 2004-04-27 | Renesas Technology Corp. | Semiconductor memory device having faulty cells |
| US6388920B2 (en) | 1996-02-29 | 2002-05-14 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6542405B2 (en) | 1996-02-29 | 2003-04-01 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6317371B2 (en) | 1996-02-29 | 2001-11-13 | Hitachi, Ltd. | Storage device with an error correction unit and an improved arrangement for accessing and transferring blocks of data stored in a non-volatile semiconductor memory |
| WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| KR100308173B1 (ko) * | 1996-02-29 | 2001-11-02 | 가나이 쓰도무 | 부분불량메모리를탑재한반도체기억장치 |
| US7616485B2 (en) | 1996-02-29 | 2009-11-10 | Solid State Storage Solutions Llc | Semiconductor memory device having faulty cells |
| US6236601B1 (en) | 1996-02-29 | 2001-05-22 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| JP2010192002A (ja) * | 1996-02-29 | 2010-09-02 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
| US8064257B2 (en) | 1996-02-29 | 2011-11-22 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
| US8503235B2 (en) | 1996-02-29 | 2013-08-06 | Solid State Storage Solutions, Inc. | Nonvolatile memory with faulty cell registration |
| US9007830B2 (en) | 1996-02-29 | 2015-04-14 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
| US6031758A (en) * | 1996-02-29 | 2000-02-29 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150255090A1 (en) | Method and apparatus for detecting speech segment | |
| JP3141866B2 (ja) | 連想記憶装置及び連想メモリ検索方法 | |
| JPH04308971A (ja) | バイナリサーチメモリ | |
| US11140483B2 (en) | Management of low frequency components of an audio signal at a mobile computing device | |
| CN111175810B (zh) | 微震信号到时拾取方法、装置、设备及存储介质 | |
| CN111489739A (zh) | 音素识别方法、装置及计算机可读存储介质 | |
| KR102438609B1 (ko) | 효율적인 비교 연산 | |
| JP2002032357A (ja) | Ｆｆｔのためのインプレースメモリ管理 | |
| JPH10282984A (ja) | パターン認識装置および方法、情報記憶媒体 | |
| JP2002532811A (ja) | 楽音データ生成装置および方法、並びに該方法を提供する媒体 | |
| JPS63186299A (ja) | 単語音声認識装置 | |
| JPH0713598A (ja) | 特定タスク音声データベース生成装置 | |
| JPH1066200A (ja) | データバッファリング装置及びその制御方法 | |
| JPH05181498A (ja) | パターン認識装置 | |
| JPH0262879B2 (ja) | ||
| JP3052952B2 (ja) | デ―タ検索装置 | |
| JPH0556519B2 (ja) | ||
| JPH04264973A (ja) | データベースの蓄積方式 | |
| JP3447180B2 (ja) | データ演算回路 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPS60211540A (ja) | デ−タ検索回路 | |
| JPH0452967A (ja) | 集合ファイルに対する論理積演算処理方式 | |
| JPS63282835A (ja) | 情報検索装置 | |
| JPS6332399B2 (ja) | ||
| JPH0833812B2 (ja) | ソート処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |