JPH04307764A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04307764A
JPH04307764A JP3071350A JP7135091A JPH04307764A JP H04307764 A JPH04307764 A JP H04307764A JP 3071350 A JP3071350 A JP 3071350A JP 7135091 A JP7135091 A JP 7135091A JP H04307764 A JPH04307764 A JP H04307764A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
hydrofluoric acid
capacitive insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3071350A
Other languages
English (en)
Inventor
Tetsuya Honma
哲哉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3071350A priority Critical patent/JPH04307764A/ja
Publication of JPH04307764A publication Critical patent/JPH04307764A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高誘電率容量膜の形成方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴ない、素子の
微細化が進んできている。特にDRAMにおいては、高
密度化のために素子部,容量部の微細化が必要になって
いる。容量部の微細化によって容量値が低下し、ソフト
エラー等信頼性上の問題が発生することから、高誘電率
膜を容量絶縁膜に用いる検討が行なわれている。さらに
、より微細な容量部を形成するために、3次元構造のい
わゆるスタックド型の容量構造が検討されている。
【0003】例えば、1989年のシンポジューム  
オン  ブィ・エル・エス・アイ  テクノロジーにお
けるダイジェスト  オブ  テクニカル  ペーパー
ズの25−26ページ(1989  Symposiu
m  on  VLSI  Technology,D
igest  of  Technical  Pap
ers,pp25−26)には、5酸化2タンタル(T
a2 O5 )を容量絶縁膜として用いた報告がされて
いる。図3を参照して上述の報告内容を説明する。
【0004】まず、シリコン酸化膜1表面にシリコン酸
化膜(フィールド酸化膜)13を形成し、多結晶シリコ
ンからなる下部電極6を形成する。続いて、全面にシリ
コン酸化膜14を堆積する〔図3(a)〕。次に、ペン
タエトキシタンタル(Ta(OC2 H5 )5 )を
用いた化学気相成長(CVD)法により、420℃の温
度で5酸化2タンタル(Ta2 O5 )膜7を形成す
る〔図3(b)〕。次に、アニールを施した後、タング
ステンからなる上部電極15を形成することにより、ス
タックド型の容量部を形成する〔図3(c)〕。
【0005】
【発明が解決しようとする課題】しかしながら上述の5
酸化2タンタル(Ta2 O5 )膜の形成方法には、
以下のような問題点がある。すなわち、ペンタエトキシ
タンタル(Ta(OC2 H5 )5 )等のアルコキ
シタンタルを用いる場合、成膜時に有機物が残留しやす
い。このため、このような方法による容量絶縁膜を用い
た場合、上部電極,下部電極の間のリーク電流が大きく
なるという致命的な欠点がある。特にDRAMにおいて
は、電荷の蓄積時間(ホールドタイム)が著しく低下す
ることになり、所望の特性を得ることは不可能となる。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、高誘電率容量膜を具備してなる半導体装置の
製造方法において、高誘電率容量膜が、第1の金属の弗
化水素酸水溶液に第1の金属の酸化物の微粒子を溶解,
飽和させた後、弗化水素酸と反応して弗化物イオンを生
成する物質を添加して形成した常時過飽和状態に保たれ
た水溶液中に、基板を浸漬せしめることにより形成され
る。第1の金属の弗化水素酸は、好ましくはタンタル弗
化水素酸(H2 TaF7 ),チタン弗化水素酸(H
2 TiF6 ),ジルコニウム弗化水素酸(H2 Z
rF6 ),およびハフニウム弗化水素酸(H2 Hf
F6 )のうちの1つである。また、第1の金属の酸化
物は、好ましくは5酸化2タンタル(Ta2 O5 )
,2酸化チタン(TiO2 ),2酸化ジルコン(Zr
O2 ),および2酸化ハフニウム(HfO2 )のう
ちの1つである。
【0007】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の一実施例を説明するための工程順の断
面図である。本実施例では、ペンタエトキシタンタル(
Ta(OC2 H5 )5 )を100℃で10時間焼
成して形成した5酸化2タンタル(Ta2 O5 )粉
末をタンタル弗化水素酸(H2 TaF7 )水溶液に
溶解し,飽和させた飽和水溶液を形成し、これによりD
RAMの容量膜としての5酸化2タンタル(Ta2 O
5 )膜を形成する。
【0008】まず、シリコン基板1表面にゲート酸化膜
2,フィールド酸化膜(図示せず)を形成し、シリコン
基板1上に多結晶シリコン膜からなるゲート電極3を形
成し、シリコン基板1表面に拡散層4a,4b,4cを
形成する。全面に層間絶縁膜5を堆積し、拡散層4a,
4b,4c上の層間絶縁膜5を除去した後、各々拡散層
4a,4cと接続する多結晶シリコン膜からなるスタッ
クド型容量部の下部電極6を形成する〔図1(a)〕。
【0009】次に、あらかじめ形成しておいた上述のタ
ンタル弗化水素酸の5酸化2タンタル飽和水溶液中に、
液温を30℃に保ち、基板を浸漬する。この水溶液に0
.1mol/lの濃度の硼酸(H3 BO3 )水溶液
を連続的に添加し、かつ常時フィルタリングを行ないな
がら、5時間放置することにより、膜厚約50nmの5
酸化2タンタル(Ta2 O5 )膜7を形成する〔図
1(b)〕。
【0010】次に、スタックド型容量部の上部電極8を
多結晶シリコン膜により形成し〔図1(c)〕、全面に
第2の層間絶縁膜9を堆積し、拡散層4bに達するコン
タクト孔10を形成する〔図1(d)〕。続いて、コン
タクト孔10に多結晶シリコン層11を埋設し、これに
例えば燐を拡散した後、銅,シリコンを含有するアルミ
ニウム配線12を形成する〔図1(e)〕。
【0011】スタックド型容量部における本実施例での
容量値は40fFであり、この値は従来の方法により得
られた値と同じであった。
【0012】以上の工程により作成したDRAMにおい
て、膜厚約50nmの5酸化2タンタル膜のリーク電流
特性の測定結果を図2に示す。比較のため、従来のペン
タエトキシタンタル(Ta(OC2 H5 )5 )を
用いたCVD法による膜厚約50nmの5酸化2タンタ
ル膜のリーク電流特性の測定結果も、図2に図示する。 同図から明らかなように、本実施例に基ずく5酸化2タ
ンタル膜のリーク電流は、従来の5酸化2タンタル膜の
リーク電流に比べて非常に小さい。
【0013】更に本実施例は、簡単な装置により容量絶
縁膜をバッチ処理にて形成できるため、従来のCVD法
による形成方法に比べて低コストで容量絶縁膜を形成で
きるという利点をあわせ持つようになる。
【0014】なお本実施例では、金属弗化水素酸として
はタンタル弗化水素酸(H2 TaF7 )を用い、金
属酸化物としては5酸化2タンタル(Ta2 O5 )
を用いた。これらの他に、金属弗化水素酸並びに金属酸
化物としては  チタン弗化水素酸(H2 TiF6 
)並びに2酸化チタン(TiO2 ),あるいはジルコ
ニウム弗化水素酸(H2 ZrF6 )並びに2酸化ジ
ルコン(ZrO2 ),あるいはハフニウム弗化水素酸
(H2 HfF6 )並びに2酸化ハフニウム(HfO
2 )を用いることもできる。
【0015】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、高誘電率の金属酸化物を金属弗化水素酸
に溶解し,飽和させた水溶液に浸漬して得られるこの金
属酸化物からなる膜を半導体装置の容量部の容量絶縁膜
として用いることにより、リーク電流が小さく,かつ電
荷保持時間(ホールドタイム)の長い半導体装置を得る
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための工程順の断
面図である。
【図2】従来の半導体装置の製造方法と比較して本発明
の一実施例の効果を説明するための図であり、リーク特
性を示すグラフである。
【図3】従来の半導体装置の製造方法を説明するための
工程順の断面図である。
【符号の説明】
1    シリコン基板 2    ゲート酸化膜 3    ゲート電極 4a,4b,4c    拡散層 5,9    層間絶縁膜 6    下部電極(多結晶シリコン膜)7    5
酸化2タンタル膜 8    上部電極(多結晶シリコン膜)10    
コンタクト孔 11    多結晶シリコン層 12    アルミニウム配線 13,14    シリコン酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  高誘電率容量膜を具備してなる半導体
    装置の製造方法において、前記高誘電率容量膜が、第1
    の金属の弗化水素酸水溶液に前記第1の金属の酸化物の
    微粒子を溶解,飽和させた後、弗化水素酸と反応して弗
    化物イオンを生成する物質を添加して形成した常時過飽
    和状態に保たれた水溶液中に、基板を浸漬せしめること
    により形成されることを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】  前記第1の金属が、タンタル,チタン
    ,ジルコニウム,およびハフニウムのうちの1つである
    ことを特徴とする請求項1記載の半導体装置の製造方法
JP3071350A 1991-04-04 1991-04-04 半導体装置の製造方法 Pending JPH04307764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3071350A JPH04307764A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3071350A JPH04307764A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04307764A true JPH04307764A (ja) 1992-10-29

Family

ID=13457963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3071350A Pending JPH04307764A (ja) 1991-04-04 1991-04-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04307764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144272A (ja) * 1999-11-09 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体素子のキャパシタ製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144272A (ja) * 1999-11-09 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体素子のキャパシタ製造方法

Similar Documents

Publication Publication Date Title
US6911402B2 (en) Deposition method of a dielectric layer
EP1368822B1 (en) Rhodium-rich oxygen barriers
US7297591B2 (en) Method for manufacturing capacitor of semiconductor device
US7723770B2 (en) Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions
KR100737192B1 (ko) 반도체 장치 및 그 제조 방법
TW200403713A (en) MIM capacitor with metal nitride electrode materials and method of formation
Huang Huang
KR100199094B1 (ko) 반도체 소자의 커패시터 제조방법
KR100597958B1 (ko) 표면 부위가 증가된 도전성 층을 포함하는 집적회로 구조및 그의 형성 방법
US20050142742A1 (en) Semiconductor device and method of fabrication
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JPH08222712A (ja) キャパシタおよびその製造方法
US8298909B2 (en) Semiconductor device and method for fabricating the same
KR20110099797A (ko) 커패시터 및 커패시터의 제조 방법
JPH04307764A (ja) 半導体装置の製造方法
CN100511685C (zh) 电容器装置及其制造方法
KR100243275B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US6359296B1 (en) Circuit arrangement with at least one capacitor
KR100230355B1 (ko) 실리사이드막을 전극으로 이용한 커패시터 및 그 제조방법
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
KR100406547B1 (ko) 반도체 소자의 커패시터 제조 방법
KR19990055176A (ko) 반도체 장치의 고유전체 캐패시터 제조방법
Bhat et al. Huang et al.
JPH10308499A (ja) 半導体記憶装置及びその製造方法