JPH04307632A - Data line monitor - Google Patents
Data line monitorInfo
- Publication number
- JPH04307632A JPH04307632A JP3099469A JP9946991A JPH04307632A JP H04307632 A JPH04307632 A JP H04307632A JP 3099469 A JP3099469 A JP 3099469A JP 9946991 A JP9946991 A JP 9946991A JP H04307632 A JPH04307632 A JP H04307632A
- Authority
- JP
- Japan
- Prior art keywords
- data
- comparison
- line monitor
- data line
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】0001
【技術分野】本発明はデータラインモニタに関し、特に
情報処理装置におけるデータの不正検出方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data line monitor, and more particularly to a method for detecting data fraud in an information processing device.
【0002】0002
【従来技術】従来、この種の不正検出方法においては、
たとえばパリティチェックなどによってデータの不正を
検出しており、データラインなどの不正箇所の検出を行
っていなかった。[Prior Art] Conventionally, in this type of fraud detection method,
For example, data irregularities were detected through parity checks, but irregularities such as data lines were not detected.
【0003】このような従来の不正検出方法では、デー
タが不正となったか否かの検出のみしか行われていなか
ったので、その不正となった原因箇所を検出するために
データラインを追いかけていかなければならず、不正箇
所の検出に時間がかかるという欠点があった。[0003] Such conventional fraud detection methods only detect whether or not data has become fraudulent, so it is necessary to trace the data line in order to detect the cause of the fraud. This has the disadvantage that it takes a long time to detect fraudulent locations.
【0004】0004
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、不正箇所の検出時間を短
縮することができるデータラインモニタの提供を目的と
する。OBJECTS OF THE INVENTION The present invention has been made to eliminate the drawbacks of the conventional devices as described above, and an object of the present invention is to provide a data line monitor that can shorten the time it takes to detect irregularities.
【0005】[0005]
【発明の構成】本発明によるデータラインモニタは、各
々バッファを介して互いに接続された複数のデータバス
を有する情報処理装置のデータラインモニタであって、
前記バッファの出力側および入力側各々のデータバス上
のデータを比較する複数の比較手段と、前記複数の比較
手段各々の比較結果を格納する格納手段とを設け、前記
格納手段に格納された前記比較結果にしたがってデータ
エラーの発生箇所を特定するようにしたことを特徴とす
る。SUMMARY OF THE INVENTION A data line monitor according to the present invention is a data line monitor for an information processing device having a plurality of data buses connected to each other via buffers, the data line monitor comprising:
A plurality of comparison means for comparing data on each data bus on the output side and input side of the buffer, and a storage means for storing the comparison results of each of the plurality of comparison means, The present invention is characterized in that the location where a data error occurs is specified according to the comparison result.
【0006】[0006]
【実施例】次に、本発明の一実施例について図面を参照
して説明する。[Embodiment] Next, an embodiment of the present invention will be described with reference to the drawings.
【0007】図1は本発明の一実施例を示すブロック図
である。図において、データバス1,2はバッファ4を
介して互いに接続され、データバス2,3はバッファ5
を介して互いに接続されている。FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, data buses 1 and 2 are connected to each other via buffer 4, and data buses 2 and 3 are connected to buffer 5.
are connected to each other through.
【0008】データ比較部6はデータバス1上のデータ
とデータバス2上のデータとを比較し、その比較結果を
結果レジスタ8に出力して格納する。また、データ比較
部7はデータバス2上のデータとデータバス3上のデー
タとを比較し、その比較結果を結果レジスタ8に出力し
て格納する。The data comparison section 6 compares the data on the data bus 1 and the data on the data bus 2, and outputs the comparison result to the result register 8 for storage. Further, the data comparison section 7 compares the data on the data bus 2 and the data on the data bus 3, and outputs the comparison result to the result register 8 for storage.
【0009】したがって、結果レジスタ8にはデータ比
較部6,7各々の比較結果が格納されるので、結果レジ
スタ8の内容を参照することによってどのデータバス1
〜3が不正箇所なのかを検出することができる。すなわ
ち、データバス1上のデータに不正がないものとすると
、データ比較部6が不正を検出したのであればデータバ
ス2を不正箇所として検出し、データ比較部7が不正を
検出したのであればデータバス3を不正箇所として検出
する。Therefore, since the result register 8 stores the comparison results of the data comparators 6 and 7, it is possible to determine which data bus 1 by referring to the contents of the result register 8.
It is possible to detect whether . . . 3 is a fraudulent location. That is, assuming that the data on data bus 1 is not fraudulent, if data comparison section 6 detects fraud, data bus 2 is detected as a fraud location, and if data comparison section 7 detects fraud, then data bus 2 is detected as a fraud location. Data bus 3 is detected as an invalid location.
【0010】このように、バッファ4,5を介して互い
に接続されデータバス1〜3上のデータをデータ比較部
6,7で比較し、その比較結果を結果レジスタ8に格納
することによって、比較レジスタ8の内容を参照するこ
とでどのデータ比較部6,7で不正が検出されたかを知
ることができる。これにより、ある不特定のデータライ
ンにおいて、どのデータバス1〜3でデータが不正とな
ったかを知ることができるので、不正箇所の検出時間を
短縮することができる。In this way, the data on the data buses 1 to 3 connected to each other via the buffers 4 and 5 are compared in the data comparators 6 and 7, and the comparison results are stored in the result register 8, thereby making the comparison possible. By referring to the contents of the register 8, it is possible to know which data comparison section 6 or 7 detected the fraud. This makes it possible to know on which data buses 1 to 3 the data is invalid in a certain unspecified data line, and therefore it is possible to shorten the time required to detect an invalid location.
【0011】[0011]
【発明の効果】以上説明したように本発明によれば、各
々バッファを介して互いに接続された複数のデータバス
上のデータをバッファの入力側と出力側とで比較し、そ
の比較結果を格納しておくようにすることによって、不
正箇所の検出時間を短縮することができるという効果が
ある。As explained above, according to the present invention, data on a plurality of data buses connected to each other via buffers are compared on the input side and output side of the buffer, and the comparison results are stored. This has the effect of shortening the time required to detect fraudulent locations.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
1〜3 データバス 4,5 バッファ 6,7 データ比較部 8 比較レジスタ 1 to 3 Data bus 4,5 Buffer 6,7 Data comparison section 8 Comparison register
Claims (1)
た複数のデータバスを有する情報処理装置のデータライ
ンモニタであって、前記バッファの出力側および入力側
各々のデータバス上のデータを比較する複数の比較手段
と、前記複数の比較手段各々の比較結果を格納する格納
手段とを設け、前記格納手段に格納された前記比較結果
にしたがってデータエラーの発生箇所を特定するように
したことを特徴とするデータラインモニタ。1. A data line monitor for an information processing device having a plurality of data buses each connected to each other via a buffer, the data line monitor comparing data on each of the data buses on the output side and input side of the buffer. and storage means for storing the comparison results of each of the plurality of comparison means, and a location where a data error occurs is specified according to the comparison results stored in the storage means. data line monitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3099469A JPH04307632A (en) | 1991-04-04 | 1991-04-04 | Data line monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3099469A JPH04307632A (en) | 1991-04-04 | 1991-04-04 | Data line monitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04307632A true JPH04307632A (en) | 1992-10-29 |
Family
ID=14248174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3099469A Pending JPH04307632A (en) | 1991-04-04 | 1991-04-04 | Data line monitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04307632A (en) |
-
1991
- 1991-04-04 JP JP3099469A patent/JPH04307632A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4924465A (en) | Memory with function test of error detection/correction device | |
JPH04307632A (en) | Data line monitor | |
JP2609768B2 (en) | Error detection method for control information read data | |
JPS60122426A (en) | Write data check system | |
JP2704062B2 (en) | Information processing device | |
JPS59144246A (en) | Data reception control system | |
JPS6319046A (en) | Register testing system | |
JP3071846B2 (en) | Parity error detection method and parity error detection circuit | |
JPH05224968A (en) | Data check system | |
JPH04115339A (en) | Memory error processing system | |
JPH03113644A (en) | Detection circuit for majority decision error | |
JPH04364552A (en) | Memory circuit with parity monitor circuit | |
JPH0571950U (en) | Periodic memory inspection device | |
JPS59177799A (en) | Checking system of read-only memory | |
JPS6320643A (en) | Error detecting circuit | |
JPH02292656A (en) | Dma transfer data check method | |
JPS60173647A (en) | Detecting system of error generating part of information processing unit | |
JPH03290745A (en) | Memory error detecting/correcting method | |
JPH0540583A (en) | Information processing system | |
JPH03126147A (en) | Test system for external storage device | |
JP2000122887A (en) | Method for detecting hardware abnormality | |
JPH04127343A (en) | Error detecting circuit | |
JPH0268633A (en) | Check circuit for microprogram | |
JPS63303448A (en) | Data storing circuit | |
JPS6013390A (en) | Method for detecting defective address of magnetic bubble memory |