JPH04305924A - 半導体基板製造装置 - Google Patents

半導体基板製造装置

Info

Publication number
JPH04305924A
JPH04305924A JP7004891A JP7004891A JPH04305924A JP H04305924 A JPH04305924 A JP H04305924A JP 7004891 A JP7004891 A JP 7004891A JP 7004891 A JP7004891 A JP 7004891A JP H04305924 A JPH04305924 A JP H04305924A
Authority
JP
Japan
Prior art keywords
substrate
layer
interface
semiconductor substrate
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7004891A
Other languages
English (en)
Inventor
Yoshinori Natsume
夏 目 嘉 徳
Masanobu Ogino
荻 野 正 信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7004891A priority Critical patent/JPH04305924A/ja
Publication of JPH04305924A publication Critical patent/JPH04305924A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】〔発明の目的〕
【産業上の利用分野】本発明は2枚の素材基板が接着一
体化されてなる接着二層基板の研磨加工装置に使用され
る半導体基板製造装置に関する。
【0002】
【従来の技術】図6は上記接着二層基板の製造プロセス
を示すものである。接着二層基板の製造は、まず、鏡面
研磨された2枚の素材基板ω1 ,ω2 の鏡面同士、
あるいは、それら2枚のうち少なくとも一方の表面に酸
化膜を設けた素材基板ω1 ,ω2 の表面同士を、図
6(a)に示すように、清浄雰囲気下で物理的に接着し
、200°C以上(通常、1000°C×2hours
)の熱処理を加えて、図6(b)に示すように、化学的
にも完全な一枚の基板Wとする。次に、同図(b)に一
点鎖線で示すように、この基板Wにおける外周の未接着
部を研削除去し、その後、二層基板Wに対しグラインダ
ー加工を施して、図6(c)に示すように、デバイス形
成層を作り込む側の素材基板層ω1 の不要部分を除去
するとともに、面取りエッチングを行って図6(d)に
示すように角部の面取りを行う。最後に、基板層ω1 
の表面を鏡面研磨して、この基板層ω1 側が図6(e
)に示すような所定厚のデバイス形成層とされた二層基
板Wとして完成する。
【0003】ところで、このグラインダー加工やポリッ
シング加工を行う際には、接着二層基板Wをチャック台
や研磨プレートに固定し、砥石やラップ盤をその接着二
層基板に圧接させて両者を擦り合わせることにより、所
定の量を削り取るようにして行われる。
【0004】この際の取りしろは、得ようとするデバイ
ス層の厚さに高い精度が要求されることに伴い、高精度
に決定し、加工を行わなければならない。特に、グライ
ンダー加工では取りしろが大きいから注意を要する。
【0005】従来にあっては、このような取りしろの制
御を次のように行っていた。
【0006】図7および図8はデバイス形成層が望まし
い仕上がりとなった接着二層基板を示し、図9は不良仕
上がりとなった接着二層基板を極端に示すものである。 これらの図中、(a)は二層基板のグラインダー加工前
の状態、(b)はポリッシング加工後の状態をそれぞれ
示している。
【0007】図7(b)および図8(b)に示すように
、望ましい仕上がりとは、デバイス形成層を成す基板層
ω1 の厚さがどの点を取っても一定になることである
。図9(b)に示すように、二層基板W全体の厚さが一
定であっても、基板層ω1 の厚さが場所によって異な
るのが望ましくない仕上りである。
【0008】そして、取りしろについては、所望のデバ
イス形成層厚tf とポリッシング加工しろとを加えた
厚さt1 と既知の素材基板層ω2 の厚さt2 とを
加えた厚さt0 を残りしろとするように加工制御を行
っていた。
【0009】しかし、シリコン基板の厚さはウェーハ面
内で一定ではなく、高精度に加工されたシリコンウェー
ハでさえ、5インチウェーハで面内約2μm程度のばら
つきがある。そのため、極端に描くと図9(b)に示す
ようにデバイス形成層のウェーハ面内の厚さ均一性はあ
まり良い値が期待できない。
【0010】
【発明が解決しようとする課題】このように、従来の二
層基板の研磨加工装置では、素材基板のばらつきの影響
を受けるため加工精度が低かった。
【0011】かかる問題は、不良品多発、材料の歩留ま
り低下につながり、また、例えば、MOSLSIへの適
用を考えた場合、デバイス形成層厚の精度は、いくら大
きくても±0.1μm以下が要求され、上記従来の技術
では対応不可能であるため、是非とも解決したい問題で
ある。
【0012】本発明は、この問題点に鑑みてなされたも
ので、その目的とするところは素材基板のバラツキに影
響されることなく加工を精度良く行うことができる半導
体基板製造装置を提供することにある。
【0013】〔発明の構成〕
【課題を解決するための手段】本発明の半導体基板製造
装置は、接着二層基板が設置される基板設置部と、この
接着二層基板における2つの素材基板層の界面位置を示
すデータを発生する界面位置データ発生手段と、その界
面位置データに基づいて上記二層基板の界面と研磨プレ
ートの加工面とが平行になるように基板設置部の姿勢を
調整する基板設置面調整手段とを備えていることを特徴
とする。
【0014】
【作用】本発明によれば、加工対象である二層基板の2
層接着界面を基準に取りしろの制御を行うことができる
ため、素材基板のバラツキに影響されることなくデバイ
ス形成層の厚さをウェーハ面内で一定に制御することが
可能となる。
【0015】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図1は本発明の一実施例に係るグライン
ダー加工装置の構成を示すものである。この図において
、1は研削盤であり、この研削盤1の下面には砥石2が
取付けられている。この研削盤1はその上面において駆
動軸3により吊支され、この駆動軸3により矢印YZ1
 で示す方向に回転駆動されるとともに矢印xで示すよ
うに水平方向に往復運動させられ、これにより砥石2が
所定状態に運動させられる。
【0016】4は基板チャック台であり、このチャック
台4は真空チャック機構5を内蔵し、この真空チャック
機構5の外郭部上面がそのチャック面6とされている。 基板Wは、このチャック面6に載置され、矢印Aで示す
方向のエア圧(Vac.)により吸引チャックされる。 チャック台4はその下面側において駆動軸7に連結され
、この駆動軸7により矢印YZ2 で示す方向に回転駆
動され、これにより基板Wが所定状態に運動させられる
【0017】研削を行なう際には、チャック面6上に基
板Wをセットした状態で、この基板Wと砥石2とを圧接
させ、軸3,7を作動させることで、基板Wと砥石2と
の相対運動により基板Wの素材基板層ω1 を研削する
【0018】真空チャック機構5は、その基板Wと砥石
2との圧接のために矢印yで示すように上下方向に駆動
されるようになっている他、この真空チャック機構5に
はチャック面6と平行であって互いに直交する方向に延
びる2つの回転軸8,9が連結され、回転軸8により矢
印XYで示す方向に回動させられ、かつ回転軸9により
矢印YZで示す方向に回動させられる。これらの2方向
の回動により、チャック面6の傾斜状態を変化させるこ
とができる。10,11は各回転軸8,9のアクチュエ
ータである。
【0019】12はCPU、13はキーボードであって
、CPU12はメモリ14とアクチュエータ15とを含
んでいる。メモリ14には二層基板Wの2つの素材基板
層ω1 ,ω2 の界面位置を示すデータが格納される
。 この界面位置データは、例えば、基板Wの2つの素材基
板層ω1 ,ω2 となる素材基板の貼合わせ前に土台
基板層ω2 となる方の素材基板について周知のフラッ
トネス測定器等により測定された平行度データからなり
、キーボード13により、あるいはCPU12と測定器
とのデータ通信によりメモリ14に格納される。アクチ
ュエータ制御部15は、このメモリ14に格納されてい
る平行度データにより基板Wの2層界面の位置・姿勢を
3次元的に割出し、その界面データとチャック面6の現
在の姿勢データとに基づき、基板Wの界面と砥石2の加
工面とを平行状態にすべく、アクチュエータ10,11
を作動させ、チャック機構5のチャック面6の姿勢を調
整するようになっている。
【0020】これにより、本実施例によれば、二層基板
Wの接着界面が基準面となって加工が行われるため、素
材基板のバラツキに影響されることなくデバイス形成層
の厚さをウェーハ面内で一定に制御することが可能とな
る。
【0021】図3は本発明装置および従来装置による各
加工試験の結果として平行度−度数(pcs)ヒストグ
ラムを対比して示すものである。すなわち、同一ロット
の5”φシリコン接着ウェーハ50枚を折半し、一方の
25枚を本発明装置により、他方の25枚を従来装置に
より行ったものである。
【0022】そして同図(a)はウェーハ・フラットネ
ス測定器を用いて素材基板層ω2 となる素材基板の被
接着面の平行度を測定して、その結果である既知データ
をキーボード13を通じてCPU12にインプットする
ことにより、そのデータから接着界面(加工基準面)を
割出させて一旦メモリ14の所定の領域へ格納させ、次
いでその界面位置データの使用によりチャック面6が砥
石2の加工面と平行になるように軸8,9を回転させ、
その後、チャック機構5を上下方向に動かし、所望の研
削量を設定してグラインダー加工を行った結果である。 また、同図(b)は基板Wの裏面を基準にしての従来の
加工を行った結果である。これらの図を見ても分かるよ
うに、平行度(最大厚−最小厚)の平均値が、従来装置
による場合には3.57μmであったのに対し、本発明
装置による場合には0.86μmと改善された。
【0023】図2は本発明の他の実施例に係るグライン
ダー加工装置の構成を示すものであり、この図に示すも
のは、基板Wの界面データを赤外干渉計(例えば、市販
の日本デジラボ社製S−100)16の測定データから
得るようにしたものである。この場合には、2枚の素材
基板を貼合わせ、二層基板Wとして形成した後に、この
二層基板Wをチャック面6に固定し、二層基板Wのデバ
イス形成層とする基板層ω1 の厚さを5点測定し、そ
の測定データを基にアクチュエータ制御部15が最小二
乗法でその接着界面を算出し、砥石2(この図では図示
略)の加工面と平行になるようにチャック面6の姿勢を
調整することとなり、上記実施例と同様の作用効果が得
られることとなる。なお、図2においては、基板Wをチ
ャック面6上に固定した状態で測定を行うようになって
いるが、別の測定専用の場所で測定しても良い。
【0024】図4、図5は本発明により著しく歩留まり
の向上する半導体装置の例を示している。まず、図4は
ホトダイオードを示しており、41は素材基板層ω1 
からなる基板であり、この基板41上に絶縁膜42を介
して基板層ω2 にデバイスが形成されている。このデ
バイス層は素子分離用ポリシリコンが埋め込まれた溝に
よるトレンチ構造を有し、その素子分離溝43,43間
における薄いn型領域44の中に濃いn型領域45と濃
いp型領域46とが形成されて、薄いn型領域44にお
いて光を感知するホトダイオードが形成されている。4
7は各ホトダイオードを直列接続するためのアルミニウ
ム配線である。
【0025】また、図5はバイポーラトランジスタであ
って、51は素材基板層ω1 からなる基板であり、こ
の基板51上に絶縁膜52を介して基板層ω2 にデバ
イスが形成されている。このものもトレンチ構造を有し
、53はポリシリコンが埋め込まれた素子分離用溝であ
り、溝53,53間の部分は上下2層に別れ、下層の方
は濃いn型領域54とされ、この濃いn型領域54は上
層部の一部をも構成し、コレクタ電極とされている。ま
た、濃いn型領域54には薄いn型領域55を介して濃
いp型領域56が接合されてベース電極とされ、この濃
いp型領域56内に濃いn型領域57が接合されてエミ
ッタ電極とされている。
【0026】これらのデバイスのうち特にバイポーラト
ランジスタICの歩留まり向上が著しい。つまり、バイ
ポーラトランジスタはデバイス活性層厚が5μm以下と
非常に小さく、その歩留まりは、従来装置により加工さ
れたウェーハを用いた場合には一桁台であったが、本発
明装置により4〜5倍に向上した。
【0027】以上、本発明の実施例について説明したが
、本発明はグラインダー加工に限らず、研磨加工装置等
にも適用することができることは勿論のことである。
【0028】
【発明の効果】以上説明したように本発明によれば、加
工対象である二層基板の2層接着界面を基準に取りしろ
の制御を行うことができるため、素材基板のバラツキに
影響されることなくデバイス形成層の厚さをウェーハ面
内で一定に制御することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例に係るグラインダー加工装置
の構成図。
【図2】本発明の他の実施例に係るグラインダー加工装
置の構成図。
【図3】本発明装置と従来装置との試験結果を示すヒス
トグラム。
【図4】本発明装置により歩留まり向上が認められるI
Cの一例としてホトダイオードを示す断面図。
【図5】本発明装置により歩留まり向上が認められるI
Cの一例としてバイポーラトランジスタを示す断面図。
【図6】接着二層基板の製造プロセス説明図。
【図7】研磨加工が望ましい状態に仕上がった一つの場
合を示す説明図。
【図8】研磨加工が望ましい状態に仕上がった他の一つ
の場合を示す説明図。
【図9】研磨加工が不良の状態に仕上がった一つの場合
を示す説明図。
【符号の説明】
1  研削盤 2  砥石 3  研削盤駆動軸 4  チャック台 5  チャック機構 6  チャック面 7  チャック台駆動軸 8,9  回転軸 10,11  アクチュエータ 12  CPU 13  キーボード 14  メモリ 15  アクチュエータ制御部 16  赤外干渉計 W  接着二層基板 ω1 ,ω2   素材基板層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】2枚の素材基板が接着一体化されてなる二
    層基板を固定設置した状態で該二層基板の一方の素材基
    板層と研磨プレートとを圧接させながら両者を相対運動
    させることにより、該一方の素材基板層を一定量だけ残
    すように研ぎ落として一定厚のデバイス形成層として作
    製する半導体基板製造装置であって、前記二層基板が設
    置される基板設置部と、前記二層基板における2つの素
    材基板層の界面位置を示すデータを発生する界面位置デ
    ータ発生手段と、該界面位置データに基づいて該界面と
    前記研磨プレートの加工面とが平行になるように前記基
    板設置部の姿勢を調整する調整手段と、を備えている半
    導体基板製造装置。
  2. 【請求項2】調整手段が、基板設置部に固定連結された
    、基板設置面と平行であって互いに直交する方向に延び
    る2つの回転軸の回転により前記基板設置部の姿勢を変
    える機能を有している請求項1記載の半導体基板製造装
    置。
JP7004891A 1991-04-02 1991-04-02 半導体基板製造装置 Pending JPH04305924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7004891A JPH04305924A (ja) 1991-04-02 1991-04-02 半導体基板製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7004891A JPH04305924A (ja) 1991-04-02 1991-04-02 半導体基板製造装置

Publications (1)

Publication Number Publication Date
JPH04305924A true JPH04305924A (ja) 1992-10-28

Family

ID=13420296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7004891A Pending JPH04305924A (ja) 1991-04-02 1991-04-02 半導体基板製造装置

Country Status (1)

Country Link
JP (1) JPH04305924A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170370A (ja) * 2017-03-29 2018-11-01 株式会社荏原製作所 研磨装置、研磨方法、およびプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2021153416A1 (ja) * 2020-01-28 2021-08-05 東京エレクトロン株式会社 接合装置、及び接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170370A (ja) * 2017-03-29 2018-11-01 株式会社荏原製作所 研磨装置、研磨方法、およびプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2021153416A1 (ja) * 2020-01-28 2021-08-05 東京エレクトロン株式会社 接合装置、及び接合方法
JPWO2021153416A1 (ja) * 2020-01-28 2021-08-05

Similar Documents

Publication Publication Date Title
JP4762647B2 (ja) 研磨装置及び研磨方法
US7967660B2 (en) Polishing apparatus and polishing method
US5888120A (en) Method and apparatus for chemical mechanical polishing
JP2009246240A (ja) 半導体ウェーハ裏面の研削方法及びそれに用いる半導体ウェーハ裏面研削装置
US6579151B2 (en) Retaining ring with active edge-profile control by piezoelectric actuator/sensors
JP2833305B2 (ja) 半導体基板の製造方法
JPH09115862A (ja) 研磨工具と、それを用いた研磨方法および研磨装置
TW201919815A (zh) 研磨裝置、研磨方法、程式及電腦儲存媒體
US7831327B2 (en) Precision abrasive machining of work piece surfaces
JPH04305924A (ja) 半導体基板製造装置
CN114871876B (zh) 一种晶圆磨削监测方法及监测系统
US6221773B1 (en) Method for working semiconductor wafer
JPH1174242A (ja) 半導体装置の製造方法
US20220402087A1 (en) Substrate processing method and substrate processing apparatus
JP3500783B2 (ja) 半導体基板の研磨装置
US7291055B2 (en) Wafer polishing method and apparatus
JP2019125722A (ja) 貼り合わせウェーハの製造方法、貼り合わせウェーハ
JP2020096132A (ja) 貼り合わせウェーハのエッジトリミング加工方法
US20230219189A1 (en) Apparatus and method for selective material removal during polishing
JPH03104545A (ja) 平面研削装置
US20240017375A1 (en) Substrate processing system and substrate processing method
US20230060918A1 (en) Processing method and processing apparatus
JP3648824B2 (ja) 平面研削装置及び平面研削方法
JPH05315307A (ja) 基板表面の形状矯正方法および研磨加工方法
US6440855B1 (en) Method of processing surface of workpiece and method of forming semiconductor thin layer