JPH04305783A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPH04305783A
JPH04305783A JP3001328A JP132891A JPH04305783A JP H04305783 A JPH04305783 A JP H04305783A JP 3001328 A JP3001328 A JP 3001328A JP 132891 A JP132891 A JP 132891A JP H04305783 A JPH04305783 A JP H04305783A
Authority
JP
Japan
Prior art keywords
data
register
microcomputer
write
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3001328A
Other languages
Japanese (ja)
Inventor
Hidetoshi Kobayashi
英俊 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3001328A priority Critical patent/JPH04305783A/en
Publication of JPH04305783A publication Critical patent/JPH04305783A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To recognize the data contents of a register at real time even in the operation of a microcomputer and to improve the efficiency of program development by providing the microcomputer with an address buffer and a data buffer for outputting address information and write data at the time of writing data in the register or a data memory. CONSTITUTION:At the time of executing data writing in the register 1 through a prescribed write instruction signal 101 in the microcomputer having the microcomputer controlling register 1 or a data memory, write address information and write data information for the register 1 are outputted from respective buffers 2, 3 to the outside through the control action of the signal 101.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にブログラム開発用として用いられるマイクロ
コンピュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a microcomputer used for developing programs.

【0002】0002

【従来の技術】従来、この種のマイクロコンピュータに
おいては、内部にマイクロコンピュータを制御するため
のプログラムおよび制御用データを保有しているものが
ある。図3に示されるのは、前記従来のマイクロコンピ
ュータにおける該当部分を示す部分ブロック図である。 図3に示されるように、レジスタ指定用のアドレス・バ
ス205およびデータ・バス206に対応して、レジス
タ10が設けられている。なお、このレジスタ10は、
データ・メモリに置換えてもよい。
2. Description of the Related Art Conventionally, some microcomputers of this type have internal programs and control data for controlling the microcomputer. FIG. 3 is a partial block diagram showing relevant parts of the conventional microcomputer. As shown in FIG. 3, registers 10 are provided corresponding to address bus 205 and data bus 206 for register designation. Note that this register 10 is
It may be replaced by data memory.

【0003】マイクロコンピュータに内蔵された制御用
プログラムの内容が、レジスタ10に対する書込み、ま
たは読出しである場合には、マイクロコンピュータ内部
のアドレス・バスにより、書込み先/読出し先のレジス
タが指定され、また、書込み/読出しデータは内部のデ
ータ・バスを使用して入出力が行われる。
When the content of the control program built into the microcomputer is to write to or read from the register 10, the address bus inside the microcomputer specifies the register to be written to/read from. , write/read data is input/output using an internal data bus.

【0004】また、マイクロコンピュータの外部に制御
用プログラムおよび制御用データが保有されている場合
の例としては、図4の部分ブロック図に示されるマイク
ロコンピュータがある。図4に示されるように、外部制
御プログラムおよびデータ・アクセス用のアドレス・バ
ス207と、インストラクション・サイクルおよび外部
データ・アクセス命令を実行した場合に応じて開放され
るアドレス用のバッファ11と、レジスタ12と、イン
ストラクション・サイクルおよび外部データ・アクセス
命令を実行した場合に応じて開放される双方向特性を有
するデータ用のバッファ13と、を備えて構成される。 ここで、レジスタ12は、データ・メモリに置換えても
よい。
Further, as an example of a case where a control program and control data are stored outside a microcomputer, there is a microcomputer shown in the partial block diagram of FIG. 4. As shown in FIG. 4, there is an address bus 207 for external control program and data access, a buffer 11 for addresses that is released depending on the execution of instruction cycles and external data access instructions, and registers. 12, and a data buffer 13 having bidirectional characteristics that is opened in accordance with execution of an instruction cycle and an external data access command. Here, register 12 may be replaced by a data memory.

【0005】マイクロコンピュータにおいては、所定の
制御用プログラムを読込むために、インストラクション
・サイクルに応じて、インストラクション・サイクル外
部アクセス信号103により、バッファ11を通して読
出し先を指定し、外部とのインタフェース時間を持った
後、データを双方向性のバッファ13を介して、所定の
データをマイクロコンピュータ内に取込む。実行された
命令が外部をアクセスする命令であった場合においても
、バッファ11を通して読出し先を指定して、外部との
インタフェース時間を持った後に、双方向性のバッファ
13を介して、マイクロコンピュータ内部へのデータ取
込みが行われる。
In a microcomputer, in order to read a predetermined control program, the instruction cycle external access signal 103 specifies the read destination through the buffer 11 in accordance with the instruction cycle, and has an interface time with the outside. Thereafter, predetermined data is taken into the microcomputer via the bidirectional buffer 13. Even if the executed instruction is an instruction that accesses the outside, the read destination is specified through the buffer 11, and after it has had time to interface with the outside, it is transferred to the inside of the microcomputer through the bidirectional buffer 13. Data is imported to.

【0006】[0006]

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、マイクロコンピュータの制
御プログラムを開発する過程において、マイクロコンピ
ュータ内部のレジスタまたはデータ・メモリを指定する
アドレス・バスが、マイクロコンピュータ外部に接続さ
れていないため、マイクロコンピュータにおいて、連続
的に実時間にて制御プログラムが実行されている時点に
おいては、マイクロコンピュータ内部のレジスタまたは
データ・メモリの内容を外部から見ることができないと
いう欠点がある。
[Problems to be Solved by the Invention] In the conventional microcomputer described above, in the process of developing a control program for the microcomputer, the address bus that specifies the registers or data memory inside the microcomputer is connected to the outside of the microcomputer. Since the microcomputer is not connected, it has the disadvantage that the contents of the microcomputer's internal registers or data memory cannot be viewed from the outside while the control program is being executed continuously in real time. .

【0007】[0007]

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、マイクロコンピュータ制御用のレジスタまた
はデータ・メモリを有するマイクロコンピュータにおい
て、所定の書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対応する書込みアド
レス情報を、前記書込み命令信号により制御されて、マ
イクロコンピュータ外部に出力するアドレス出力バッフ
ァと、前記書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対する書込みデータ
情報を、前記書込み命令信号により制御されて、マイク
ロコンピュータ外部に出力するデータ出力バッファと、
を備えて構成される。
[Means for Solving the Problems] A microcomputer of the present invention has a register or data memory for controlling the microcomputer, and the microcomputer writes data to the register or data memory via a predetermined write command signal. When writing is performed, an address output buffer outputs write address information corresponding to the register or data memory to the outside of the microcomputer under the control of the write command signal; a data output buffer that outputs write data information to the register or data memory to the outside of the microcomputer under the control of the write command signal when writing data to the register or data memory;
It is composed of:

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【0009】図1は、本発明の第1の実施例に含まれる
、レジスタ(または、データ・メモリ)の部分を示す部
分ブロック図である。図1に示されるように、本実施例
のレジスタ部分は、アドレス・バス201およびデータ
・バス202に対応して、レジスタ1と、バッファ2お
よび3とを備えて構成される。アドレス・バス201は
、レジスタ1に対するデータの書込み先/読出し先を指
定するバスであり、バッファ2は、マイクロコンピュー
タにおいて、レジスタ1に対して書込み命令を実行する
場合に、書込み先のレジスタ1のアドレスを、外部接続
端子51を経由して外部に出力するための出力バッファ
である。また、バッファ3は、マイクロコンピュータに
おいて、書込み命令を実行する場合に、レジスタ1に対
する書込みデータを、外部接続端子52を経由して外部
に出力するためのデータ・バッファである。
FIG. 1 is a partial block diagram showing the register (or data memory) portion included in a first embodiment of the present invention. As shown in FIG. 1, the register portion of this embodiment includes a register 1 and buffers 2 and 3 corresponding to an address bus 201 and a data bus 202. The address bus 201 is a bus that specifies the write/read destination of data for register 1, and the buffer 2 is a bus that specifies the write destination of register 1 in the microcomputer when a write instruction is executed for register 1. This is an output buffer for outputting an address to the outside via the external connection terminal 51. Further, the buffer 3 is a data buffer for outputting write data to the register 1 to the outside via the external connection terminal 52 when a write command is executed in the microcomputer.

【0010】次に、動作について説明する。マイクロコ
ンピュータにおいて、レジスタ1に対して書込み命令を
実行する場合、データ・バス202上にあるデータは、
アドレス・バス201を介して指定されたレジスタ1に
書込まれるとともに、レジスタ1に対する書込み命令信
号101を介して、データ出力用のバッファ3により、
レジスタ1に書込まれたデータが、外部接続端子52を
経由して外部に出力され、また、同時に、書込み命令信
号101を介して、アドレス出力用のバッファ2により
、書込みが行われたレジスタ1のアドレス情報が、外部
接続端子51を経由して外部に出力される。この一連の
書込み動作を介して、マイクロコンピュータにおいて、
連続的に実時間の制御ブログラムが実行されている状態
においても、マイクロコンピュータ内部のレジスタ1に
おけるデータ内容の変化を、外部より観測することが可
能となる。
Next, the operation will be explained. When a microcomputer executes a write command to register 1, the data on data bus 202 is
It is written to the specified register 1 via the address bus 201, and is also written to the data output buffer 3 via the write command signal 101 for the register 1.
The data written to the register 1 is output to the outside via the external connection terminal 52, and at the same time, the data written to the register 1 is outputted by the address output buffer 2 via the write command signal 101. address information is output to the outside via the external connection terminal 51. Through this series of write operations, the microcomputer
Even when a real-time control program is being executed continuously, changes in the data contents in the register 1 inside the microcomputer can be observed from the outside.

【0011】なお、上記の説明においては、マイクロコ
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは云うまでも
ない。
[0011] In the above explanation, the operation was explained in the case of a register included in a microcomputer, but even if data memory is replaced in place of this register, the same operation will not be performed. Needless to say.

【0012】図2は、本発明の第2の実施例に含まれる
、レジスタ(または、データ・メモリ)の部分を示す部
分ブロック図である。図2に示されるように、本実施例
のレジスタ部分は、アドレス・バス203およびデータ
・バス204に対応して、レジスタ4と、バッファ5〜
8と、AND回路9とを備えて構成される。ここにおい
て、バッファ5はアドレス・データ出力用のバッファ、
バッファ6は双方向特性を有するアドレス・データ入出
力用のバッファ、そして、バッファ7および8は双方向
特性を有するデータ入出力用のバッファである。
FIG. 2 is a partial block diagram showing the register (or data memory) portion included in a second embodiment of the invention. As shown in FIG. 2, the register portion of this embodiment includes register 4 and buffers 5 to 4 corresponding to address bus 203 and data bus 204.
8 and an AND circuit 9. Here, buffer 5 is a buffer for outputting address and data;
Buffer 6 is an address/data input/output buffer with bidirectional characteristics, and buffers 7 and 8 are data input/output buffers with bidirectional characteristics.

【0013】マイクロコンピュータにおいて、レジスタ
4に対する書込み命令が実行されると、データ・バス2
04上にあるデータは、書込み命令信号102を介して
、双方向性のバッファ7を経由して、アドレス・バス2
03およびバッファ5を介して指定されるレジスタ4に
書込まれるとともに、その書込みデータは、書込み命令
信号102を介して、双方向性のデータ入出力用のバッ
ファ8により、外部接続端子54を経由して外部に出力
され、また、同時に、書込み命令信号102を介して、
双方向性のアドレス入出力用のバッファ6により、書込
みが行われたレジスタ4のアドレス情報が、外部接続端
子53を経由して外部に出力される。この一連の書込み
動作を介して、マイクロコンピュータにおいて、連続的
に実時間の制御ブログラムが実行されている状態におい
ても、マイクロコンピュータ内部のレジスタ1における
データ内容の変化を、外部より容易に観測することが可
能となる。
In the microcomputer, when a write instruction to register 4 is executed, data bus 2
The data on address bus 2 is transferred via write command signal 102 to bidirectional buffer 7.
03 and the buffer 5, and the write data is written to the specified register 4 via the write command signal 102 and the bidirectional data input/output buffer 8 via the external connection terminal 54. At the same time, via the write command signal 102,
The bidirectional address input/output buffer 6 outputs the written address information of the register 4 to the outside via the external connection terminal 53. Through this series of write operations, changes in the data contents in register 1 inside the microcomputer can be easily observed from the outside even when the microcomputer is continuously executing a real-time control program. becomes possible.

【0014】また、この第2の実施例においては、端子
55および端子56より、それぞれ外部からの書込み信
号103および命令実行ストップ信号104を、AND
回路9を介してバッファ6および8に入力するとともに
、端子56より、命令実行ストップ信号104をバッフ
ァ5および7に入力することより、外部接続端子53よ
りレジスタ4に対する書換えアドレスを指定して、端子
54より書換えるデータを入力し、レジスタ4に書込む
ことができる。
Further, in this second embodiment, the write signal 103 and the instruction execution stop signal 104 from the outside are output from the terminal 55 and the terminal 56, respectively.
By inputting the instruction execution stop signal 104 to the buffers 5 and 7 via the circuit 9 and inputting the instruction execution stop signal 104 to the buffers 5 and 7 from the terminal 56, the rewriting address for the register 4 is designated from the external connection terminal 53, and the terminal Data to be rewritten can be input from 54 and written into register 4.

【0015】なお、上記の説明においては、マイクロコ
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは、第1の実
施例の場合と同様である。
[0015] In the above explanation, the operation was explained in the case of a register included in a microcomputer, but even if data memory is replaced in place of this register, the same operation will not be performed. , is the same as in the first embodiment.

【0016】[0016]

【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータにおけるレジスタ(または、データ・メ
モリ)に対する書込み命令に対応して、アドレス情報お
よび書込みデータを出力するアドレス・バッファとデー
タ・バッファを設けることにより、マイクロコンピュー
タの動作中においても、実時間において、前記レジスタ
のデータ内容を確認することが可能となり、プログラム
開発の効率を改善することができるという効果がある。
As explained above, the present invention provides an address buffer and a data buffer that output address information and write data in response to a write instruction to a register (or data memory) in a microcomputer. By providing this, it becomes possible to check the data contents of the register in real time even while the microcomputer is operating, and there is an effect that the efficiency of program development can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の第1の実施例の部分を示すブロック図
である。
FIG. 1 is a block diagram showing a portion of a first embodiment of the present invention.

【図2】本発明の第2の実施例の部分を示すブロック図
である。
FIG. 2 is a block diagram showing a portion of a second embodiment of the invention.

【図3】従来例の部分を示すブロック図である。FIG. 3 is a block diagram showing a part of a conventional example.

【図4】他の従来例の部分を示すブロック図である。FIG. 4 is a block diagram showing parts of another conventional example.

【符号の説明】[Explanation of symbols]

1,4,10,12    レジスタ 2,3,5〜8,11,13    バッファ9   
 AND回路
1, 4, 10, 12 Register 2, 3, 5 to 8, 11, 13 Buffer 9
AND circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  マイクロコンピュータ制御用のレジス
タまたはデータ・メモリを有するマイクロコンピュータ
において、所定の書込み命令信号を介して、前記レジス
タまたはデータ・メモリにデータの書込みを実行する際
に、前記レジスタまたはデータ・メモリに対応する書込
みアドレス情報を、前記書込み命令信号により制御され
て、マイクロコンピュータ外部に出力するアドレス出力
バッファと、前記書込み命令信号を介して、前記レジス
タまたはデータ・メモリにデータの書込みを実行する際
に、前記レジスタまたはデータ・メモリに対する書込み
データ情報を、前記書込み命令信号により制御されて、
マイクロコンピュータ外部に出力するデータ出力バッフ
ァと、を備えることを特徴とするマイクロコンピュータ
1. In a microcomputer having a register or data memory for microcomputer control, when writing data to the register or data memory via a predetermined write command signal, the register or data - Write data to the register or data memory via an address output buffer that outputs write address information corresponding to the memory to the outside of the microcomputer under the control of the write command signal, and the write command signal. when writing data information to the register or data memory under the control of the write command signal,
A microcomputer comprising: a data output buffer for outputting data to the outside of the microcomputer.
JP3001328A 1991-01-10 1991-01-10 Microcomputer Pending JPH04305783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3001328A JPH04305783A (en) 1991-01-10 1991-01-10 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3001328A JPH04305783A (en) 1991-01-10 1991-01-10 Microcomputer

Publications (1)

Publication Number Publication Date
JPH04305783A true JPH04305783A (en) 1992-10-28

Family

ID=11498432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3001328A Pending JPH04305783A (en) 1991-01-10 1991-01-10 Microcomputer

Country Status (1)

Country Link
JP (1) JPH04305783A (en)

Similar Documents

Publication Publication Date Title
JPH045216B2 (en)
JPH04305783A (en) Microcomputer
JP3328867B2 (en) Multiprocessor arithmetic device and programmable controller having the device
JPH03113659A (en) Cache memory testing method
JP2002541582A (en) Method and system for updating user memory in an emulator system
JP2731618B2 (en) emulator
JPH0259829A (en) Microcomputer
JP2000029508A (en) Programmable controller
JPH02281341A (en) Write data confirming method for debugging
JPH0259495B2 (en)
JPH04242871A (en) Write module for data flow calculator
JPH02310738A (en) Microprocessor ic
JPH05151020A (en) Digital signal processor
JPS63104156A (en) Information processor
JPH05189332A (en) Information processor
JPH03288241A (en) Register device
JPH07191844A (en) Microprocessor with programmable logic
JPS5815203U (en) programmable controller
JPH044451A (en) Computer system
JPH0315948A (en) Address bus test system
JPH11203134A (en) Bit arithmetic circuit
JPH0683705A (en) Microcomputer lsi
JPH08272603A (en) Data processor
JPS63317857A (en) Memory access circuit
JPH05100901A (en) Microcomputer