JPH04304B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリアクセス制御装置に関する。
特に、キヤツシユメモリを有し、パイプライン制
御方式を採用したメモリアクセス制御装置におい
て、複数の中央処理装置または入出力制御装置か
ら発行された特殊命令の処理方式に関する。

〔従来の技術〕

従来、この種のキヤツシユメモリと、このキヤ
ツシユメモリの前段にデイレクトメモリを有し、
複数の中央処理装置および入出力制御装置から発
行されるリクエストから一つを選択して、この選
択されたリクエストとともに、このリクエストを
発行した装置番号および順序を保証する補助情報
を複数Ｎ段のレジスタから構成されるパイプライ
ンに順次供給し、このパイプライン中の所定の段
で前記デイレクトメモリおよびキヤツシユメモリ
を順次アクセスするパイプライン制御方式を採用
したメモリアクセス制御装置が知られいる。

この装置で、ｎ個の特殊命令が前記パイプライ
ンに順次供給された場合に、この特殊命令がすべ
てキヤツシユヒツトの場合は、この特殊命令は、
上記パイプラインへの供給順に実行され、また同
一装置から発行された特殊命令に対しても実行順
番が守られるため、比較的容易に制御が可能であ
る。また特殊命令はその命令に対随する比較デー
タと前記キヤツシユメモリもしくは主記憶に設定
されたデータとを比較し、その比較結果により、
比較データをキヤツシユメモリもしくは主記憶に
書込むか否かを決定する。このため、パイプライ
ン中にキヤツシユヒツトする特殊命令およびキヤ
ツシユミスヒツトする特殊命令が混在する場合
は、キヤツシユヒツトにより前記キヤツシユメモ
リから読出したデータと、この読出データに対応
するテストアンドセツト命令に付随する比較デー
タとを比較するタイミングと、キヤツシユミスヒ
ツトにより、主記憶から読出したデータと、この
読出データに対応する特殊命令に付随する比較デ
ータとを比較するタイミングに「競合」が発生す
ることがある。

この競合を調整するために前記比較手段をキヤ
ツシユ読出データとの比較用と、主記憶読出デー
タとの比較用に２組設けるものがある。このため
に各比較手段に対する入出力データパスの制御が
複雑化する。さらにパイプライン中に、同一リク
エスト発行装置から供給された複数の特殊命令に
キヤツシユヒツトおよびキヤツシユミスヒツトが
混在した場合は、それらの特殊命令の前記比較手
段からの出力が、それら命令の供給順にしたがつ
て出力される保証がなく前記比較手段からの出力
順番を、その命令の供給順に整列するためのバツ
フア手段などが必要であつた。

添付第３図を参照して、従来例装置について簡
単に説明する。

中央処理装置３０１または入出力制御装置３０
２から、メモリアクセス制御装置３０３に発行さ
れたテストアンドセツト命令は、リクエスト選択
回路３０５により、それらリクエストの受付順番
および、それらリクエストの発行元に割付けた優
先度に従い、１つのリクエストを選択しこの選択
されたリクエストを有するイドレスデータおよび
このリクエストを発行した装置番号などを、３段
のレジスタにより構成されたパイプラインレジス
タ３０６に順次供給する。このパイプラインレジ
スタ３０６に供給されたアドレスはキヤツシユデ
イレクトリメモリ３０７をそのアドレスで索引し
た結果キヤツシユヒツトであれば、キヤツシユメ
モリ３０８を読出すアドレスとして使用される。
またキヤツシユミスヒツトであれば主記憶装置３
０４の読出アドレスとして使用される。さらに、
上記パイプラインレジスタ３０６に供給されたア
ドレスは、この主記憶装置３０４から読出された
データをキヤツシユメモリ３０８に書込む際のキ
ヤツシユメモリ書込アドレスとして使用される。

上記パイプラインレジスタ３０６に供給された
データは、キヤツシユヒツト時は、キヤツシユメ
モリ３０８からの読出データと、テトスアンドセ
ツト比較手段(1)３１０において比較データとして
使用される。またキヤツシユミスヒツト時は、こ
のデータは、主記憶アクセス手段３０９を経由し
て、テストアンドセツト比較手段(2)３１１におい
て、主記憶装置３０４からの読出データとの比較
データとして使用される。また、上記パイプライ
ンレジスタ３０６に供給されたそのリクエストを
発行した装置番号などは、このリクエストの処理
が終了したときのリプライ先を決定するために、
パイプラインレジスタ３０６内で持廻る。

次にパイプラインレジスタ３０６に、テストア
ンドセツト命令が複数個存在し、各々がキヤツシ
ユデイレクトリメモリ３０７を順に索引した結果
キヤツシユヒツトするものおよびキヤツシユミス
ヒツトするものが混在していたときの処理を説明
する。例えばテストアンドセツト命令Ａ、Ｂおよ
びＣが順にパイプラインレジスタ３０６にリクエ
スト選択回路３０５から供給され、順にキヤツシ
ユデイレクトリメモリ３０７を索引した結果前記
リクエストＡがキヤツシユヒツト、Ｂがキヤツシ
ユミスヒツト、Ｃがキヤツシユヒツトてあつたと
する。このとき、リクエストＡとＣについて、そ
れらリクエスト（テストアンドセツト命令）の実
行は、テストアンドセツト比較手段３１０におい
て、キヤツシユメモリ３０８から読出したデータ
と、パイプラインレジスタ３０６の３段目から供
給された比較データとの比較をシーケンシヤルに
実行することができる。

またキヤツシユヒツトとなつたリクエストＢに
より、パイプラインレジスタ３０６の２段目から
主記憶アクセス制御手段３０９に、パイプライン
ジスタ３０６の２段目内の情報であるアドレス、
データ、リクエスト発行装置番号などが送出され
る。この主記憶アクセス制御手段３０９は、その
アドレスで主記憶装置３０４に、主記憶アクセス
要求を発行し、読出データがこの主記憶措置３０
４からかえるまで前記アドレス、データ、リクエ
スト発行装置番号などを保持し、上記主記憶読出
データがかえつたときに、上記保持していたデー
タを比較データとして、この主記憶読出データ
と、テストアンドセツト比較手段３１１において
比較する。

テストアンドセツト比較手段３１０と、テスト
アンドセツト比較手段３１１の２組の比較手段を
設けた理由は、キヤツシユヒツト、キヤツシユミ
スヒツトによるそれぞれのデータ比較タイミング
が競合する場合がある故である。また上記パイプ
ラインレジスタ３０６中のリクエストＡ、Ｂ、Ｃ
が同一レジスタ発行装置から供給された場合に
は、それらのリクエストに対するリプライは、そ
れらリプライのパイプラインレジスタ３０６への
供給順に従わなければならないので、上記例のよ
うに、キヤツシユヒツト、キヤツシユミスヒツト
が入混ざると、それにより実行した場合は、当然
リプライ順番に狂いが生ずる。したがつて、この
リプライ順番を保証する手段として、テストアン
ドセツトバツフア手段３１２が必要である。

〔発明が解決しようとする問題点〕

このような従来例のテストアンドセツト命令の
実行方式では、論理回路の制御の複雑化ととも
に、多大なハードウエア量を投入せねばならない
問題点があつた。

本発明は、上記問題点を解決するものであり、
複数のリクエスト発行装置から供給レジスタ特殊
命令が、パイプライン中に複数個存在し、かつこ
の特殊命令にキヤツシユヒツトおよびキヤツシユ
ミスヒツトが混存する場合、 この特殊命令を実行する際に発生するデータ比
較タイミングの競合を回避するために要した２組
の比較手段、または前述パイプライン中に同一リ
クエスト発行装置からの特殊命令が複数個存在
し、かつこれらの特殊命令にキヤツシユヒツトお
よびキヤツシユミスヒツトが混在した場合に要し
たそれら特殊命令への実行順序制御手段、などの
複雑かつ多大の金物量を要した特殊命令の制御方
式を、簡単かつ少量の金物で、性能を低下するこ
となく、効率的に実現したメモリアクセス制御装
置を提供することを目的とする。

〔問題点を解決するための手段〕

本方式は、上記パイプライン中に同一リクエス
ト発行装置からの、キヤツシユヒツトおよびキヤ
ツシユミスヒツトが混在する複数の特殊命令の実
行順序保証に対しては、パイプラインに供給すべ
きリクエストが特殊命令の場合には、パイプライ
ン中に、供給すべきリクエストと同一の装置番号
および補助情報を有する未終了の特殊命令がない
ときにのみこれを供給可とする特殊命令供給手段
を設けて対応する。

また前記２組の比較手段を要したところに対し
ては、パイプライン中のリクエストがキヤツシユ
ミスヒツトと判定された場合に、このリクエスト
による主記憶アクセスが終了するまで、このリク
エストを発行した装置番号および補助情報を保持
し、この主記憶アクセス終了時に上記リクエスト
を発行した装置番号および補助情報を出力する手
段を有する主記憶アクセス制御手段と、パイプラ
インを構成する各々のレジスタにそれぞれリクエ
スト処理保留フラグと、 前記キヤツシユミスヒツトと判定されたリクエ
ストが、テストアンドセツト命令の場合には、こ
のリクエストに対応するリクエスト処理保留フラ
グをセツトする手段と、 前記パイプライン中の特定段レジスタの示すリ
クエスト発行装置番号および補助情報と、前記主
記憶アクセス制御手段から、前記主記憶アクセス
終了時に出力されるリクエスト発行装置番号およ
び補助情報を、常時比較する比較手段と を備え、 前記、比較手段において、比較一致が検出され
たときに、前記パイプラインの特定段レジスタ
に、リクエスト処理保留フラグがセツトされてい
る場合には、このリクエスト処理保留フラグを無
効化することにして、このリクエスト処理保留フ
ラグが無効化されたこの特定段レジスタの特殊命
令を、再度、上記番号に供給することにより、こ
の特殊命令をキヤツシユヒツトさせ、前記データ
比較手段は、キヤツシユ読出データとの比較のみ
に比較パスを１本化すること により対応する。

ここで、「処理保留中表示のあるリクエストを
パイプライン第１段レジスタに戻す」とは、 戻した後、パイプライン実行過程で、処理保
留が解除され、そのまま、実行すること 処理保留リクエストがパイプライン実行過程
で実行可否を判別する所定の段以降でこの処理
保留が解除され、上記リクエストを、パイプ第
１段レジスタに再供給し、この再供給した時点
では、からなずそのパイプライン実行過程で
は、実行可となること の２つの意味を含むものとする。

〔作用〕

特殊命令の発行される頻度は高くなく、実行保
留となつた特殊命令が、多数、前記パイプライン
を占める割合は低いので、実用上の問題は生じな
い。これにより特殊命令は通常のキヤツシユミス
ヒツト動作と同様に所望データを主記憶からキヤ
ツシユメモリに書込んだ後に、再びその特殊命令
をパイプラインに供給して、特殊命令の実行形態
をキヤツシユヒツトによりキヤツシユメモリから
読出したデータと、その特殊命令に付随する比較
データを比較する手段のみを経由する単一のパス
に簡単化できる。

〔実施例〕

第１図は本発明の実施例装置のブロツク構成図
である。複数の中央処理装置１０１と入出力制御
装置１０２とはメモリアクセス制御部のリクエス
ト選択回路１０５に入力する。このリクエスト選
択回路１０５の出力は三段のパイプラインレジス
タ１０６を介して前記リクエスト選択回路１０５
とテストアンドセツト比較手段１１０の一方に入
力する。パイプラインレジスタ１０６の一段目と
二段目の接続点はキヤツシユデイレクトリメモリ
１０７を介して、キヤツシユメモリ１０８に接続
される。上記パイプラインレジスタ１０６の二段
段目と三段目の接続点は主記憶アクセス手段１０
９およびリクエスト処理保留フラグ解除手段１１
２に接続される。主記憶アクセス手段１０９の出
力は上記リクエスト処理保留フラグ解除手段１１
２と主記憶装置１０４に入力する。リクエスト処
理保留フラググセツト手段１１１とリクエスト処
理保留フラグ解除手段１１２との出力はパイプラ
インレジスタ１０６の三段目に入力する。キヤツ
シユメモリ１０８は主記憶装置１０４に結合し、
一方の出力でテストアンドセツト比較手段１１０
に入力する。図面符号１１３は戻りリクエスト表
示フリツプフロツプである。

次に本発明の動作について特殊命令がテストア
ンドセツト命令の場合について述べる。各リクエ
スト発行装置である中央処理装置１０１および１
０２からパイプラインレジスタ１０６に供給する
手順は第３図における従来例説明と同様である
が、ただし、同一リクエスト発行装置（例えば
cpu−０：101）からテスストアンドセツト命令
をパイプラインレジスタ１０６に供給できる条件
を、このパイプラインレジスタ１０６中に、上記
リクエスト発行装置cpu−０：101）から発行レ
ジスタ未終了のテストアンドセツト命令がないと
きのみとする。これは、例えばそれらパイプライ
ンレジスタ１０６情報の装置番号２０３補助情報
２０４およびリクエスト処理保留フラグ２０５を
参照しても良いし、また、テストアンドセツト命
令をパイプラインレジスタ１０６に供給すると同
時に、ノツトアベイルフリツプフロツプ（図示せ
ず）をセツトし、この装置番号２０３および補助
情報２０４を有するテストアンドセツト命令がパ
イプラインレジスタ１０６を抜け出したときにリ
セツトしテストアンドセツト命令はこのノツトア
ベイルフリツプフロツプがセツトされていないと
きにのみ、上記パイプラインレジスタ１０６に供
給可とすることによつても実現できる。

リクエスト選択回路１０５は、上記制御手段
を、リクエスト発行装置毎に有する。従つて、従
来方式で要した、テストアンドセツトバツフア手
段３１２は不要となる。

次に、パイプラインレジスタ１０６に供給され
たテストアンドセツト命令の実行方式であるが、
このリクエストがキヤツシユヒツトした場合は、
キヤツシユメモリ１０８から、上記リクエストア
ドレスで読出したデータと、このリクエストデー
タ（比較データ）をテストアンドセツト比較手段
１１０で比較し、不一致であれば、このテストア
ンドセツト命令は終了する。また、一致であれ
ば、このリクエストを再び第１段目のパイプライ
ンレジスタ１０６に供給し、所定の段で、キヤツ
シユメモリ１０８の、上記所定段にあるこのリク
エストアドレスで示されるワードに、上記所定段
にあるデータを書込む。

なお、上記リクエストがキヤツシユミスヒツト
した場合の例について第４図で説明する。第４図
のTSOリクエストの場合で説明すると、パイプ
段２でキヤツシユミスヒツトと判定されると、リ
クエスト処理保留フラグセツト手段１１１によ
り、パイプ段３に、リクエスト処理保留フラグが
セツトされる。このときパイプ段２の内容はパイ
プ段３にシフトされる。また、同時に主記憶アク
セス手段１０９にパイプ段２の内容を送出する。
本実施例では３段のレジスタでパイプラインが構
成されているので、パイプ段３に、リクエスト処
理保留フラグがセツトされていると、次のタイミ
ングでは、パイプ段１レジスタに、上記パイプ段
３のリクエスト処理保留フラグとともに、レジス
タの内容がシフトされ、リクエスト処理保留フラ
グがパイプ段３レジスタに現われるか、戻りリク
エスト表示フリツプフロツプ１１３が「オン」で
ある間、上記パイプラインをループする。このと
きリクエスト処理保留フラグが「オン」のリクエ
スト処理は実行されない。

一方、主記憶アクセス手段１０９に送出され
た、前記パイプ段２レジスタ内容により、この主
記憶アクセス手段１０９は、主記憶装置１０４か
ら、上記パイプ段２レジスタ内、アドレス２０１
で示されるデータを読出すと、このアドレス２０
１で示されるワードのキヤツシユメモリ１０８に
この主記憶読出データを書込む（一般にブロツク
ワードと言われている。）このブロツクワードが
終了すると、主記憶アクセス手段１０９は、リク
エスト処理保留フラグ解除手段１１２に対し、一
定期間、前記パイプ段２レジスタで示される装置
番号２０３および補助情報２０４に通知する。こ
のリクエスト処理保留フラグ解除手段１１２に
は、パイプ段レジスタに毎タイミング現われる装
置番号２０３および補助情報２０４と、前記主記
憶アクセス手段１０９から通知された装置番号２
０３および補助情報２０４を、常時比較し、一致
した時のみ、前記パイプ段３レジスタのリクエス
ト処理保留フラグをリセツトし、かつ戻りリクエ
スト表示フリツプフロツプ１１３をセツトする。

前述したように、戻りリクエスト表示フリツプ
フロツプ１１３がオンであると、つぎのタイミン
グで、レジスタの内容は、パイプ段１レジスタに
シフトされる。ただし、このときは、リクエスト
処理保留フラグ２０５はオフとなつている。

これで、TSOリクエストは、パイプ段２を通
過するときは、必ずキヤツシユヒツトが保証さ
れ、前述キヤツシユヒツト時のテストアンドセツ
ト命令の実行手順説明の通りに処理される。

以上から、本発明により、論理的に簡単かつ少
量のハードウエアで、キヤツシユメモリを有する
メモリアクセス制御装置におけるテストアンドセ
ツト命令の実行手段を提供できる。

なお、補助情報とは、例えば同一リクエスト発
行元からのリクエストを複数個パイプラインの中
で実行するとき、そのリクエストの順序性を保証
するために、パイプに供給されるリクエストの
各々に、かつリクエスト要求元毎に、付与したリ
クエスト処理番号である。この処理番号の付与
は、例えば、リクエスト選択手段で実行される。

本実施例では、処理保留となつたリクエスト
を、この処理保留が解除されるまで、パイプライ
ン中をループさせることにより、保存していた
が、このほかに再開方式としては処理保留条件が
成立したときに、この処理保留リクエストを前記
パイプラインレジスタ外のレジスタに退避させ、
所定のタイミングでパイプラインレジスタの所定
の段に再供給し、パイプラインで実行した結果、
再び処理保留となつたら再び遅避レジスタに退避
する制御を採用することもできる。

〔発明の効果〕

本発明は、以上説明したように、同一リクエス
ト発行元からパイプラインに供給する特殊命令
は、唯一とし、またパイプライン中でキヤツシユ
ミスヒツトとなつた特殊命令は、通常のキヤツシ
ユミスヒツト動作と同様に、所望データを主記憶
からキヤツシユメモリに書込後、再びこの特殊命
令をパイプラインに供給することにより、特殊命
令の実行形態をキヤツシユヒツトにより、キヤツ
シユメモリから読出したデータと、この特殊命令
に付随する比較データを比較する手段のみを経由
する単一のパスに簡単化でき、単純な特殊命令の
実行手段を性能低下なく少量の金物で提供できる
効果がある。

【図面の簡単な説明】

第１図は本発明実施例装置のブロツク構成図。
第２図は本発明実施例装置のパイプラインレジス
タ内容を示す図。第３図は従来例装置のブロツク
構成図。第４図はキヤツシユミスヒツトがある場
合の流れ図（〇印はキヤツシユヒツト、◎印はキ
ヤツシユミスヒツト、二重矢印はパイプライン抜
け、楕円は処理保留フラグオン状態、斜線付楕円
は戻りリクエストフラグオン状態をそれぞれ示
す）。 １０１……中央処理装置、１０２……入出力制
御装置、１０３……メモリアクセス制御装置、１
０４……主記憶装置、１０５……リクエスト選択
回路、１０６……パイプラインレジスタ、１０７
……キヤツシユデイレクトリメモリ、１０８……
キヤツシユメモリ、１０９……主記憶アクセス手
段、１１０……テストアンドセツト比較手段、１
１１……リクエスト処理保留フラグセツト手段、
１１２……リクエスト処理保留フラグ解除手段、
１１３……戻りリクエスト表示フリツプフロツ
プ、２０１……アドレス、２０２……データ、２
０３……装置番号、２０４……補助情報、２０５
……リクエスト処理保留フラグ、３０１……中央
処理装置、３０２……入出力制御装置、３０３…
…メモリアクセス制御装置、３０４……主記憶装
置、３０５……リクエスト選択回路、３０６……
パイプラインレジスタ、３０７……キヤツシユデ
イレクトリメモリ、３０８……キヤツシユメモ
リ、３０９……主記憶アクセス制御手段、３１０
……テストアンドセツト比較手段(1)、３１１……
テストアンドセツト比較手段(2)、３１２……テス
トアンドセツトバツフア手段。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置および入出力制御装置と、主記
   憶装置とにそれぞれ接続され、 キヤツシユメモリと そのキヤツシユメモリのデイレクトリメモリと
   を有し、 前記中央処理装置および入出力制御装置から発
   行されるリクエストから一つを選択する手段と、
   この選択されたリクエストとともに上記リクエス
   トを発行した装置番号および補助情報が順次供給
   される複数Ｎ段のレジスタと このバイプライン中の所定の段で前記デイレク
   トリメモリおよびキヤツシユメモリを順次アクセ
   スするパイプライン制御手段と を含むメモリアクセス制御装置において、 前記パイプラインに供給すべきリクエストが特
   殊命令の場合には、前記パイプライン中に、上記
   リクエストと同一の装置番号および補助情報を有
   する未終了の特殊命令がないときにのみこれを供
   給可とする特殊命令供給手段と、 前記パイプライン中のリクエストがキヤツシユ
   ミスヒツトと判定された場合には、前記リクエス
   トによる前記主記憶装置の主記憶アクセスが終了
   するまで、上記リクエストを発行した装置番号お
   よび補助情報を保持し、上記主記憶アクセス終了
   時に上記リクエストを発行した装置番号および補
   助情報を出力する手段を含む主記憶アクセス制御
   手段と、 前記Ｎ段のレジスタの各々に対応するリクエス
   ト処理保留フラグと前記キヤツシユミスヒツトと
   判定されたリクエストとが前記特殊命令の場合に
   は前記リクエストに対応する前記リクエスト処理
   保留フラグをセツトする手段と、 前記リクエスト処理フラグのセツトされたリク
   エストが前記パイプライン中の第Ｎ段レジスタに
   シフトされた場合には次クロツクでこの第Ｎ段レ
   ジスタの内容を第１段レジスタにシフトする手段
   と、前記パイプラインの第ｎ段レジスタ（ただし
   １≦ｎ≦Ｎ）の示すリクエスト発行装置番号およ
   び補助情報と、前記主記憶アクセス制御手段か
   ら、前記主記憶アクセス終了時に出力されるリク
   エスト発行装置番号および補助情報とを常時比較
   する比較手段と を備え、 前記比較手段は、比較一致が検出されたとき
   に、前記パイプラインの第Ｍ段レジスタにリクエ
   スト処理保留フラグがセツトされている場合に
   は、そのリクエスト処理保留フラグを無効化する
   手段を含む ことを特徴とするメモリアクセス制御装置。