JPH04299685A - 画像処理回路 - Google Patents
画像処理回路Info
- Publication number
- JPH04299685A JPH04299685A JP3085986A JP8598691A JPH04299685A JP H04299685 A JPH04299685 A JP H04299685A JP 3085986 A JP3085986 A JP 3085986A JP 8598691 A JP8598691 A JP 8598691A JP H04299685 A JPH04299685 A JP H04299685A
- Authority
- JP
- Japan
- Prior art keywords
- picture
- memory
- image
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
Landscapes
- Television Systems (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、入力画像を画像メモリ
に書込んで、そこから読み出した画像を出力画像とする
画像処理回路に関するものである。
に書込んで、そこから読み出した画像を出力画像とする
画像処理回路に関するものである。
【0002】
【従来の技術】文字放送等の静止画の画像処理において
は、図2に示すように、作成した文字放送画像、つまり
入力画像のデータを画像メモリ1に書込んで、これを順
次読み出しラッチ2を介して出力画像として取り出して
いる。この方式では、最も解像度を向上しようとすると
、書込みを読み出し(表示)のブランキング期間、つま
り垂直帰線期間に行う必要があるが、そのとき書込み可
能の全画素数は、画像メモリ1のアクセスタイムの制限
を受ける。アクセスタイムが長いメモリでは、全画素数
が少なくなり、画素ピッチが大きくなって解像度が低下
する。
は、図2に示すように、作成した文字放送画像、つまり
入力画像のデータを画像メモリ1に書込んで、これを順
次読み出しラッチ2を介して出力画像として取り出して
いる。この方式では、最も解像度を向上しようとすると
、書込みを読み出し(表示)のブランキング期間、つま
り垂直帰線期間に行う必要があるが、そのとき書込み可
能の全画素数は、画像メモリ1のアクセスタイムの制限
を受ける。アクセスタイムが長いメモリでは、全画素数
が少なくなり、画素ピッチが大きくなって解像度が低下
する。
【0003】そこで、同一アクセスタイムの画像メモリ
の例えば2個を並列利用して、各々のメモリのデータ有
効領域を有効に利用する方法がある。図3に示すように
、一方の画像メモリ3のデータ無効タイミング時に他方
の画像メモリ4のデータ有効タイミングを合わせること
により、その画素ピッチを1個のメモリを利用する場合
の1/2に小さくすることができる。5は両メモリ3、
4から読み出した画像データを合算処理する部分である
。しかしこの方法では、メモリの容量が約2倍と大きく
なるという問題がある。
の例えば2個を並列利用して、各々のメモリのデータ有
効領域を有効に利用する方法がある。図3に示すように
、一方の画像メモリ3のデータ無効タイミング時に他方
の画像メモリ4のデータ有効タイミングを合わせること
により、その画素ピッチを1個のメモリを利用する場合
の1/2に小さくすることができる。5は両メモリ3、
4から読み出した画像データを合算処理する部分である
。しかしこの方法では、メモリの容量が約2倍と大きく
なるという問題がある。
【0004】
【発明が解決しようとする課題】このように、文字放送
の画像を表示させる場合に、解像度向上とメモリ容量削
減とは相反する関係にあった。ところで、高画質の画像
を再生するにはハイビジョン受信機を利用することが好
ましいが、この受信機の垂直同期信号周波数は60Hz
である。一方、文字放送の画像の同様の周波数は59.
94Hzである。従って、文字放送画像をハイビジョン
受信機で表示させる場合には、メモリへの書込みと読み
出しのタイミングが異なる。
の画像を表示させる場合に、解像度向上とメモリ容量削
減とは相反する関係にあった。ところで、高画質の画像
を再生するにはハイビジョン受信機を利用することが好
ましいが、この受信機の垂直同期信号周波数は60Hz
である。一方、文字放送の画像の同様の周波数は59.
94Hzである。従って、文字放送画像をハイビジョン
受信機で表示させる場合には、メモリへの書込みと読み
出しのタイミングが異なる。
【0005】そこで本発明は、このような非同期性を巧
みに利用して、少ない容量の画像メモリで解像度の高い
画像データを処理できるようにした画像処理回路を提供
せんとするものである。
みに利用して、少ない容量の画像メモリで解像度の高い
画像データを処理できるようにした画像処理回路を提供
せんとするものである。
【0006】
【課題を解決するための手段】本発明は、入力画像を画
像メモリに書込み、該入力画像と異なる垂直同期信号周
波数でそこから出力画像を読み出す画処理回路において
、上記画像メモリからの出力画像読み出しのブランキン
グ期間に上記入力画像を上記画像メモリに書込むように
したものである。
像メモリに書込み、該入力画像と異なる垂直同期信号周
波数でそこから出力画像を読み出す画処理回路において
、上記画像メモリからの出力画像読み出しのブランキン
グ期間に上記入力画像を上記画像メモリに書込むように
したものである。
【0007】
【実施例】以下、本発明の実施例について説明する。図
1はその一実施例のブロック図である。本実施例では、
画像メモリ11のアドレス指定用として、入力画像の同
期信号で制御されてその入力画像の画素クロックをカウ
ントする書込みカウンタ12と出力画像の同期信号で制
御されてその出力画像の画素クロックをカウントする読
み出しカウンタ13を設けている。14は両カウンタ1
2、13のカウント出力を選択するセレクタであり、常
時は読み出しカウンタ13の出力を選択するが、そのカ
ウンタ13から読み出しブランキング期間を示す信号が
出ているときのみ書込みカンウタ12からはの出力を選
択する。
1はその一実施例のブロック図である。本実施例では、
画像メモリ11のアドレス指定用として、入力画像の同
期信号で制御されてその入力画像の画素クロックをカウ
ントする書込みカウンタ12と出力画像の同期信号で制
御されてその出力画像の画素クロックをカウントする読
み出しカウンタ13を設けている。14は両カウンタ1
2、13のカウント出力を選択するセレクタであり、常
時は読み出しカウンタ13の出力を選択するが、そのカ
ウンタ13から読み出しブランキング期間を示す信号が
出ているときのみ書込みカンウタ12からはの出力を選
択する。
【0008】上記した入力画像が文字放送の場合その垂
直同期信号周波数は59.94Hz、出力画像がハイビ
ジョン画像の場合その垂直同期信号周数数は60Hzで
ある。このように両垂直同期信号周波数が異なると、約
16秒毎にそのタイミングが一致する。そして、書込み
カウンタ12を読み出しのブランキング期間中のみイネ
ーブルにすると、その間のみその書込みカウンタ12の
出力が有効になり、同時にセレクタ14でその出力が選
択され画像メモリ11のアドレスとして出て、その間入
力画像の書込みが行われる。なお、読み出しは通常と同
様にブランキング期間を除く期間では常時行われる。
直同期信号周波数は59.94Hz、出力画像がハイビ
ジョン画像の場合その垂直同期信号周数数は60Hzで
ある。このように両垂直同期信号周波数が異なると、約
16秒毎にそのタイミングが一致する。そして、書込み
カウンタ12を読み出しのブランキング期間中のみイネ
ーブルにすると、その間のみその書込みカウンタ12の
出力が有効になり、同時にセレクタ14でその出力が選
択され画像メモリ11のアドレスとして出て、その間入
力画像の書込みが行われる。なお、読み出しは通常と同
様にブランキング期間を除く期間では常時行われる。
【0009】この結果、画像メモリ11への書込みが、
読み出し画像のブランキング期間中に、一部のアドレス
についてのみ行われることになる。そして、その一部の
書込みアドレスは、書込み毎に一定量づつずれていき、
約16秒経過した時点で元のアドレスに戻るように一巡
する。このように、画像メモリ11内の画像データの内
容が、読み出しのブランキング期間に少しづつ書き換え
られていき、約16秒で全部の書き換えが完了する。静
止画像が変化しない間は同じデータの書き換えとなるが
、変化時点ではデータそのものも変化する。
読み出し画像のブランキング期間中に、一部のアドレス
についてのみ行われることになる。そして、その一部の
書込みアドレスは、書込み毎に一定量づつずれていき、
約16秒経過した時点で元のアドレスに戻るように一巡
する。このように、画像メモリ11内の画像データの内
容が、読み出しのブランキング期間に少しづつ書き換え
られていき、約16秒で全部の書き換えが完了する。静
止画像が変化しない間は同じデータの書き換えとなるが
、変化時点ではデータそのものも変化する。
【0010】従って、画像データの書込みに際して、そ
の画像メモリ11のアクセスタイムが殊更速い必要はな
く、しかも1個の画像メモリ11で解像度を向上させる
ことができる。
の画像メモリ11のアクセスタイムが殊更速い必要はな
く、しかも1個の画像メモリ11で解像度を向上させる
ことができる。
【0011】
【発明の効果】以上のように本考案によれば、画像メモ
リが1個で済み、しかも高解像度を達成できるという利
点がある。
リが1個で済み、しかも高解像度を達成できるという利
点がある。
【図1】 本発明の一実施例の画像処理回路のブロッ
ク図である。
ク図である。
【図2】 従来の画像処理回路のブロック図である。
【図3】 従来の画像処理回路のブロック図である。
1:画像メモリ、2:ラッチ、3、4:画像メモリ、5
:合算処理部、11:画像メモリ、12:書込みカウン
タ、13:読み出しカウンタ、14:セレクタ。
:合算処理部、11:画像メモリ、12:書込みカウン
タ、13:読み出しカウンタ、14:セレクタ。
Claims (2)
- 【請求項1】 入力画像を画像メモリに書込み、
該入力画像と異なる垂直同期信号周波数でそこから出力
画像を読み出す画像処理回路において、上記画像メモリ
からの出力画像読み出しのブランキング期間に上記入力
画像を上記画像メモリに書込むことを特徴とする画像処
理回路。 - 【請求項2】 書込みアドレス指定用の書込みカ
ウンタと、読み出しアドレス指定用の読み出しカウンタ
を設け、上記ブランキング期間中のみ上記書込みカウン
タをイネーブルにして上記入力画像の書込みを行うこと
を特徴とする請求項1に記載の画像処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085986A JPH04299685A (ja) | 1991-03-27 | 1991-03-27 | 画像処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085986A JPH04299685A (ja) | 1991-03-27 | 1991-03-27 | 画像処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04299685A true JPH04299685A (ja) | 1992-10-22 |
Family
ID=13874012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3085986A Withdrawn JPH04299685A (ja) | 1991-03-27 | 1991-03-27 | 画像処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04299685A (ja) |
-
1991
- 1991-03-27 JP JP3085986A patent/JPH04299685A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100363061B1 (ko) | 텔레비전수상기용비트맵형온스크린디스플레이장치 | |
KR920001931A (ko) | 인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법 | |
EP0298243B1 (en) | A computer video demultiplexer | |
KR100194922B1 (ko) | 화면비 변환장치 | |
JP2975796B2 (ja) | 文字表示装置 | |
JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
KR100316499B1 (ko) | 영상신호처리회로 | |
US6919902B2 (en) | Method and apparatus for fetching pixel data from memory | |
US6008854A (en) | Reduced video signal processing circuit | |
JPH04299685A (ja) | 画像処理回路 | |
US4677432A (en) | Display apparatus | |
KR100386045B1 (ko) | 영상신호처리회로 | |
JPS6258016B2 (ja) | ||
JPH04299686A (ja) | 画像処理回路 | |
JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
JP2000125222A (ja) | オンスクリーンディスプレイ装置 | |
JP2817154B2 (ja) | 静止画受信装置 | |
KR100331797B1 (ko) | 디지털 티브이의 메모리 제어 장치 | |
KR100662422B1 (ko) | 데이터 방송 스케일링 장치 및 이를 이용한 스케일링 방법 | |
JPS6122391A (ja) | 表示装置の複写制御方式 | |
KR0132262Y1 (ko) | 영상 수평보간 회로 | |
JPH08305329A (ja) | 信号処理装置 | |
KR920002535B1 (ko) | 픽처-인-픽처에서의 수직방향 확대회로 | |
JPS6327504Y2 (ja) | ||
JPH11341388A (ja) | 2画面表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |