JPH04298046A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04298046A JPH04298046A JP6327791A JP6327791A JPH04298046A JP H04298046 A JPH04298046 A JP H04298046A JP 6327791 A JP6327791 A JP 6327791A JP 6327791 A JP6327791 A JP 6327791A JP H04298046 A JPH04298046 A JP H04298046A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor layer
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000011109 contamination Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 145
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- -1 After that Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明半導体装置の製造方法は、
薄膜トランジスタなどにおけるパターニング及び高エネ
ルギー線を使用したプロセス技術に関する。[Industrial Application Field] The method for manufacturing a semiconductor device of the present invention includes:
This field relates to patterning in thin film transistors and process technology using high energy beams.
【0002】0002
【従来の技術】近年、薄膜トランジスタは、シリコン系
の材料を使用したことによる信頼性の向上により多くの
商品に応用されるに至っている。2. Description of the Related Art In recent years, thin film transistors have been applied to many products due to improved reliability due to the use of silicon-based materials.
【0003】特に、薄膜トランジスタの性能として重要
な高い電子移動度が得られることから、その半導体材料
には多結晶シリコンが広く利用されている。多結晶シリ
コンの製法としては、熱CVD法によって形成するもの
の他に、レーザなどの高エネルギー線を非晶質シリコン
に照射することによりこれを多結晶化させて製造する方
法などがある。In particular, polycrystalline silicon is widely used as a semiconductor material because it provides high electron mobility, which is important for the performance of thin film transistors. Methods for producing polycrystalline silicon include, in addition to forming it by thermal CVD, a method in which amorphous silicon is polycrystallized by irradiating it with high-energy rays such as a laser beam.
【0004】図7は、従来の多結晶シリコンによる薄膜
トランジスタの製造方法を説明するための工程別素子構
造図である。同図(a)に示す工程では、絶縁性基板(
1)上に真性の非晶質シリコン(2)を成膜した後、有
機材料からなるホトレジスト(3)をパターン形成し、
その後リン(P)をドーピングした非晶質シリコン(4
)を形成する。FIG. 7 is a step-by-step device structure diagram for explaining a conventional method for manufacturing a thin film transistor using polycrystalline silicon. In the process shown in FIG.
1) After forming a film of intrinsic amorphous silicon (2) on top, patterning a photoresist (3) made of an organic material,
After that, phosphorus (P)-doped amorphous silicon (4
) to form.
【0005】次に、同図(b)に示す工程では、ホトレ
ジスト(3)を除去することによって該ホトレジスト(
3)上の非晶質シリコン(4)をリフト・オフにより除
去し、パターニングする。Next, in the step shown in FIG. 3(b), the photoresist (3) is removed.
3) The amorphous silicon (4) above is removed by lift-off and patterned.
【0006】同図(c)に示す工程では、基板(1)上
の真性非晶質シリコン(2)及びリンを含有した非晶質
シリコン(4)にレーザ(5)を照射し、これらを多結
晶化する。
非晶質シリコン(4)が重畳形成された真性非晶質シリ
コン(2)には、その多結晶化の際、非晶質シリコン(
4)に含有されているリンが真性非晶質シリコン(2)
に拡散し、n形多結晶シリコン(6)となる。一方、非
晶質シリコン(4)が積層されていない真性非晶質シリ
コン(2)の部分は、斯様な拡散が発生しないことから
真性の多結晶シリコン(7)となる。n形多結晶シリコ
ン(6)は後工程で当該薄膜トランジスタのオーミック
コンタクト領域となる。In the step shown in FIG. 2(c), a laser (5) is irradiated onto the intrinsic amorphous silicon (2) and the phosphorous-containing amorphous silicon (4) on the substrate (1), thereby Becomes polycrystalline. Intrinsic amorphous silicon (2) on which amorphous silicon (4) is superimposed has amorphous silicon (2) during its polycrystallization.
The phosphorus contained in 4) is intrinsic amorphous silicon (2)
and becomes n-type polycrystalline silicon (6). On the other hand, the portion of the intrinsic amorphous silicon (2) on which the amorphous silicon (4) is not laminated becomes intrinsic polycrystalline silicon (7) because such diffusion does not occur. The n-type polycrystalline silicon (6) becomes an ohmic contact region of the thin film transistor in a later step.
【0007】そして、同図(d)に示す工程では、薄膜
トランジスタとしてのゲート絶縁膜及びパッシベーショ
ン膜としてのシリコン酸化膜(8)、そしてゲート電極
(9)、ソース電極(10)さらにドレイン電極(11
)を形成する。In the step shown in FIG. 2D, a silicon oxide film (8) as a gate insulating film and a passivation film as a thin film transistor, a gate electrode (9), a source electrode (10), and a drain electrode (11) are formed.
) to form.
【0008】このように、従来の製法によれば、このリ
フト・オフ及びレーザ照射による不純物元素の拡散によ
って、微細なチャンネル長の形成、ソース領域及びドレ
イン領域のオーミックコンタクト部の形成が行われてい
る。As described above, according to the conventional manufacturing method, the lift-off and diffusion of impurity elements by laser irradiation form a fine channel length and form ohmic contacts in the source and drain regions. There is.
【0009】斯る従来例については、応用電子物性分科
会研究報告No.432.第31頁〜第36頁(応用物
理学会.1990年1月12日)に詳細に記載されてい
る。[0009] Regarding such a conventional example, the Applied Electronic Materials Subcommittee Research Report No. 432. It is described in detail on pages 31 to 36 (Japan Society of Applied Physics, January 12, 1990).
【0010】0010
【発明が解決しようとする課題】然し乍ら、前述した従
来の製法には種々の問題がある。[Problems to be Solved by the Invention] However, the conventional manufacturing method described above has various problems.
【0011】まず第1に、有機材料からなるホトレジス
ト(3)が非晶質シリコン(4)の形成の際にその形成
装置内に入れられることとなり、その装置内の汚染を引
き起す。このことは、同時にこの半導体装置自体をも汚
染し、その特性劣化を引き起こす要因となる。First of all, the photoresist (3) made of an organic material is introduced into the forming apparatus during the formation of the amorphous silicon (4), causing contamination within the apparatus. This also contaminates the semiconductor device itself, causing deterioration of its characteristics.
【0012】第2に、ホトレジスト(3)を除去する薬
剤が、該ホトレジスト(3)に被着されている非晶質シ
リコンの表面をリフト・オフの際に侵し、その表面で形
成される界面特性を劣化させることになる。Second, the chemical for removing the photoresist (3) attacks the surface of the amorphous silicon adhered to the photoresist (3) during lift-off, and the interface formed on the surface is This will cause the characteristics to deteriorate.
【0013】第3に、レーザ照射による非晶質シリコン
の多結晶化の工程では、そのレーザが、チャンネル部及
びソース、ドレイン部のいずれの場所にもほぼ均等に照
射されることから、各部にあった適切な強度の照射を行
うことができない。Thirdly, in the process of polycrystallizing amorphous silicon by laser irradiation, the laser is irradiated almost uniformly to the channel portion, source, and drain portions, so that each portion is It is not possible to perform irradiation with appropriate intensity.
【0014】第4に、通常、レーザなどの高エネルギー
線が照射されると、半導体の表面は荒れ、たとえその表
面に高品質なゲート絶縁膜を形成しても、良好な界面特
性を得ることができない。Fourthly, when a semiconductor is irradiated with a high-energy beam such as a laser beam, the surface of the semiconductor becomes rough, and even if a high-quality gate insulating film is formed on the surface, it is difficult to obtain good interface characteristics. I can't.
【0015】以上の事柄を鑑み本発明製造方法の目的と
するところは、リフト・オフ工程での半導体装置の汚染
を防止するとともに、高エネルギー線の照射によるチャ
ンネル部へのダメージが低減し得る半導体装置の製造方
法を提供することにある。In view of the above, the purpose of the manufacturing method of the present invention is to prevent contamination of the semiconductor device during the lift-off process and to reduce damage to the channel portion due to irradiation with high-energy rays. An object of the present invention is to provide a method for manufacturing a device.
【0016】[0016]
【課題を解決するための手段】本発明半導体装置の製造
方法の特徴とするところは、基板上に半導体層を形成し
、該半導体層上に、同一のパターン形状を有する第1の
絶縁膜と、該第1の絶縁膜と組成が異なる第2の絶縁膜
とを、この順序で形成する工程と、前記第1及び第2の
絶縁膜が含まれるように、前記半導体層の表面上に導電
型決定不純物を含有する膜を形成する工程と、前記第2
の絶縁膜を除去することにより、該絶縁膜上に被着形成
された前記膜をリフト・オフにより除去する工程と、前
記第1の絶縁膜及び前記膜に高エネルギー線を照射する
工程、とからなることにあり、又、本発明半導体装置の
製造方法の特徴とするところは、基板の主面上に半導体
層を形成し、該半導体層上に同一のパターン形状を有す
る、第1の絶縁膜、金属膜そして、該第1の絶縁膜と組
成が異なる第2の絶縁膜とからなる積層体をこの順序で
形成する工程と、前記積層体が含まれるように、前記半
導体層の表面上に導電型決定不純物を含有する膜を形成
する工程と、前記第2の絶縁膜を除去することにより、
該絶縁膜上に被着形成された前記膜をリフト・オフによ
り除去する工程と、前記金属膜及び前記膜に高エネルギ
ー線を前記主面側から照射する工程、とからなることに
ある。[Means for Solving the Problems] The method for manufacturing a semiconductor device of the present invention is characterized in that a semiconductor layer is formed on a substrate, and a first insulating film having the same pattern shape is formed on the semiconductor layer. , forming a second insulating film having a different composition from the first insulating film in this order; and forming a conductive film on the surface of the semiconductor layer so that the first and second insulating films are included. forming a film containing type-determining impurities;
a step of removing the film deposited on the insulating film by lift-off; and a step of irradiating the first insulating film and the film with high-energy radiation. The method for manufacturing a semiconductor device of the present invention is characterized in that a semiconductor layer is formed on the main surface of a substrate, and a first insulating layer having the same pattern shape is formed on the semiconductor layer. a step of forming, in this order, a laminate consisting of a film, a metal film, and a second insulating film having a composition different from that of the first insulating film; forming a film containing a conductivity type determining impurity, and removing the second insulating film,
The method includes the steps of removing the film deposited on the insulating film by lift-off, and irradiating the metal film and the film with high-energy radiation from the main surface side.
【0017】[0017]
【作用】本発明製造方法によれば、基板上に形成された
半導体層に、同一のパターン形状を有する第1及び第2
の絶縁膜を形成する。これにより、その第2の絶縁膜は
、後工程で形成する導電型決定不純物を含有する膜のリ
フト・オフ用材料として使用でき、さらにその第1の絶
縁膜は、後工程で照射される高エネルギー線に対して、
その絶縁膜の下部に位置する非晶質半導体の多結晶化条
件を穏やかなものとする。[Operation] According to the manufacturing method of the present invention, first and second semiconductor layers having the same pattern shape are formed on a semiconductor layer formed on a substrate.
form an insulating film. As a result, the second insulating film can be used as a lift-off material for a film containing conductivity type determining impurities that will be formed in a later process, and the first insulating film can be For energy rays,
Polycrystalline conditions for the amorphous semiconductor located below the insulating film are moderated.
【0018】又、第1及び第2の絶縁膜の間に金属膜を
配置することによって、非晶質半導体への高エネルギー
線の照射を防止しえる。Furthermore, by disposing a metal film between the first and second insulating films, it is possible to prevent the amorphous semiconductor from being irradiated with high-energy rays.
【0019】[0019]
【実施例】図1及び図2は、本発明製造方法の第1の実
施例である半導体装置の製造工程別素子構造図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 and 2 are element structure diagrams for each manufacturing process of a semiconductor device, which is a first embodiment of the manufacturing method of the present invention.
【0020】図1(a)に示す工程では、石英や、セラ
ミックスなどからなる基板(21)の一主面上に減圧C
VD法による非晶質シリコンからなる半導体層(22)
を1000Å形成した後、プラズマCVD法によって形
成されたシリコン窒化膜からなる第1の絶縁膜(23)
及び、該第1の絶縁膜(23)と組成の異なるシリコン
酸化膜からなる第2の絶縁膜(24)を夫々200Å,
1μmの膜厚で順次形成する。In the step shown in FIG. 1(a), reduced pressure C is applied onto one main surface of a substrate (21) made of quartz, ceramics, etc.
Semiconductor layer (22) made of amorphous silicon by VD method
1000 Å thick, a first insulating film (23) made of silicon nitride film formed by plasma CVD method.
A second insulating film (24) made of a silicon oxide film having a composition different from that of the first insulating film (23) is formed with a thickness of 200 Å, respectively.
The layers are sequentially formed to a thickness of 1 μm.
【0021】同図(b)に示す工程では、第1の絶縁膜
(23)及び第2の絶縁膜(24)を含むように、導電
型決定不純物であるリンをドーピングした非晶質シリコ
ンからなる膜(25)を、プラズマCVD法にて半導体
層(22)上に300Å形成する。In the step shown in FIG. 2(b), amorphous silicon doped with phosphorus, which is a conductivity type determining impurity, is formed to include a first insulating film (23) and a second insulating film (24). A film (25) having a thickness of 300 Å is formed on the semiconductor layer (22) by plasma CVD.
【0022】この工程によれば、絶縁膜として従来の有
機材料からなるホトレジストを使用しないことから、膜
(25)の形成に使用するプラズマCVD装置では、そ
の有機材料による汚染が発生せず、同時に当該半導体装
置の信頼性の向上がなし得ることとなる。According to this process, since a conventional photoresist made of an organic material is not used as an insulating film, the plasma CVD equipment used to form the film (25) is free from contamination due to the organic material, and at the same time This makes it possible to improve the reliability of the semiconductor device.
【0023】次に、同図(c)に示す工程では、第2の
絶縁膜(24)を除去することにより、膜(25)をリ
フト・オフによりパターニングする。Next, in the step shown in FIG. 4C, the second insulating film (24) is removed and the film (25) is patterned by lift-off.
【0024】シリコン酸化膜とシリコン窒化膜とでは、
ウエットエッチング又は、ドライエッチングによって容
易に選択エッチングを行うことが可能で、特に第1の絶
縁膜と第2の絶縁膜との組成を異ならしめたものとする
ことによって、この選択エッチングを容易に行うことが
できる。[0024] The silicon oxide film and the silicon nitride film are
Selective etching can be easily performed by wet etching or dry etching, and in particular, this selective etching can be easily performed by making the first insulating film and the second insulating film have different compositions. be able to.
【0025】斯る工程では、このリフト・オフで使用す
る前記第2の絶縁膜(24)のエッチング液は、その半
導体層(22)が第1の絶縁膜(23)によって覆われ
ていることから、直接その半導体層(22)と接するこ
とがなく該半導体層に損傷を与えることがない。[0025] In this step, the etching solution for the second insulating film (24) used in this lift-off is such that the semiconductor layer (22) is covered with the first insulating film (23). Therefore, it does not come into direct contact with the semiconductor layer (22) and does not damage the semiconductor layer.
【0026】そして、同図(d)示す工程では、前記主
面側からエキシマレーザなどの高エネルギー線(26)
を照射し、膜(25)及び半導体層(22)を多結晶化
するとともに、その膜(25)に含まれていたリンを半
導体層(22)に拡散させる。In the step shown in FIG. 2(d), a high energy beam (26) such as an excimer laser is emitted from the main surface side.
is irradiated to polycrystallize the film (25) and the semiconductor layer (22), and at the same time, the phosphorus contained in the film (25) is diffused into the semiconductor layer (22).
【0027】この工程によって、半導体層(22)及び
膜(25)の積層部分は、リンがドーピングされた多結
晶半導体(27)(27)となり、又、第1の絶縁膜(
23)の下部に位置する半導体層(22)は、真性の多
結晶半導体(28)となる。
尚、本工程では、後工程でチャンネル部となる多結晶半
導体(28)は、前記第1の絶縁膜(23)を介して高
エネルギー線(26)が照射されることとなることから
、他の部分、即ち多結晶半導体(27)と比較して、そ
の照射条件は穏やかなものとなる。Through this step, the laminated portion of the semiconductor layer (22) and the film (25) becomes a phosphorous-doped polycrystalline semiconductor (27) (27), and the first insulating film (
The semiconductor layer (22) located below 23) becomes an intrinsic polycrystalline semiconductor (28). Note that in this step, the polycrystalline semiconductor (28), which will become a channel portion in a later step, will be irradiated with the high-energy rays (26) through the first insulating film (23). The irradiation conditions are milder than that of the polycrystalline semiconductor (27).
【0028】更に又、このことは、その絶縁膜(23)
と多結晶半導体(28)の界面にその高エネルギー線に
よる荒れを発生させず、良好な半導体−絶縁物間の接合
が形成できる。Furthermore, this means that the insulating film (23)
A good semiconductor-insulator junction can be formed without causing roughness due to the high-energy rays at the interface between the polycrystalline semiconductor (28) and the polycrystalline semiconductor (28).
【0029】図2(e)に示す工程では、第1の絶縁膜
(23)の下部に位置する部分がチャンネル部となるよ
うにこの絶縁膜(23)上にゲート用の絶縁膜(29)
を形成する。
この絶縁膜(29)は、ゲート用の他にパッシベーショ
ン膜(30)を同時に兼ねさせることもできる。In the step shown in FIG. 2(e), a gate insulating film (29) is formed on the first insulating film (23) so that the lower part of the first insulating film (23) becomes a channel part.
form. This insulating film (29) can also be used not only as a gate but also as a passivation film (30).
【0030】そして、同図(f)に示す工程では、多結
晶半導体(27)(27)上にドレイン電極(31)と
ソース電極(32)を、ゲート絶縁膜(29)上にゲー
ト電極(33)を、クロムまたはアルミニュームからな
る金属膜を蒸着法によって形成した。In the step shown in FIG. 3(f), a drain electrode (31) and a source electrode (32) are formed on the polycrystalline semiconductor (27), and a gate electrode (32) is formed on the gate insulating film (29). 33), a metal film made of chromium or aluminum was formed by vapor deposition.
【0031】斯様な製造方法によれば、前述のごとく有
機材料による半導体装置の汚染が発生しないことから素
子自体の信頼性の向上が実現でき、又リフト・オフのた
めに使用される第2の絶縁膜と、高エネルギー線照射の
際の衝撃緩和として機能する第1の絶縁膜とが同一のパ
ターン形状であることから、チャンネル部の微細加工の
要請にも応えることができる。According to such a manufacturing method, the reliability of the device itself can be improved because the semiconductor device is not contaminated by the organic material as described above, and the second semiconductor device used for lift-off can be improved. Since the insulating film and the first insulating film, which functions as a shock absorber during high-energy beam irradiation, have the same pattern shape, it is possible to meet the requirements for microfabrication of the channel portion.
【0032】図3及び図4は本発明製造方法を説明する
第2の実施例である半導体装置の製造工程別素子構造図
である。FIGS. 3 and 4 are element structure diagrams for each manufacturing process of a semiconductor device, which is a second embodiment of the manufacturing method of the present invention.
【0033】本例は、第1の実施例と比較して第1の絶
縁膜と第2の絶縁膜との間に金属膜を介していることの
みが異なっている。その工程手順は以下の通りである。This example differs from the first example only in that a metal film is interposed between the first insulating film and the second insulating film. The process steps are as follows.
【0034】図3(a)に示す工程では、石英からなる
基板(41)上に減圧CVD法によって形成した非晶質
シリコンからなる半導体層(42)を成膜した後、シリ
コン窒化膜からなる第1の絶縁膜(43)、クロムから
なる金属膜(44)そしてシリコン酸化膜からなる第2
の絶縁膜(45)を順次成膜させた積層体を形成する。In the step shown in FIG. 3(a), a semiconductor layer (42) made of amorphous silicon is formed by low pressure CVD on a substrate (41) made of quartz, and then a semiconductor layer (42) made of a silicon nitride film is formed. A first insulating film (43), a metal film (44) made of chromium, and a second film made of silicon oxide.
A laminate is formed by sequentially depositing insulating films (45).
【0035】本例では、このシリコン窒化膜及びシリコ
ン酸化膜をプラズマCVD法によって形成しており、そ
の膜厚は200Åと1μmであり、又金属膜(44)は
200Åである。In this example, the silicon nitride film and silicon oxide film are formed by the plasma CVD method, and their film thicknesses are 200 Å and 1 μm, and the metal film (44) is 200 Å thick.
【0036】次に、同図(b)に示す工程では、この積
層体を含むように、半導体層(42)上に導電型決定不
純物であるリンをドーピングした非晶質シリコンからな
る膜(46)をプラズマCVD法にて形成する。Next, in the step shown in FIG. 4B, a film (46) made of amorphous silicon doped with phosphorus, which is a conductivity type determining impurity, is formed on the semiconductor layer (42) so as to include this stacked body. ) is formed by plasma CVD method.
【0037】同図(c)に示す工程では、第2の絶縁膜
(45)を除去することによって、その膜(46)をリ
フト・オフによりパターニングする。In the step shown in FIG. 4C, the second insulating film (45) is removed and the film (46) is patterned by lift-off.
【0038】そして、図4(d)に示す工程では、膜形
成面側からレーザによる高エネルギー線(47)を照射
し、半導体層(42)と膜(46)を多結晶化する。本
例でも、半導体層(42)と膜(46)の積層部分は、
リンがドーピングされた多結晶半導体(48)となるこ
とについては、第1の実施例と同様であるものの、本例
の特徴としては、第1の絶縁膜(43)上に金属膜(4
4)を配していることから、高エネルギー線(47)を
照射してもそれが半導体層(42)にまで到達できず初
期の非晶質半導体(42a)の状態で保持されることと
なる。In the step shown in FIG. 4(d), the semiconductor layer (42) and the film (46) are polycrystallized by irradiating the film-forming surface with a high-energy laser beam (47). In this example as well, the laminated portion of the semiconductor layer (42) and the film (46) is
Although the phosphorus-doped polycrystalline semiconductor (48) is the same as the first example, the feature of this example is that the metal film (48) is formed on the first insulating film (43).
4), even if the high energy rays (47) are irradiated, they will not reach the semiconductor layer (42) and will remain in the initial amorphous semiconductor (42a) state. Become.
【0039】最後に同図(e)に示す工程では、金属膜
(44)を除去した後、第1の実施例と同様にゲート用
絶縁膜(49)、ゲート金属膜(50)、ソース用金属
膜(51)そして、ドレイン用金属膜(52)を形成す
る。Finally, in the step shown in FIG. 4(e), after removing the metal film (44), the gate insulating film (49), gate metal film (50), and source film are removed as in the first embodiment. A metal film (51) and a drain metal film (52) are formed.
【0040】本例によれば、有機材料をリフト・オフと
して使用しないことによる前記汚染の発生が防止し得る
ことの他に、第1の絶縁膜、第2の絶縁膜及び金属膜が
同一形状のパターンで形成されていることからチャンネ
ル部の微細加工が可能であり、且つそのチャンネル部に
相当する部分の非晶質半導体を多結晶化させることなく
半導体装置を製作することができるという特徴を有して
いる。According to this example, in addition to being able to prevent the occurrence of contamination due to not using an organic material as a lift-off, the first insulating film, the second insulating film, and the metal film have the same shape. Because it is formed with a pattern of have.
【0041】特に、そのチャンネル部に非晶質半導体を
使用すると、該非晶質半導体の高抵抗という特徴を活か
せ、その結果、薄膜トランジスタとしてのオフ時のリー
ク電流が低減できる。In particular, when an amorphous semiconductor is used for the channel portion, the characteristic of high resistance of the amorphous semiconductor can be utilized, and as a result, leakage current when the thin film transistor is turned off can be reduced.
【0042】図5及び図6は、本発明製造方法の第3の
実施例である半導体装置の工程別素子構造図である。FIGS. 5 and 6 are process-by-step element structure diagrams of a semiconductor device which is a third embodiment of the manufacturing method of the present invention.
【0043】図5(a)に示す工程では、透光性絶縁基
板(61)の一主面上にプラズマCVD法によって非晶
質シリコンからなる半導体層(62)を形成し、次に第
1の絶縁膜(63)、金属膜(64)及び第2の絶縁膜
(65)を順次積層形成した後、これらが同一形状とな
るようにパターニングする。半導体層(62)の膜厚は
1000Åであり、その他の絶縁膜(63)(65)及
び金属膜(64)は、いずれも500Åである。In the step shown in FIG. 5(a), a semiconductor layer (62) made of amorphous silicon is formed on one main surface of a transparent insulating substrate (61) by plasma CVD, and then a first After the insulating film (63), the metal film (64), and the second insulating film (65) are sequentially laminated, they are patterned to have the same shape. The semiconductor layer (62) has a thickness of 1000 Å, and the other insulating films (63) (65) and metal film (64) each have a thickness of 500 Å.
【0044】同図(b)に示す工程では、膜の形成側か
らレーザによる高エネルギー線(66)を照射し、表面
に露出している半導体層(62)を多結晶半導体(67
)に変質させる。斯る工程においては、第1の絶縁膜(
63)及び金属膜(64)で覆われている部分の半導体
(62a)は高エネルギー線による照射が行なわれない
ことから、多結晶化は起こらない。In the step shown in FIG. 6(b), a high energy beam (66) from a laser is irradiated from the side where the film is formed, and the semiconductor layer (62) exposed on the surface is transformed into a polycrystalline semiconductor (67).
). In such a process, the first insulating film (
63) and the portion of the semiconductor (62a) covered with the metal film (64) is not irradiated with high energy rays, so polycrystallization does not occur.
【0045】次に、同図(c)に示す工程では、導電型
決定不純物であるリンがドーピングされた膜厚300Å
の非晶質シリコンからなる膜(68)を形成する。この
場合、この膜(68)の膜厚を薄くすることにより、第
1及び第2の絶縁膜と金属膜との積層体がつくるパター
ンの境界では、その積層体の膜厚による段差によってそ
の膜(68)の膜切れが発生する。Next, in the step shown in FIG. 3(c), a film doped with phosphorus, which is a conductivity type determining impurity, is formed to a thickness of 300 Å.
A film (68) made of amorphous silicon is formed. In this case, by reducing the thickness of this film (68), at the boundary of the pattern formed by the laminate of the first and second insulating films and the metal film, the layer is (68) film breakage occurs.
【0046】特に、本例では、金属膜(64)がこの半
導体装置のゲート金属膜として使用することから、膜(
68)とこの金属膜(64)とが電気的に接続しないよ
うに、第1の絶縁膜(63)の膜厚を十分厚く形成する
ことが重要である。In particular, in this example, since the metal film (64) is used as the gate metal film of this semiconductor device, the film (64) is used as the gate metal film of this semiconductor device.
It is important to form the first insulating film (63) sufficiently thick so that the metal film (68) and the metal film (64) are not electrically connected.
【0047】そして、図6(d)に示す工程では、第2
の絶縁膜(65)を除去することによって、該絶縁膜上
に被着形成されていた膜(68)をリフト・オフによっ
て除去し、この膜(68)をパターニングする。Then, in the step shown in FIG. 6(d), the second
By removing the insulating film (65), the film (68) deposited on the insulating film is removed by lift-off, and this film (68) is patterned.
【0048】次に、同図(e)に示す工程では、基板(
61)の他主面から、高エネルギー線(69)を照射し
、多結晶半導体(67)、膜(68)及び先の工程で多
結晶化されなかった半導体(62a)の部分について多
結晶化を行う。特に、本工程では、この多結晶化と同時
に膜(68)中のリンが多結晶半導体(67)に拡散し
、該膜(68)と積層している多結晶半導体(67)に
導電性を持たせることとなる。斯る部分の多結晶半導体
は、後工程でのソース領域(70)、ドレイン領域(7
1)としてのオーミック接触部として機能する。Next, in the step shown in the same figure (e), the substrate (
61) A high-energy beam (69) is irradiated from the other main surface to polycrystallize the polycrystalline semiconductor (67), the film (68), and the portion of the semiconductor (62a) that was not polycrystallized in the previous step. I do. In particular, in this step, phosphorus in the film (68) diffuses into the polycrystalline semiconductor (67) at the same time as this polycrystallization, imparting conductivity to the polycrystalline semiconductor (67) laminated with the film (68). I will have to have it. The polycrystalline semiconductor in these parts will be used as a source region (70) and a drain region (70) in a later process.
1) It functions as an ohmic contact part.
【0049】そして、最後に同図(f)に示す工程では
、ソース領域(70)及びドレイン領域(71)に対応
するように金属電極を形成し、ソース電極(72)とド
レイン電極(73)とする。Finally, in the step shown in FIG. 6(f), metal electrodes are formed to correspond to the source region (70) and drain region (71), and the source electrode (72) and drain electrode (73) are shall be.
【0050】この第3の実施例は、有機材料をリフト・
オフとして使用しないことによる前記汚染防止が可能で
あることに加えて、チャンネル部の半導体層の多結晶化
が、ソース、ドレイン領域の多結晶化とは別個の高エネ
ルギー線照射によって行うこととなるため、そのチャン
ネル部に適したエネルギー強度でその照射を行うことが
可能となる。This third embodiment lifts the organic material.
In addition to being able to prevent the above-mentioned contamination by not using it as an off-state, polycrystallization of the semiconductor layer in the channel region is performed by high-energy ray irradiation separately from polycrystallization of the source and drain regions. Therefore, it becomes possible to irradiate the channel portion with an energy intensity suitable for the channel portion.
【0051】さらに、本例では、第1及び第2の絶縁膜
間に配置された金属膜を、半導体装置のゲート金属膜と
して使用することができるという特徴を有している。Furthermore, this example has the feature that the metal film disposed between the first and second insulating films can be used as a gate metal film of a semiconductor device.
【0052】尤も、必ずしもこの金属膜をゲート金属膜
として使用することによってのみ、本発明製造方法の効
果を呈するものではなく、高エネルギー線の照射の際の
斯る照射阻止用の膜として使用した後は、これを除去し
、新たにゲート金属膜を形成してもよいということは言
うまでもない。この場合においては、第1の絶縁膜を本
例の如く厚くする必要はなく、第1の実施例のような比
較的薄い膜であってもよい。However, the effects of the manufacturing method of the present invention are not necessarily achieved only by using this metal film as a gate metal film, and the use of this metal film as a film for blocking irradiation during irradiation with high-energy rays does not necessarily mean that the effect of the manufacturing method of the present invention is exhibited only by using this metal film as a gate metal film. Needless to say, this may be removed afterwards and a new gate metal film may be formed. In this case, the first insulating film does not need to be as thick as in this example, and may be a relatively thin film as in the first embodiment.
【0053】尚、前述したいずれの実施例でも、基板上
に形成される半導体層として非晶質シリコンを使用した
が、本発明はこれに限らず例えば多結晶半導体層を使用
してもよい。即ち、初期に形成される半導体層は、半導
体装置のチャンネル部として機能することとなるために
、チャンネル部として最適な多結晶半導体層を予め当初
から形成しておき、以後の工程を行ってもよい。In each of the embodiments described above, amorphous silicon was used as the semiconductor layer formed on the substrate, but the present invention is not limited to this, and for example, a polycrystalline semiconductor layer may be used. That is, since the semiconductor layer formed initially will function as the channel part of the semiconductor device, a polycrystalline semiconductor layer optimal for the channel part is formed in advance from the beginning, and even if subsequent steps are performed, good.
【0054】この様な場合であっては、第1の実施例で
は、第1の絶縁膜がこの多結晶半導体層に被着形成され
ていることから、工程途中に照射される高エネルギー線
による影響を緩和することができ、第2の実施例の場合
では、第1の絶縁膜に加えて金属膜を有することから、
この多結晶半導体層には何ら影響を与えない。更に第3
の実施例では膜形成側からの高エネルギー線照射につい
ては、第2の実施例と同様に何ら影響を与えないし、そ
の膜形成側と反対の側からのその照射については、この
多結晶半導体層がすでに最適なものとなっていることか
ら行う必要がないこととなる。In such a case, in the first embodiment, since the first insulating film is deposited on this polycrystalline semiconductor layer, the high-energy rays irradiated during the process may cause damage. In the case of the second embodiment, since the metal film is included in addition to the first insulating film, the influence can be alleviated.
This has no effect on this polycrystalline semiconductor layer. Furthermore, the third
In this embodiment, the high-energy ray irradiation from the film formation side has no effect as in the second embodiment, and the irradiation from the side opposite to the film formation side does not affect the polycrystalline semiconductor layer. There is no need to do this since it is already optimal.
【0055】実施例では、高エネルギー線としては、レ
ーザの他に電子線、赤外線やイオンビーム等を使用して
も行うことができる。また、実施例では、導電型決定不
純物を含有した膜として、リンを含んだ非晶質シリコン
を使用したが、本発明はこれに限るものではなく、不純
物としてボロンなどを使用してもよく、更には導電型決
定不純物を含んだシリコンガラスからなるスピンオンソ
ースまたは多結晶シリコンなどを使用しても良い。In the embodiment, as the high energy beam, in addition to a laser, an electron beam, an infrared ray, an ion beam, etc. can also be used. Further, in the embodiment, amorphous silicon containing phosphorus was used as the film containing the conductivity type determining impurity, but the present invention is not limited to this, and boron or the like may be used as the impurity. Furthermore, a spin-on source made of silicon glass or polycrystalline silicon containing conductivity type determining impurities may be used.
【0056】[0056]
【発明の効果】本発明半導体装置の製造方法によれば、
従来使用されている有機材料からなるホトレジストをリ
フト・オフとして使用しないことから、これによる汚染
が発生しない。[Effects of the Invention] According to the method of manufacturing a semiconductor device of the present invention,
Since the conventionally used photoresist made of an organic material is not used as a lift-off, no contamination is caused by this.
【0057】また、リフト・オフ用の絶縁膜と、高エネ
ルギー線の照射を緩和する絶縁膜とを同一のパターン形
状としていることから、チャンネル部の形成にあっては
その微細化が図れる。Furthermore, since the insulating film for lift-off and the insulating film for mitigating the irradiation of high-energy rays have the same pattern shape, miniaturization can be achieved when forming the channel portion.
【0058】さらに、高エネルギー線が非晶質半導体層
に照射されても、その非晶質半導体層の表面が絶縁膜で
保護されていることから、その高エネルギー線による損
傷が軽減される。Furthermore, even if the amorphous semiconductor layer is irradiated with high-energy rays, damage caused by the high-energy rays is reduced because the surface of the amorphous semiconductor layer is protected by the insulating film.
【0059】これに加えて、第1及び第2の絶縁膜の間
に金属膜を介することによって、チャンネル部の高エネ
ルギー線の照射を阻止することができる。このため、チ
ャンネル部に適した多結晶半導体層又は非晶質半導体層
を使用することができることとなる。In addition, by interposing a metal film between the first and second insulating films, it is possible to prevent the channel portion from being irradiated with high-energy rays. Therefore, a polycrystalline semiconductor layer or an amorphous semiconductor layer suitable for the channel portion can be used.
【図1】本発明半導体装置の製造方法を説明するための
工程別素子構造断面図である。FIG. 1 is a cross-sectional view of an element structure by step for explaining a method of manufacturing a semiconductor device according to the present invention.
【図2】前記半導体装置の製造方法を説明するためのそ
の他の工程の素子構造断面図である。FIG. 2 is a cross-sectional view of an element structure in another step for explaining the method for manufacturing the semiconductor device.
【図3】本発明半導体装置の製造方法を説明するための
工程別素子構造断面図である。FIG. 3 is a cross-sectional view of an element structure by step for explaining a method of manufacturing a semiconductor device according to the present invention.
【図4】前記半導体装置の製造方法を説明するためのそ
の他の工程の素子構造断面図である。FIG. 4 is a cross-sectional view of an element structure in another step for explaining the method for manufacturing the semiconductor device.
【図5】本発明半導体装置の製造方法を説明するための
工程別素子構造断面図である。FIG. 5 is a cross-sectional view of an element structure by step for explaining a method of manufacturing a semiconductor device according to the present invention.
【図6】前記半導体装置の製造方法を説明するためのそ
の他の工程の素子構造断面図である。FIG. 6 is a cross-sectional view of an element structure in another step for explaining the method for manufacturing the semiconductor device.
【図7】従来の半導体装置の製造方法を説明するための
工程別素子構造断面図である。FIG. 7 is a cross-sectional view of an element structure by step for explaining a conventional method of manufacturing a semiconductor device.
(21)──基板 (22)──半導体層 (23)──第1の絶縁膜 (24)──第2の絶縁膜 (25)──膜 (26)──高エネルギー線 (21)---Substrate (22) ---Semiconductor layer (23) ---first insulating film (24) ---Second insulating film (25) ---membrane (26)──High energy rays
Claims (2)
層上に、同一のパターン形状を有する第1の絶縁膜と、
該第1の絶縁膜と組成が異なる第2の絶縁膜とを、この
順序で形成する工程と、前記第1及び第2の絶縁膜が含
まれるように、前記半導体層の表面上に導電型決定不純
物を含有する膜を形成する工程と、前記第2の絶縁膜を
除去することにより、該絶縁膜上に被着形成された前記
膜をリフト・オフにより除去する工程と、前記第1の絶
縁膜及び前記膜に高エネルギー線を照射する工程、とか
らなることを特徴とする半導体装置の製造方法。1. A semiconductor layer is formed on a substrate, a first insulating film having the same pattern shape on the semiconductor layer,
forming a second insulating film having a different composition from the first insulating film in this order; and forming a conductive layer on the surface of the semiconductor layer so that the first and second insulating films are included a step of forming a film containing a determined impurity; a step of removing the film deposited on the insulating film by removing the second insulating film; and a step of removing the film deposited on the insulating film by lift-off; A method for manufacturing a semiconductor device, comprising the steps of: irradiating an insulating film and the film with high-energy rays.
半導体層上に同一のパターン形状を有する、第1の絶縁
膜、金属膜そして、該第1の絶縁膜と組成が異なる第2
の絶縁膜とからなる積層体をこの順序で形成する工程と
、前記積層体が含まれるように、前記半導体層の表面上
に導電型決定不純物を含有する膜を形成する工程と、前
記第2の絶縁膜を除去することにより、該絶縁膜上に被
着形成された前記膜をリフト・オフにより除去する工程
と、前記金属膜及び前記膜に高エネルギー線を前記主面
側から照射する工程、とからなることを特徴とする半導
体装置の製造方法。2. A semiconductor layer is formed on the main surface of a substrate, a first insulating film, a metal film having the same pattern shape on the semiconductor layer, and a second insulating film having a composition different from that of the first insulating film. 2
forming, in this order, a laminate consisting of an insulating film, a step of forming a film containing a conductivity type determining impurity on the surface of the semiconductor layer so as to include the laminate, and the second insulating film. a step of removing the film deposited on the insulating film by lift-off, and a step of irradiating the metal film and the film with high energy rays from the main surface side. A method for manufacturing a semiconductor device, comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6327791A JPH04298046A (en) | 1991-03-27 | 1991-03-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6327791A JPH04298046A (en) | 1991-03-27 | 1991-03-27 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04298046A true JPH04298046A (en) | 1992-10-21 |
Family
ID=13224660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6327791A Pending JPH04298046A (en) | 1991-03-27 | 1991-03-27 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04298046A (en) |
-
1991
- 1991-03-27 JP JP6327791A patent/JPH04298046A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133620A (en) | Semiconductor device and process for fabricating the same | |
JP3325992B2 (en) | Method for manufacturing semiconductor device | |
US7271041B2 (en) | Method for manufacturing thin film transistor | |
US20120018718A1 (en) | Self-aligned top-gate thin film transistors and method for fabricating same | |
JPH11514152A (en) | Method of manufacturing electronic device including thin film transistor | |
JP2805590B2 (en) | Method for manufacturing semiconductor device | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
US5897345A (en) | Semiconductor device and process for fabricating the same | |
CN109637932B (en) | Thin film transistor and preparation method thereof | |
JP3347340B2 (en) | Method for manufacturing thin film transistor | |
JPH04298046A (en) | Manufacture of semiconductor device | |
JP3141979B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3431653B2 (en) | Method for manufacturing MIS type semiconductor device | |
JP3774278B2 (en) | Method for manufacturing thin film transistor substrate for liquid crystal display device | |
TW200926413A (en) | Thin film transistor and maufacture method thereof | |
JP3358284B2 (en) | Method for manufacturing thin film transistor | |
JPH11204802A (en) | Manufacturing thin film transistor | |
JP2587570B2 (en) | Polycrystalline silicon thin film transistor and method of manufacturing the same | |
JPH1065181A (en) | Semiconductor device and its manufacture | |
EP0955674B1 (en) | Fabrication of hybrid polycrystalline and amorphous silicon structures | |
JPH09326495A (en) | Thin film transistor and its manufacturing method | |
JP2000150907A (en) | Manufacture of semiconductor device | |
JP2871262B2 (en) | Method for manufacturing thin film transistor | |
JPS59150478A (en) | Thin film circuit device | |
JPH0697196A (en) | Semiconductor device and manufacture thereof |