JPH04295296A - モータ駆動回路 - Google Patents
モータ駆動回路Info
- Publication number
- JPH04295296A JPH04295296A JP3058609A JP5860991A JPH04295296A JP H04295296 A JPH04295296 A JP H04295296A JP 3058609 A JP3058609 A JP 3058609A JP 5860991 A JP5860991 A JP 5860991A JP H04295296 A JPH04295296 A JP H04295296A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- trigger signal
- sine wave
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000003786 synthesis reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、モータに加えられる負
荷電圧をオンオフ制御するようにした駆動回路に関する
。詳しくは、この駆動回路におけるラジオノイズの発生
防止を図った回路に関する。
荷電圧をオンオフ制御するようにした駆動回路に関する
。詳しくは、この駆動回路におけるラジオノイズの発生
防止を図った回路に関する。
【０００２】
【従来の技術】従来、モータの制御の方法としてモータ
に印加される電流の時間を制御するパルス幅変調（ＰＷ
Ｍ）が知られている。このＰＷＭ制御は、図５に示すよ
うにモータＭと直列に接続されたパワートランジスタ、
ここでは電界効果トランジスタ（以下、「ＦＥＴ」と言
う）のゲートＧに方形波パルスＳｉｇを印加することに
より、ＦＥＴがオンオフ制御され、モータに流れる電流
の平均値が制御される。
に印加される電流の時間を制御するパルス幅変調（ＰＷ
Ｍ）が知られている。このＰＷＭ制御は、図５に示すよ
うにモータＭと直列に接続されたパワートランジスタ、
ここでは電界効果トランジスタ（以下、「ＦＥＴ」と言
う）のゲートＧに方形波パルスＳｉｇを印加することに
より、ＦＥＴがオンオフ制御され、モータに流れる電流
の平均値が制御される。
【０００３】このような回路において、上記方形波パル
スＳｉｇの周期が短くなった場合、ＦＥＴのターンオフ
の速度は速くなる。このとき方形波のパルスの立ち下が
り及び立ち上がりのような急激な波形変化が生じた場合
、ＦＥＴの制御時に高周波成分が発生して外部機器に影
響を与えことがある。
スＳｉｇの周期が短くなった場合、ＦＥＴのターンオフ
の速度は速くなる。このとき方形波のパルスの立ち下が
り及び立ち上がりのような急激な波形変化が生じた場合
、ＦＥＴの制御時に高周波成分が発生して外部機器に影
響を与えことがある。
【０００４】
【発明が解決しようとする課題】このため、この高周波
成分を除去するためにコンデンサＣ１及び抵抗Ｒ１で形
成された高周波フィルタにて除去しているが、図６のＡ
に示すように完全に滑らからな波形にならず、高周波に
よるラジオノイズが除去しきれない問題あった。
成分を除去するためにコンデンサＣ１及び抵抗Ｒ１で形
成された高周波フィルタにて除去しているが、図６のＡ
に示すように完全に滑らからな波形にならず、高周波に
よるラジオノイズが除去しきれない問題あった。
【０００５】
【課題を解決するための手段】本発明は上述した問題を
解決するために成されたもので、正弦波等の周期曲線を
発生する波形発生手段５と、この周期曲線の最高振幅値
と最低振幅値でトリガ信号を発生するトリガ信号発生手
段６と、前記トランジスタを制御するオンオフ信号の切
替わり時に、前記トリガ信号発生手段にて発生したトリ
ガ信号のタインミングで前記周期曲線の最大振幅値と最
小振幅値の間の波形を前記オンオフ信号に合成する波形
合成手段７を備えたものである。
解決するために成されたもので、正弦波等の周期曲線を
発生する波形発生手段５と、この周期曲線の最高振幅値
と最低振幅値でトリガ信号を発生するトリガ信号発生手
段６と、前記トランジスタを制御するオンオフ信号の切
替わり時に、前記トリガ信号発生手段にて発生したトリ
ガ信号のタインミングで前記周期曲線の最大振幅値と最
小振幅値の間の波形を前記オンオフ信号に合成する波形
合成手段７を備えたものである。
【０００６】
【作用】トリガ信号発生手段６にて波形発生手段５で発
生された周期曲線が最大振幅値と最小振幅値となった時
にトリガ信号を発生し、このトリガ信号が入力される毎
に信号合成手段７がオンオフ信号に波形発生手段５で発
生された周期曲線を合成した信号にてトランジスタを制
御してモータＭに出力する。
生された周期曲線が最大振幅値と最小振幅値となった時
にトリガ信号を発生し、このトリガ信号が入力される毎
に信号合成手段７がオンオフ信号に波形発生手段５で発
生された周期曲線を合成した信号にてトランジスタを制
御してモータＭに出力する。
【０００７】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。２図は本発明を用いたモータＭの駆動回路を示
した全体構成図である。１０は波形発生手段を構成する
正弦波発生回路であり、この正弦波発生回路１０から所
定周波数の正弦波Ｓｉｎが出力されている。この正弦波
発生回路１０には最高値ホールドアンプ１１と最低値ホ
ールドアンプ１２が接続されている。この最高値ホール
ドアンプ１１および最低値ホールドアンプ１２は通常、
コンデサとダイオードで構成されるものであり、この正
弦波発生回路１０で発生された正弦波の最高電圧値と最
低の電圧値をそれぞれ保持する回路である。最高値ホー
ルドアンプ１１は減算回路１３に接続されており、最高
値ホールドアンプ１１の出力電圧ＶＨからオフセット電
圧ΔＶが減算される。また、最低値ホールドアンプ１１
には加算回路１５が接続されており、最低値ホールドア
ンプ１２の出力電圧ＶＬにオフセット電圧ΔＶが加算さ
れる。
明する。２図は本発明を用いたモータＭの駆動回路を示
した全体構成図である。１０は波形発生手段を構成する
正弦波発生回路であり、この正弦波発生回路１０から所
定周波数の正弦波Ｓｉｎが出力されている。この正弦波
発生回路１０には最高値ホールドアンプ１１と最低値ホ
ールドアンプ１２が接続されている。この最高値ホール
ドアンプ１１および最低値ホールドアンプ１２は通常、
コンデサとダイオードで構成されるものであり、この正
弦波発生回路１０で発生された正弦波の最高電圧値と最
低の電圧値をそれぞれ保持する回路である。最高値ホー
ルドアンプ１１は減算回路１３に接続されており、最高
値ホールドアンプ１１の出力電圧ＶＨからオフセット電
圧ΔＶが減算される。また、最低値ホールドアンプ１１
には加算回路１５が接続されており、最低値ホールドア
ンプ１２の出力電圧ＶＬにオフセット電圧ΔＶが加算さ
れる。
【０００８】減算回路１３の出力端子はコンパレータ１
７の反転入力側に接続されており、加算回路１５の出力
端子はコンパレータ１８の正相入力側に接続されている
。そしてコンパレータ１７の正相入力側およびコンパレ
ータ１８の反転入力側にはそれぞれ正弦波発生回路１０
からの出力信号が入力されている。これによってコンパ
レータ１７からは正弦波発生回路１０で発生された正弦
波の最高値にてトリガー信号ＣＬＫＨが発信され、コン
パレータ１８からは正弦波発生回路１０で発生された正
弦波の最低値にてトリガー信号ＣＬＫＬが発信される。 なお、このトリガー信号ＣＬＫＨ，ＣＬＫＬは抵抗ＲＵ
を介して電源電圧ＶＣＣにプルアップされている。
７の反転入力側に接続されており、加算回路１５の出力
端子はコンパレータ１８の正相入力側に接続されている
。そしてコンパレータ１７の正相入力側およびコンパレ
ータ１８の反転入力側にはそれぞれ正弦波発生回路１０
からの出力信号が入力されている。これによってコンパ
レータ１７からは正弦波発生回路１０で発生された正弦
波の最高値にてトリガー信号ＣＬＫＨが発信され、コン
パレータ１８からは正弦波発生回路１０で発生された正
弦波の最低値にてトリガー信号ＣＬＫＬが発信される。 なお、このトリガー信号ＣＬＫＨ，ＣＬＫＬは抵抗ＲＵ
を介して電源電圧ＶＣＣにプルアップされている。
【０００９】１９は信号合成手段を構成する信号切換回
路であり、ＰＷＭ変調の指令信号となる方形波パルスＳ
ｉｇと、正弦波発生回路１０で発生された正弦波と、コ
ンパレータ１７，１８のトリガー信号ＣＬＫＨ，ＣＬＫ
Ｌおよび最高値ホールドアンプ１１と最高値ホールドア
ンプ１２の出力電圧ＶＨ，ＶＬを入力信号とし、差動増
幅回路２０にＯｕｔ信号を出力している。前記信号切換
回路１９は方形波パルスＳｉｇとトリガー信号ＣＬＫＨ
，ＣＬＫＬをタイミング信号として正弦波発生回路１０
で発生された正弦波と最高値ホールドアンプ１１と最低
値ホールドアンプ１２の出力電圧ＶＨ，ＶＬの切り換え
を行う回路であり、図３に示すように２つのフリップフ
ロップ回路ＦＦ１，ＦＦ２と、回路論理回路ＧＥおよび
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３により構成さ
れている。
路であり、ＰＷＭ変調の指令信号となる方形波パルスＳ
ｉｇと、正弦波発生回路１０で発生された正弦波と、コ
ンパレータ１７，１８のトリガー信号ＣＬＫＨ，ＣＬＫ
Ｌおよび最高値ホールドアンプ１１と最高値ホールドア
ンプ１２の出力電圧ＶＨ，ＶＬを入力信号とし、差動増
幅回路２０にＯｕｔ信号を出力している。前記信号切換
回路１９は方形波パルスＳｉｇとトリガー信号ＣＬＫＨ
，ＣＬＫＬをタイミング信号として正弦波発生回路１０
で発生された正弦波と最高値ホールドアンプ１１と最低
値ホールドアンプ１２の出力電圧ＶＨ，ＶＬの切り換え
を行う回路であり、図３に示すように２つのフリップフ
ロップ回路ＦＦ１，ＦＦ２と、回路論理回路ＧＥおよび
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３により構成さ
れている。
【００１０】差動増幅回路２０はオペアンプ２１と利得
を決定する抵抗Ｒ１３ Ｒ２３ Ｒ３３，Ｒ４３と
で構成されており、最低値ホールドアンプ１２の出力電
圧ＶＬの反転入力側に入力され、信号切換回路１９の出
力信号が正相入力側に入力され、出力電圧ＶＬによるオ
フセット電圧を除去している。この差動増幅回路２０の
出力信号は抵抗Ｒ およびコンデンサＣ１にて構成さ
れる高周波除去用のローパスフィルタ２２を介してＥＦ
ＴのゲートＧ側に接続されている。そして、このＦＥＴ
にはモータＭが直列に接続され、ＥＦＴのゲートＧに入
力される信号によって制御される。
を決定する抵抗Ｒ１３ Ｒ２３ Ｒ３３，Ｒ４３と
で構成されており、最低値ホールドアンプ１２の出力電
圧ＶＬの反転入力側に入力され、信号切換回路１９の出
力信号が正相入力側に入力され、出力電圧ＶＬによるオ
フセット電圧を除去している。この差動増幅回路２０の
出力信号は抵抗Ｒ およびコンデンサＣ１にて構成さ
れる高周波除去用のローパスフィルタ２２を介してＥＦ
ＴのゲートＧ側に接続されている。そして、このＦＥＴ
にはモータＭが直列に接続され、ＥＦＴのゲートＧに入
力される信号によって制御される。
【００１１】以上のような構成で、動作について図４の
タイムチャートを使用して説明する。正弦波発生回路１
０から正弦波信号Ｓｉｎが発生され、この正弦波信号Ｓ
ｉｎが最高値ホールドアンプ１１および最低値ホールド
アンプ１２に入力され、正弦波Ｓｉｎの最高電圧値ＶＨ
と最低電圧値ＶＬをそれぞれ電圧保持する。そしてこの
保持された最高電圧値ＶＨを減算回路１１に入力するこ
とによって電圧ΔＶだけ最高電圧値ＶＨから減算した値
がコンパレータ１７のしきい値として反転入力側に入力
され、コンパレータ１７の正相入力側に入力された正弦
波Ｓｉｎと比較されることによって、正弦波Ｓｉｎの正
の頂点位置でトリガー信号ＣＬＫＨが出力されることに
なる。また、最低値ホールドアンプにホールドされた最
低値電圧ＶＬが加算回路１２に入力され、電圧ΔＶだけ
最低電圧値ＶＬに加算した値がコンパレータ１８のしき
い値として正相入力側に入力されて反転入力側に入力さ
れた正弦波と比較することによって正弦波Ｓｉｎの負の
頂点位置でトリガー信号ＣＬＫＬが出力されることにな
る。
タイムチャートを使用して説明する。正弦波発生回路１
０から正弦波信号Ｓｉｎが発生され、この正弦波信号Ｓ
ｉｎが最高値ホールドアンプ１１および最低値ホールド
アンプ１２に入力され、正弦波Ｓｉｎの最高電圧値ＶＨ
と最低電圧値ＶＬをそれぞれ電圧保持する。そしてこの
保持された最高電圧値ＶＨを減算回路１１に入力するこ
とによって電圧ΔＶだけ最高電圧値ＶＨから減算した値
がコンパレータ１７のしきい値として反転入力側に入力
され、コンパレータ１７の正相入力側に入力された正弦
波Ｓｉｎと比較されることによって、正弦波Ｓｉｎの正
の頂点位置でトリガー信号ＣＬＫＨが出力されることに
なる。また、最低値ホールドアンプにホールドされた最
低値電圧ＶＬが加算回路１２に入力され、電圧ΔＶだけ
最低電圧値ＶＬに加算した値がコンパレータ１８のしき
い値として正相入力側に入力されて反転入力側に入力さ
れた正弦波と比較することによって正弦波Ｓｉｎの負の
頂点位置でトリガー信号ＣＬＫＬが出力されることにな
る。
【００１２】この状態で、入力信号切換回路１９で方形
波パルスＳｉｇがハイレベルＨｉ であれば、アナログ
スイッチＳＷ１がオンであり、最高電圧値ＶＨがそのま
ま入力信号切換回路１９の出力として差動増幅回路２０
に入力され、方形波パルスＳｉｇがローレベルＬであれ
ばアナログスイッチＳＷ３がオンであり、最低値電圧Ｖ
Ｌがそのまま入力信号切換回路１９の出力として差動増
幅回路２０に入力される。そして、時間ｔ１ において
方形波パルスＳｉｇの信号がハイレベルＨからローレベ
ルに変化した場合、この方形波パルスＳｉｇの信号変化
に対応し、時間ｔ２にて入力されるトリガ信号ＣＬＫＨ
によってアナログスイッチＳＷ１がオフになり、アナロ
グスイッチＳＷ２がオンとなって正弦波Ｓｉｎの信号に
切り換えられ、時間ｔ３ にて入力されるトリガー信号
ＣＬＫＬによってアナログスイッチＳＷ２がオフになり
、アナログスイッチＳＷ３となって最低値電圧ＶＬに再
び切り換えられる。
波パルスＳｉｇがハイレベルＨｉ であれば、アナログ
スイッチＳＷ１がオンであり、最高電圧値ＶＨがそのま
ま入力信号切換回路１９の出力として差動増幅回路２０
に入力され、方形波パルスＳｉｇがローレベルＬであれ
ばアナログスイッチＳＷ３がオンであり、最低値電圧Ｖ
Ｌがそのまま入力信号切換回路１９の出力として差動増
幅回路２０に入力される。そして、時間ｔ１ において
方形波パルスＳｉｇの信号がハイレベルＨからローレベ
ルに変化した場合、この方形波パルスＳｉｇの信号変化
に対応し、時間ｔ２にて入力されるトリガ信号ＣＬＫＨ
によってアナログスイッチＳＷ１がオフになり、アナロ
グスイッチＳＷ２がオンとなって正弦波Ｓｉｎの信号に
切り換えられ、時間ｔ３ にて入力されるトリガー信号
ＣＬＫＬによってアナログスイッチＳＷ２がオフになり
、アナログスイッチＳＷ３となって最低値電圧ＶＬに再
び切り換えられる。
【００１３】そして、逆に時間ｔ４のように方形波パル
スＳｉｇの信号がローレベルＬｏからハイレベルに変化
した場合、方形波パルスＳｉｇの信号変化に対応し、時
間ｔ５にて入力されるトリガ信号ＣＬＫＬによって正弦
波Ｓｉｎの信号に切り換えられ、時間ｔ６ にて入力さ
れるトリガ信号ＣＬＫＨによって最高値電圧ＶＨに再び
切り換えられる。
スＳｉｇの信号がローレベルＬｏからハイレベルに変化
した場合、方形波パルスＳｉｇの信号変化に対応し、時
間ｔ５にて入力されるトリガ信号ＣＬＫＬによって正弦
波Ｓｉｎの信号に切り換えられ、時間ｔ６ にて入力さ
れるトリガ信号ＣＬＫＨによって最高値電圧ＶＨに再び
切り換えられる。
【００１４】この結果、方形波パルスＳｉｇの信号推移
が滑らかになり、この信号が差動増幅回路２０およびロ
ーパスフィルタ２２を介してＦＥＴに与えられることに
より、ターンオンおよびターンオフによるノイズの発生
を防止できる。なお、図４のタイムチャートではＣＴＲ
信号に比べてＯｕｔ信号がトリガ信号ＣＬＫＬ，ＣＬＫ
Ｈの発生タイミングの影響によって遅れてくるが、この
遅れは正弦波Ｓｉｎの周波数によって自由に変化させる
ことができ、実用ではモータＭの制御に支障が出ず、か
つターンオンおよびターンオフによるノイズの発生を防
止できるようにに設定されている。
が滑らかになり、この信号が差動増幅回路２０およびロ
ーパスフィルタ２２を介してＦＥＴに与えられることに
より、ターンオンおよびターンオフによるノイズの発生
を防止できる。なお、図４のタイムチャートではＣＴＲ
信号に比べてＯｕｔ信号がトリガ信号ＣＬＫＬ，ＣＬＫ
Ｈの発生タイミングの影響によって遅れてくるが、この
遅れは正弦波Ｓｉｎの周波数によって自由に変化させる
ことができ、実用ではモータＭの制御に支障が出ず、か
つターンオンおよびターンオフによるノイズの発生を防
止できるようにに設定されている。
【００１５】
【発明の効果】以上のように本発明は、周期曲線を発生
する波形発生回路と、この周期曲線の最高振幅値と最低
振幅値でトリガ信号を発生するトリガ信号発生手段と、
前記トランジスタを制御するオンオフ信号の切替わり時
のタインミングで、前記トリガ信号発生手段にて発生し
たトリガ信号によって前記周期曲線の最大振幅値と最小
振幅値の間の波形を前記オンオフ信号に合成する波形合
成手段を備えたので、モータに加えられるオンオフ信号
の切り替わりを滑らかにし、トランジスタのターンオフ
で発生するラジオノイズを防止できる利点がある。
する波形発生回路と、この周期曲線の最高振幅値と最低
振幅値でトリガ信号を発生するトリガ信号発生手段と、
前記トランジスタを制御するオンオフ信号の切替わり時
のタインミングで、前記トリガ信号発生手段にて発生し
たトリガ信号によって前記周期曲線の最大振幅値と最小
振幅値の間の波形を前記オンオフ信号に合成する波形合
成手段を備えたので、モータに加えられるオンオフ信号
の切り替わりを滑らかにし、トランジスタのターンオフ
で発生するラジオノイズを防止できる利点がある。
【図１】本発明の構成を示す図である。
【図２】実施例の全体構成図である。
【図３】信号切換回路の内部回路の構成を示す図である
。
。
【図４】信号の切換わりを示すタイムチャートである。
【図５】従来のモータ駆動回路を示す図である。
【図６】従来の信号波形の示すタイムチャートである。
５ 波形発生手段
６ トリガ信号発生回路
７ 信号合成手段
１０ 正弦波発生回路
１１ 最高値ホールドアンプ
１２ 最低値ホールドアンプ
１３ 減算回路
１５ 加算回路
１９ 信号切換回路
２０ 差動増幅回路
２２ ローパスフィルタ
Ｍ モータ
Claims (1)
- 【請求項１】 モータに加えられる負荷電流をトラン
ジスタによってオンオフ制御するようにした駆動回路に
おいて、正弦波等の周期曲線を発生する波形発生手段と
、この周期曲線の最高振幅値と最低振幅値でトリガ信号
を発生するトリガ信号発生手段と、前記トランジスタを
制御するオンオフ信号の切替わり時に前記トリガ信号発
生手段にて発生したトリガ信号のタイミングで前記周期
曲線の最大振幅値と最小振幅値の間の波形を前記オンオ
フ信号に合成する波形合成手段を備えたことを特徴とす
る駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058609A JPH04295296A (ja) | 1991-03-22 | 1991-03-22 | モータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058609A JPH04295296A (ja) | 1991-03-22 | 1991-03-22 | モータ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04295296A true JPH04295296A (ja) | 1992-10-20 |
Family
ID=13089275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058609A Pending JPH04295296A (ja) | 1991-03-22 | 1991-03-22 | モータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04295296A (ja) |
-
1991
- 1991-03-22 JP JP3058609A patent/JPH04295296A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3440314B2 (ja) | ２スイッチ付きバック・ブースト変換器 | |
| US5262733A (en) | Pulse-width modulation amplifier | |
| US5398003A (en) | Pulse width modulation speaker amplifier | |
| JP2711025B2 (ja) | パルス幅変調器 | |
| KR100618216B1 (ko) | 펄스폭 변조기와 그에 따른 로딩시스템 | |
| US5613010A (en) | Apparatus for reproducing sound with a reduced dynamic range | |
| EP3474448B1 (en) | A pulse width modulation circuit, corresponding device and method | |
| WO2000022727A1 (en) | Variable frequency class d modulator with built in soft clipping and frequency limiting | |
| KR950022005A (ko) | 전력변환장치 | |
| CN107680573B (zh) | 蜂鸣器驱动电路 | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JPH04295296A (ja) | モータ駆動回路 | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| JPH04236171A (ja) | インバータの出力電圧波形歪み抑制法 | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| JP2002191188A5 (ja) | ||
| JP5063838B2 (ja) | リアクティブ・インピーダンス変換増幅器出力段の負荷補償技術 | |
| JPH1197989A (ja) | 誤動作防止機能を有するパルス信号生成装置 | |
| US6043619A (en) | Method and circuit arrangement for commutation of a multiple winding electric motor | |
| KR920001053Y1 (ko) | 브이티알의 가변저속 모우드시 캡스턴 모우터의 위상제어회로 | |
| JP2000228881A (ja) | インバータ装置の制御方法 | |
| JPS58172984A (ja) | 直流モ−タ速度制御装置 | |
| JP2929826B2 (ja) | Ｇｔｏサイリスタゲート駆動回路 | |
| JPH0570019U (ja) | パルス幅変調電力増幅器 | |
| SU744437A1 (ru) | Импульсный регул тор |