JPH04291321A - Active matrix liquid crystal device - Google Patents

Active matrix liquid crystal device

Info

Publication number
JPH04291321A
JPH04291321A JP3057429A JP5742991A JPH04291321A JP H04291321 A JPH04291321 A JP H04291321A JP 3057429 A JP3057429 A JP 3057429A JP 5742991 A JP5742991 A JP 5742991A JP H04291321 A JPH04291321 A JP H04291321A
Authority
JP
Japan
Prior art keywords
electrode
thin film
pixel
electrodes
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3057429A
Other languages
Japanese (ja)
Other versions
JP2922007B2 (en
Inventor
Michiya Oura
大浦 道也
Kazuhiro Takahara
高原 和博
Keizo Morita
敬三 森田
Hiroshi Yoshioka
吉岡 浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5742991A priority Critical patent/JP2922007B2/en
Publication of JPH04291321A publication Critical patent/JPH04291321A/en
Application granted granted Critical
Publication of JP2922007B2 publication Critical patent/JP2922007B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To provide the active matrix liquid crystal display device which allows the detection and correction of the shorting defect of a thin-film transistor (TFT) relating to the active matrix liquid crystal display device constituted to obtain a display device free from display defects. CONSTITUTION:This active matrix liquid crystal display device consisting of the TFT is provided with the plural thin film TFTs for driving picture elements at each one picture element and consists of the constitution provided with a 1st electrode which connects any one electrode among a gate bus line electrode, drain bus line electrode and picture element electrode and any one electrode among the gate electrode G, drain electrode D and source electrode S of the TFT and is opened by irradiation with laser and a 2nd electrode which connects the 1st electrode by irradiation with a laser and an electrode which is disposed in electrical parallel with the 1st electrode and is connected by the 1st electrode before cutting by irradiation with the laser.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示装置に係わり、特に、表示欠陥の少ない表示
装置が得られる構成のアクティブマトリックス液晶表示
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device, and more particularly to an active matrix liquid crystal display device having a structure that allows a display device with fewer display defects to be obtained.

【0002】近年、液晶表示装置は、薄型、計量、小電
力といった特長をもつため、ワードプロセッサやラップ
トップコンピュータ等の小型情報処理装置や端末装置あ
るいは映像装置などの表示装置としてに多く採用されて
きている。これらの表示パネルは細かい文字や数字が表
示されるために、欠陥のない表示画面が要求される。特
に、情報処理装置のディスプレイにはこの無欠陥パネル
の要求が強い。
[0002] In recent years, liquid crystal display devices have been widely adopted as display devices for small information processing devices such as word processors and laptop computers, terminal devices, and video devices because of their features such as thinness, weight, and low power consumption. There is. Since these display panels display fine characters and numbers, a defect-free display screen is required. In particular, there is a strong demand for defect-free panels for displays of information processing devices.

【0003】アクティブマトリックス液晶表示装置のパ
ネルとしてはカラー表示用で例えば横640ドット(×
3色)×縦480ドットで計10万画素におよぶものが
製造されている。このように多くの画素を形成する場合
無欠陥で製造することは技術的に困難といえる。
The panel of an active matrix liquid crystal display device is for color display and has, for example, 640 horizontal dots (×
3 colors) x 480 vertical dots with a total of 100,000 pixels are manufactured. When forming such a large number of pixels, it is technically difficult to manufacture them without defects.

【0004】0004

【従来の技術】図19に従来の技術による液晶表示装置
の無欠陥表示パネルの一画素における平面図を示す。表
示パネルは薄膜トランジスタによるアクティブマトリッ
クスで構成される。図において、10,11はアクティ
ブマトリックスを構成するゲートバスラインで、20は
同じくドレインバスライン、30は、画素電極で図示し
ない液晶に電圧を与える。40,41は薄膜トランジス
タであり、G,D,Sはそれぞれ薄膜トランジスタのゲ
ート電極、ドレイン電極及びソース電極を示す。二つの
ゲート電極Gは、ゲートバスライン10と11にそれぞ
れ接続され、ドレイン電極Dはドレインバスライン20
に接続され、ソース電極Sは画素電極30に接続される
。図示のように、画素電極には二つの薄膜トランジスタ
40,41接続された冗長構成となっている。
2. Description of the Related Art FIG. 19 shows a plan view of one pixel of a defect-free display panel of a liquid crystal display device according to the prior art. The display panel is composed of an active matrix of thin film transistors. In the figure, 10 and 11 are gate bus lines constituting an active matrix, 20 is a drain bus line, and 30 is a pixel electrode that applies voltage to a liquid crystal (not shown). 40 and 41 are thin film transistors, and G, D, and S represent the gate electrode, drain electrode, and source electrode of the thin film transistors, respectively. The two gate electrodes G are connected to the gate bus lines 10 and 11, respectively, and the drain electrode D is connected to the drain bus line 20.
The source electrode S is connected to the pixel electrode 30. As shown in the figure, two thin film transistors 40 and 41 are connected to the pixel electrode in a redundant configuration.

【0005】この冗長構成をとったことにより、製造工
程で、二つの薄膜トランジスタ40、41の内、一方が
オープン(開放)不良となった場合には、もう一方の薄
膜トランジスタにより画素電極30を駆動して書込が可
能となり、特に不良修正を施すことなく自動的に欠陥を
防止する。二つの薄膜トランジスタ40、41が同時に
オープン不良となる確率は実質的に無視できるほど非常
に少ないと考えられる。
With this redundant configuration, if one of the two thin film transistors 40 and 41 becomes open (open) during the manufacturing process, the pixel electrode 30 is driven by the other thin film transistor. This allows writing to be performed automatically, and defects are automatically prevented without any special defect correction. It is considered that the probability that the two thin film transistors 40 and 41 become open failures at the same time is so small that it can be virtually ignored.

【0006】[0006]

【発明が解決しようとする課題】この一画素に二つの薄
膜トランジスタを設けた冗長構成は、上で述べたように
オープン不良に対しては有効であるが、薄膜トランジス
タの短絡によるショート不良の場合には、一方の薄膜ト
ランジスタが正常でもそのままでは画素の電位が常にゲ
ート電位やドレイン電位となり、点欠陥やゲートバス・
ドレインバスがショートした薄膜トランジスタを介して
介渉する線欠陥を生じる。そのために、不良トランジス
タの特定と、そのトランジスタのレーザ等による修正が
不可欠となる。
[Problem to be Solved by the Invention] This redundant configuration in which two thin film transistors are provided in one pixel is effective against open defects as described above, but in the case of short circuit defects due to short circuits of thin film transistors, Even if one thin film transistor is normal, the pixel potential will always be the gate potential or drain potential, causing point defects and gate bus
The drain bus causes an intervening line defect through the shorted thin film transistor. For this reason, it is essential to identify a defective transistor and repair the transistor using a laser or the like.

【0007】不良トランジスタの検出を完全に行うとす
れば、複数の薄膜トランジスタのゲート、ドレインをそ
れぞれ別のバスライン電極にも接続しなければならない
が、それではそのための電極引き回しの面積を必要とし
、開口率の点で不利である。現状では複数の薄膜トラン
ジスタが同一のゲートバスラインやドレインバスライン
に接続されており、ショート不良のトランジスタを完全
に検出することは不可能であり、したがって、レーザに
よる不良修正もできない。
[0007] To completely detect defective transistors, the gates and drains of multiple thin film transistors must be connected to separate bus line electrodes, but this requires an area for wiring the electrodes and an opening. disadvantageous in terms of rate. Currently, a plurality of thin film transistors are connected to the same gate bus line and drain bus line, and it is impossible to completely detect a short-circuited transistor, and therefore it is impossible to correct the defect using a laser.

【0008】本発明の目的は、一画素が複数のトランジ
スタで駆動される構成のアクティブマトリックス表示装
置において、一方のトランジスタのショート不良を検出
して、不良修正を行うことのできる無欠陥パネル構成の
アクティブマトリックス液晶表示装置を提供することに
ある。
An object of the present invention is to provide a defect-free panel structure in which a short-circuit defect in one transistor can be detected and corrected in an active matrix display device in which one pixel is driven by a plurality of transistors. An object of the present invention is to provide an active matrix liquid crystal display device.

【0009】[0009]

【課題を解決するための手段】本発明の薄膜トランジス
タによるアクティブマトリックス液晶表示装置は、一つ
の画素につき複数の画素駆動用薄膜トランジスタ(42
,43)を設け、ゲートバスライン電極(12,13)
とドレインバスライン電極(21)と画素電極(31)
とのいずれか一方の電極と薄膜トランジスタのゲート電
極(G)とドレイン電極(D)とソース電極(S)との
いずれか一方の電極との間を接続しており、レーザ照射
により、開放される第1の電極(60,61)と、その
第1の電極と電気的に並列に配置され、切断前の第1電
極により接続されていた電極間をレーザ照射により、接
続する第2の電極(50,51)とをもうけた構成から
なる。
[Means for Solving the Problems] An active matrix liquid crystal display device using thin film transistors of the present invention includes a plurality of pixel driving thin film transistors (42
, 43) and gate bus line electrodes (12, 13).
and drain bus line electrode (21) and pixel electrode (31)
and one of the gate electrode (G), drain electrode (D), and source electrode (S) of the thin film transistor, and is opened by laser irradiation. A first electrode (60, 61) and a second electrode (60, 61) that is electrically arranged in parallel with the first electrode and that is connected by laser irradiation between the electrodes that were connected by the first electrode before cutting. 50, 51).

【0010】さらに、もう一つの本発明の薄膜トランジ
スタによるアクティブマトリックス表示装置は、一つの
画素が二つの分割された領域(32,33)からなる画
素と、画素の各領域にそれぞれ設けられ、前記画素を駆
動する薄膜トランジスタ(44,45)と、分割領域間
を接続し、レーザ照射を受けて接続が切断可能な第1の
電極(66)と、レーザ照射を受けて、分割画素間を接
続可能な第2の電極(56)とを含んで構成される。
Furthermore, in an active matrix display device using thin film transistors according to another aspect of the present invention, one pixel is formed of two divided regions (32, 33), and each pixel region is provided with one pixel. thin film transistors (44, 45) that drive the divided pixels; a first electrode (66) that connects the divided regions and can be disconnected by receiving laser irradiation; and a first electrode (66) that can connect the divided pixels by receiving laser irradiation. and a second electrode (56).

【0011】[0011]

【作用】図1に発明の基本的な概念図を示す。A,Bは
一画素に設けられた薄膜トランジスタであり、Cは薄膜
トランジスタA,Bと接続される対象の画素電極あるい
はゲートバスライン電極あるいはドレインバスライン電
極を示す。薄膜トランジスタA,Bと電極Cとの間には
それぞれ実線で示した第1電極Pと、破線で示した第2
電極Rとが配置されている。第1電極Pは接続された状
態で製造されるが、レーザ照射により溶断可能である。 第2電極Rは第1電極Pと電気的には並列の状態である
が、製造時には開放状態であり、レーザ照射により接続
可能とする。
[Operation] Fig. 1 shows a basic conceptual diagram of the invention. A and B are thin film transistors provided in one pixel, and C is a pixel electrode, a gate bus line electrode, or a drain bus line electrode to be connected to the thin film transistors A and B. Between the thin film transistors A and B and the electrode C, there is a first electrode P indicated by a solid line, and a second electrode indicated by a broken line.
An electrode R is arranged. Although the first electrode P is manufactured in a connected state, it can be fused and cut by laser irradiation. Although the second electrode R is electrically in parallel with the first electrode P, it is in an open state during manufacturing and can be connected by laser irradiation.

【0012】ここで、二つの薄膜トランジスタA,Bの
内、一方がショート不良であった場合、どの薄膜トラン
ジスタが不良かを検出する方法は以下の通りである。 (1)  まず、どれか一つ任意の薄膜トランジスタた
とえばAの第1電極Pをレーザにより切り離す。切り離
して表示欠陥が修復されたばあいには、その切り離した
薄膜トランジスタAがショート不良であるので、薄膜ト
ランジスタBについてはなにも行わず修正終了である。 (2)  一方、薄膜トランジスタAの第1電極Pを切
り離しても、欠陥が修復されない場合には、もう一方の
薄膜トランジスタBが不良であるので、正常な薄膜トラ
ンジスタAの切り離した第1電極Pと並列に配置された
第2電極Rをレーザ照射により接続して機能を回復し、
さらに、ショート不良薄膜トランジスタBの第1電極P
をレーザ照射により切り離す。
Here, if one of the two thin film transistors A and B is defective due to a short circuit, the method for detecting which thin film transistor is defective is as follows. (1) First, the first electrode P of any one thin film transistor, for example A, is cut off using a laser. If the display defect is repaired by disconnecting, the disconnected thin film transistor A has a short-circuit defect, so the repair is completed without performing any operation on the thin film transistor B. (2) On the other hand, if the defect is not repaired even if the first electrode P of the thin film transistor A is separated, the other thin film transistor B is defective, so Connect the arranged second electrode R by laser irradiation to restore the function,
Furthermore, the first electrode P of the short-circuit defective thin film transistor B
Separate by laser irradiation.

【0013】なお、もう一つの本発明の構成のアクティ
ブマトリックス液晶表示装置によれば、電極Cが画素電
極であり、その画素電極Cが二分割され、その分割領域
間に第1電極Pと第2電極Rとを配置する。不良が発生
したときは、分割領域間の第1電極を切断する。すると
、2組の(トランジスタ+画素)となるので、不良トラ
ンジスタがわかる。この不良トランジスタを切離し、分
割領域間を第2電極を用いて接続すれば、不良が修正さ
れる。このようにして、先に述べたものと同様な作用効
果を得ることができる。
According to another active matrix liquid crystal display device having the structure of the present invention, the electrode C is a pixel electrode, and the pixel electrode C is divided into two, and the first electrode P and the first electrode are arranged between the divided regions. Two electrodes R are arranged. When a defect occurs, the first electrode between the divided regions is cut. Then, since there are two sets (transistor+pixel), the defective transistor can be identified. The defect can be corrected by separating the defective transistor and connecting the divided regions using a second electrode. In this way, effects similar to those described above can be obtained.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例につい
て詳しく説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0015】図2は本発明によるアクティブマトリック
ス液晶表示装置の第1の実施例の一画素における電極構
造を示す平面図である。図3は図2のI−I線における
断面図であり、アクティブマトリックスの薄膜トランジ
スタの断面図である。図4は図2の構成の等価回路図で
ある。各図において同じ参照番号あるいは記号は同じも
のを示す。12,13はアクティブマトリックスを構成
するゲートバスラインで、21は同じくドレインバスラ
イン、31は、画素電極で図示しない液晶に電圧を与え
る。42,43は薄膜トランジスタであり、G1,G2
,D,Sはそれぞれ薄膜トランジスタのゲート電極、ド
レイン電極及びソース電極を示す。ゲート電極G1,G
2は、それぞれゲートバスライン12,13に接続され
、ドレイン電極Dはドレインバスライン21に接続され
、ソース電極Sは画素電極31に接続されている。50
,51は修正用の補助電極である。補助電極50,51
はソース電極Sと画素電極31との間の接続部60,6
1をバイパスするような構造で配置されている。
FIG. 2 is a plan view showing the electrode structure of one pixel of the first embodiment of the active matrix liquid crystal display device according to the present invention. FIG. 3 is a cross-sectional view taken along line II in FIG. 2, and is a cross-sectional view of an active matrix thin film transistor. FIG. 4 is an equivalent circuit diagram of the configuration of FIG. 2. Like reference numbers or symbols in the figures indicate the same thing. 12 and 13 are gate bus lines forming an active matrix, 21 is a drain bus line, and 31 is a pixel electrode that applies a voltage to a liquid crystal (not shown). 42 and 43 are thin film transistors, G1 and G2
, D, and S represent the gate electrode, drain electrode, and source electrode of the thin film transistor, respectively. Gate electrode G1,G
2 are connected to the gate bus lines 12 and 13, respectively, the drain electrode D is connected to the drain bus line 21, and the source electrode S is connected to the pixel electrode 31. 50
, 51 are auxiliary electrodes for correction. Auxiliary electrodes 50, 51
is the connection portion 60, 6 between the source electrode S and the pixel electrode 31.
It is arranged in a structure that bypasses 1.

【0016】次に、図2と図3を参照して、補助電極5
0,51の構成を薄膜トランジスタの製造方法と関連さ
せてさらに詳しく説明する。
Next, referring to FIGS. 2 and 3, the auxiliary electrode 5
The structure of Nos. 0 and 51 will be explained in more detail in relation to the method of manufacturing a thin film transistor.

【0017】薄膜トランジスタ42(43も同様)は以
下のようにして形成する。透明ガラス基板70の上にT
i(チタン)あるいはCr(クロム)材をスパッタによ
り全面に堆積し、ゲートバスライン12,13およびゲ
ート電極G1,G2ならびに補助電極50,51のパタ
ーンでパターニングする。次に、その上からゲート絶縁
膜71、a−Si(アモルファスシリコン)材による半
導体層72をプラズマCVD(PCVD)法により連続
して堆積し、トランジスタのパターンでパターニングす
る。さらに、n+ 型a−Si層73とAl材によるソ
ース電極S(電極60、61に接続)並びにドレイン電
極D(ドレインバスライン21に接続)をPCVD法と
スパッタで堆積して、電極パターンで共通にパターニン
グする。最後にITO(インジュウム錫酸化物)材をス
パッタ法により堆積して画素電極31のパターンでパタ
ーニングする。補助電極50,51は、図2の平面図で
はソース電極Sと画素電極31との間の接続部60,6
1をL字形にバイパスするような形状であり、製造時に
は図4に示すようにソース電極Sとはゲート絶縁膜71
で互いに絶縁されている。
The thin film transistor 42 (same as 43) is formed as follows. T on the transparent glass substrate 70
An i (titanium) or Cr (chromium) material is deposited over the entire surface by sputtering and patterned to form gate bus lines 12, 13, gate electrodes G1, G2, and auxiliary electrodes 50, 51. Next, a gate insulating film 71 and a semiconductor layer 72 made of an a-Si (amorphous silicon) material are successively deposited thereon by plasma CVD (PCVD) and patterned in a transistor pattern. Furthermore, an n+ type a-Si layer 73 and a source electrode S (connected to the electrodes 60 and 61) and a drain electrode D (connected to the drain bus line 21) made of Al material are deposited by PCVD and sputtering to form a common electrode pattern. pattern. Finally, ITO (indium tin oxide) material is deposited by sputtering and patterned in the pattern of the pixel electrode 31. In the plan view of FIG.
1 is bypassed in an L-shape, and during manufacturing, as shown in FIG.
are insulated from each other.

【0018】図4の等価回路図は以上説明した第1の実
施例の構造を回路的に簡略して示したものである。図4
でソース電極Sと画素電極31との間は実線と点線の二
つのラインで接続されている。実線ラインは電極接続部
60,61に相当し、点線ラインは補助電極50,51
に相当する。すなわち、接続部60,61を切断するこ
とにより薄膜トランジスタを画素電極から切り離すこと
ができ、トランジスタのショート不良の有無を検出でき
る。また補助電極50,51を接続することにより、不
良検出で切り離した正常トランジスタの接続回復ができ
る。
The equivalent circuit diagram in FIG. 4 is a simplified circuit diagram of the structure of the first embodiment described above. Figure 4
The source electrode S and the pixel electrode 31 are connected by two lines, a solid line and a dotted line. The solid line corresponds to the electrode connection parts 60, 61, and the dotted line corresponds to the auxiliary electrodes 50, 51.
corresponds to That is, by cutting the connecting portions 60 and 61, the thin film transistor can be separated from the pixel electrode, and it is possible to detect the presence or absence of a short-circuit defect in the transistor. Furthermore, by connecting the auxiliary electrodes 50 and 51, it is possible to restore the connection of a normal transistor that has been disconnected upon detection of a defect.

【0019】次に、図5と図6を参照して、接続部60
,61の切断方法と、補助電極の接続方法について説明
する。
Next, referring to FIGS. 5 and 6, the connecting portion 60
, 61 and how to connect the auxiliary electrode will be explained.

【0020】図5は図2のII−II線における断面図
である。図5の左側はレーザを照射する前の状態を示す
。図5の右側はII−II部にレーザ照射を受けた後の
状態を示す。レーザ照射を受けたソース電極材料(ドレ
イン電極材と同一)はレーザ照射によって飛散し、接続
部60は開放状態となる。
FIG. 5 is a sectional view taken along the line II--II in FIG. 2. The left side of FIG. 5 shows the state before laser irradiation. The right side of FIG. 5 shows the state after the II-II portion is irradiated with the laser. The source electrode material (same as the drain electrode material) that has been irradiated with the laser is scattered by the laser irradiation, and the connection portion 60 is in an open state.

【0021】図6は図2のIII−III線における断
面図である。図6左側はレーザを照射する前の状態を示
す。図6の右側はIII−III部にレーザ照射を受け
た後の状態を示す。レーザ照射を受けた電極材料は中心
部に孔があくが、孔周囲壁面を液状に溶解したソース電
極材が流れて補助電極50と接触し、電気的接続がされ
る。すなわち、ソース電極Sと補助電極50両端部とが
接続される。なお、補助電極50、51の反対側の端部
でソース電極Sと重なる部分もIII−IIIと同様の
断面構造であり、同じようにレーザで接続される。いず
れか一方は初めから接続しておいてもよい。
FIG. 6 is a sectional view taken along line III--III in FIG. 2. The left side of FIG. 6 shows the state before laser irradiation. The right side of FIG. 6 shows the state after the III-III portion is irradiated with the laser. A hole is formed in the center of the electrode material irradiated with the laser, but the source electrode material dissolved in liquid flows on the wall surface surrounding the hole and comes into contact with the auxiliary electrode 50 to establish an electrical connection. That is, the source electrode S and both ends of the auxiliary electrode 50 are connected. Note that the portions of the opposite ends of the auxiliary electrodes 50 and 51 that overlap with the source electrode S also have the same cross-sectional structure as III-III, and are connected by laser in the same manner. Either one may be connected from the beginning.

【0022】以上をまとめると以下の通りである。二つ
の薄膜トランジスタ42,43の内、一方がショート不
良であった場合、どの薄膜トランジスタが不良かを検出
する方法は次の手順で行われる。 (1)  まず、どれか一つ任意の薄膜トランジスタた
とえば42の接続部60をレーザにより切り離す。切り
離して表示欠陥が修復されたばあいには、その切り離し
た薄膜トランジスタ42がショート不良であるので、薄
膜トランジスタ43についてはなにも行わず修正終了で
ある。 (2)  一方、薄膜トランジスタ42の接続部60を
切り離しても、欠陥が修復されない場合には、もう一方
の薄膜トランジスタ43が不良であるので、正常な薄膜
トランジスタ42の切り離した接続部60と並列に配置
された補助電極50の両端部をレーザ照射によりソース
電極と接続して機能を回復し、さらに、ショート不良薄
膜トランジスタ43の接続部61をレーザ照射により切
り離す。この第1の実施例の構成では、薄膜トランジス
タのゲート・ソース間あるいは、ドレイン・ソース間の
ショート不良の場合に有効である。
The above can be summarized as follows. If one of the two thin film transistors 42 and 43 is defective due to a short circuit, the following procedure is used to detect which thin film transistor is defective. (1) First, the connection portion 60 of any one thin film transistor, for example 42, is cut off using a laser. If the display defect is repaired by disconnecting, the disconnected thin film transistor 42 is defective due to a short circuit, so the repair is completed without performing any operation on the thin film transistor 43. (2) On the other hand, if the defect is not repaired even if the connecting portion 60 of the thin film transistor 42 is disconnected, the other thin film transistor 43 is defective and is placed in parallel with the disconnected connecting portion 60 of the normal thin film transistor 42. Both ends of the auxiliary electrode 50 are connected to the source electrode by laser irradiation to restore the function, and further, the connection portion 61 of the short-circuited thin film transistor 43 is separated by laser irradiation. The configuration of the first embodiment is effective in the case of a short-circuit failure between the gate and source or between the drain and source of a thin film transistor.

【0023】なお、照射するレーザとしてはYAGレー
ザが使用できる。切断と接続では必要なレーザ強度が異
なる場合があるので、予め適切な値がそれぞれで設定さ
れるとよい。
Note that a YAG laser can be used as the laser for irradiation. Since the required laser intensity may be different for cutting and connecting, it is preferable to set appropriate values for each in advance.

【0024】次に、本発明の第2の実施例を図7〜図1
0に示す。この実施例においては、ドレインバスライン
21とドレイン電極Dとの間にレーザによる切断可能な
電極接続部62,63を設け、さらにそれと並列となる
ようにレーザで接続可能な補助電極52,53を設けた
。なお、この第2の実施例のI−I線における断面構造
は第1の実施例で説明した図3のものと実質的に同様な
構造である。補助電極52,53は第1の実施例と同様
に、ゲートバスライン12,13やゲート電極Gと同時
に同じ材料でガラス基板70上に形成される。
Next, a second embodiment of the present invention will be described with reference to FIGS.
0. In this embodiment, electrode connection parts 62 and 63 that can be cut by a laser are provided between the drain bus line 21 and the drain electrode D, and auxiliary electrodes 52 and 53 that can be connected by a laser are provided in parallel with the electrode connection parts 62 and 63. Established. Note that the cross-sectional structure of this second embodiment along the line II is substantially the same as that of FIG. 3 described in the first embodiment. The auxiliary electrodes 52 and 53 are formed of the same material on the glass substrate 70 at the same time as the gate bus lines 12 and 13 and the gate electrode G, as in the first embodiment.

【0025】図8の等価回路図は以上説明した第2の実
施例の構造を簡略化して示したものである。図8でドレ
イン電極Dとドレインバスライン21との間は実線と点
線の二つのラインで接続されている。実線ラインは電極
接続部62,63に相当し、点線ラインは補助電極52
,53に相当する。すなわち、接続部62,63を切断
することによりドレイン電極Dをドレインバスライン2
1から切り離すことができ、トランジスタのショート不
良の有無を検出できる。また補助電極52,53を接続
することにより、不良検出でドレインを切り離した正常
トランジスタの接続回復ができる。
The equivalent circuit diagram in FIG. 8 is a simplified representation of the structure of the second embodiment described above. In FIG. 8, the drain electrode D and the drain bus line 21 are connected by two lines, a solid line and a dotted line. The solid line corresponds to the electrode connection parts 62 and 63, and the dotted line corresponds to the auxiliary electrode 52.
, 53. That is, by cutting the connecting portions 62 and 63, the drain electrode D is connected to the drain bus line 2.
1, and it is possible to detect whether or not there is a short-circuit defect in the transistor. Furthermore, by connecting the auxiliary electrodes 52 and 53, it is possible to restore the connection of a normal transistor whose drain has been disconnected upon detection of a defect.

【0026】またII−IIにおける切断方法と、II
I−IIIにおける接続方法についても第1の実施例で
説明した図5と図6のものと基本的に同一であるが、図
9と図10にそれらの断面図を示す。切断と接続の手順
は以下の通りである。 (1)  まず、どれか一つ任意の薄膜トランジスタた
とえば42の接続部62を、図9に示すようにレーザに
より切り離す。切り離して表示欠陥が修復されたばあい
には、その切り離した薄膜トランジスタ42がショート
不良であるので、薄膜トランジスタ43についてはなに
も行わず修正終了である。 (2)  一方、薄膜トランジスタ42の接続部62を
切り離しても、欠陥が修復されない場合には、もう一方
の薄膜トランジスタ43が不良であるので、正常な薄膜
トランジスタ42の切り離した接続部62と並列に配置
された補助電極52の両端部を、図10に示すようにレ
ーザ照射によりドレイン電極と接続して機能を回復し、
さらに、ショート不良薄膜トランジスタ43の接続部6
3を、図9に示すようにレーザ照射により切り離す。こ
の第2の実施例の構成では、薄膜トランジスタのゲート
・ドレイン間あるいは、ドレイン・ソース間のショート
不良の場合に有効である。
[0026] Also, the cutting method in II-II, and the cutting method in II-II.
The connection method in I-III is also basically the same as that shown in FIGS. 5 and 6 described in the first embodiment, but cross-sectional views thereof are shown in FIGS. 9 and 10. The procedure for disconnecting and connecting is as follows. (1) First, the connecting portion 62 of any one arbitrary thin film transistor, for example 42, is cut off using a laser as shown in FIG. If the display defect is repaired by disconnecting, the disconnected thin film transistor 42 is defective due to a short circuit, so the repair is completed without performing any operation on the thin film transistor 43. (2) On the other hand, if the defect is not repaired even if the connecting portion 62 of the thin film transistor 42 is disconnected, the other thin film transistor 43 is defective, so it is not placed in parallel with the disconnected connecting portion 62 of the normal thin film transistor 42. Both ends of the auxiliary electrode 52 are connected to the drain electrode by laser irradiation as shown in FIG. 10 to restore the function.
Furthermore, the connecting portion 6 of the short-circuit defective thin film transistor 43
3 is separated by laser irradiation as shown in FIG. The configuration of this second embodiment is effective in the case of a short circuit between the gate and drain or between the drain and source of a thin film transistor.

【0027】次に、本発明の第3の実施例を図11〜図
14に示す。この実施例においては、ゲートバスライン
12,13とゲート電極G1,G2との間にレーザによ
る切断可能な電極接続部64,65を設け、さらにそれ
と並列となるようにレーザで接続可能な補助電極54,
55を設けた。なお、この第3の実施例のI−I線にお
ける断面構造は第1の実施例で説明した図3のものと実
質的に同様な構造である。  図12は第3の実施例の
構造を回路的に簡略化して示したものである。図10で
ゲート電極G1,G2とゲートバスライン12,13と
の間は実線と点線の二つのラインで接続されている。実
線ラインは電極接続部64,65に相当し、点線ライン
は補助電極54,55に相当する。すなわち、接続部6
4,65を切断することによりゲート電極をゲートバス
ラインから切り離すことができ、トランジスタのショー
ト不良の有無を検出できる。また補助電極54,55を
接続することにより、不良検出のためゲートを切り離し
た正常トランジスタの接続回復ができるの。
Next, a third embodiment of the present invention is shown in FIGS. 11 to 14. In this embodiment, electrode connection parts 64 and 65 that can be cut by a laser are provided between the gate bus lines 12 and 13 and the gate electrodes G1 and G2, and auxiliary electrodes that can be connected by a laser are provided in parallel thereto. 54,
55 was established. Note that the cross-sectional structure of the third embodiment along line II is substantially the same as that of FIG. 3 described in the first embodiment. FIG. 12 shows a simplified circuit diagram of the structure of the third embodiment. In FIG. 10, the gate electrodes G1, G2 and the gate bus lines 12, 13 are connected by two lines, a solid line and a dotted line. The solid lines correspond to the electrode connection parts 64 and 65, and the dotted lines correspond to the auxiliary electrodes 54 and 55. That is, the connection part 6
By cutting 4 and 65, the gate electrode can be separated from the gate bus line, and the presence or absence of a short-circuit failure in the transistor can be detected. Furthermore, by connecting the auxiliary electrodes 54 and 55, it is possible to restore the connection of a normal transistor whose gate was cut off for defect detection.

【0028】但し、第1と第2の実施例と異なる点は、
第1と第2の実施例のものはレーザで接続可能な補助電
極はゲート電極材でゲートラインと同時にガラス基板上
に形成されるのに対し、この第3の実施例の補助電極5
4,55は、ドレインバスライン21、ドレイン電極D
、ソース電極Sと同時に同一材料にてゲート絶縁膜71
の上に形成される。しかし、レーザ照射により補助電極
54,55とゲート電極とが溶解して図6で示すように
接続されるのは第1と第2の実施例と実質的に同様であ
る。
However, the difference between the first and second embodiments is as follows.
In the first and second embodiments, the auxiliary electrode connectable by laser is formed on the glass substrate using a gate electrode material at the same time as the gate line, whereas in the third embodiment, the auxiliary electrode 5
4 and 55 are the drain bus line 21 and the drain electrode D
, a gate insulating film 71 made of the same material as the source electrode S.
formed on top of. However, the fact that the auxiliary electrodes 54, 55 and the gate electrode are melted by laser irradiation and connected as shown in FIG. 6 is substantially the same as in the first and second embodiments.

【0029】図11のII−II線における切断方法と
、III−III線における接続方法についても第1の
実施例で説明した図5と図6のものと実質的に同一であ
るが、それらの断面構造を図13と図14に示す。なお
、レーザによる切断と接続の手順は以下のとうりである
。 (1)  まず、どれか一つ任意の薄膜トランジスタた
とえば42の接続部64を、図13に示すようにレーザ
により切り離す。切り離して表示欠陥が修復されたばあ
いには、その切り離した薄膜トランジスタ42がショー
ト不良であるので、薄膜トランジスタ43についてはな
にも行わず修正終了である。 (2)  一方、薄膜トランジスタ42の接続部64を
切り離しても、欠陥が修復されない場合には、もう一方
の薄膜トランジスタ43が不良であるので、正常な薄膜
トランジスタ42の切り離した接続部64と並列に配置
された補助電極54の両端部を、図14に示すようにレ
ーザ照射によりドレイン電極と接続して機能を回復し、
さらに、ショート不良薄膜トランジスタ43の接続部6
5を、図13に示すようにレーザ照射により切り離す。 この第3の実施例の構成では、薄膜トランジスタのゲー
ト・ソース間あるいは、ゲート・ドレイン間のショート
不良の場合に有効である。
The cutting method on the II-II line in FIG. 11 and the connecting method on the III-III line in FIG. 11 are also substantially the same as those in FIGS. 5 and 6 explained in the first embodiment, but The cross-sectional structure is shown in FIGS. 13 and 14. The procedure for laser cutting and connection is as follows. (1) First, the connecting portion 64 of any one arbitrary thin film transistor, for example 42, is cut off using a laser as shown in FIG. If the display defect is repaired by disconnecting, the disconnected thin film transistor 42 is defective due to a short circuit, so the repair is completed without performing any operation on the thin film transistor 43. (2) On the other hand, if the defect is not repaired even if the connecting portion 64 of the thin film transistor 42 is disconnected, the other thin film transistor 43 is defective and is placed in parallel with the disconnected connecting portion 64 of the normal thin film transistor 42. Both ends of the auxiliary electrode 54 are connected to the drain electrode by laser irradiation as shown in FIG. 14 to restore the function.
Furthermore, the connecting portion 6 of the short-circuit defective thin film transistor 43
5 is separated by laser irradiation as shown in FIG. The configuration of this third embodiment is effective in the case of a short-circuit failure between the gate and source or between the gate and drain of a thin film transistor.

【0030】次に、本発明の第4の実施例を図15〜図
18を参照して説明する。この実施例では一画素の画素
電極は図15に示すように2分割されており、分割され
たそれぞれの画素電極32,33に薄膜トランジスタ4
4,45がそれぞれ接続されている。分割画素電極32
,33を結ぶ電極接続部66はレーザで切断可能として
ある。また、接続部66と並列関係となるように、分割
画素電極32と33をまたぐ補助電極56が画素電極の
下にゲート絶縁層を介して形成されている。この補助電
極56は第1と第2の実施例と同様にゲート電極材でゲ
ートバスライン12,13およびゲート電極G1,G2
と同時にガラス基板70の上に形成される。
Next, a fourth embodiment of the present invention will be described with reference to FIGS. 15 to 18. In this embodiment, the pixel electrode of one pixel is divided into two as shown in FIG.
4 and 45 are connected to each other. Divided pixel electrode 32
, 33 can be cut with a laser. Further, an auxiliary electrode 56 is formed below the pixel electrode with a gate insulating layer interposed therebetween, so as to be in parallel with the connection portion 66 and spanning the divided pixel electrodes 32 and 33. Similar to the first and second embodiments, this auxiliary electrode 56 is made of gate electrode material and is used for the gate bus lines 12, 13 and the gate electrodes G1, G2.
At the same time, it is formed on the glass substrate 70.

【0031】なお、この第3の実施例のI−Iにおける
断面構造は第1の実施例で説明した図3のものと実質的
に同様な構造である。
The cross-sectional structure of this third embodiment along line II is substantially the same as that shown in FIG. 3 described in connection with the first embodiment.

【0032】図16は以上説明した第4の実施例の構造
を回路的に簡略化して示したものである。図16で分割
画素電極32と33との間は実線と点線の二つのライン
で接続されている。実線ラインは電極接続部66に相当
し、点線ラインは補助電極56に相当する。すなわち、
接続部66を切断することにより画素を二つの分割画素
電極に分離することができ、どちらのトランジスタがシ
ョート不良かを判定できる。また補助電極56を接続す
ることにより、分離した分割画素電極32,33を再び
電気的に接続できる。
FIG. 16 shows a simplified circuit diagram of the structure of the fourth embodiment described above. In FIG. 16, the divided pixel electrodes 32 and 33 are connected by two lines, a solid line and a dotted line. The solid line corresponds to the electrode connection portion 66, and the dotted line corresponds to the auxiliary electrode 56. That is,
By cutting the connecting portion 66, the pixel can be separated into two divided pixel electrodes, and it can be determined which transistor is defective in short circuit. Furthermore, by connecting the auxiliary electrode 56, the separated divided pixel electrodes 32 and 33 can be electrically connected again.

【0033】図15のII−II線およびIII−II
I線における断面構造を図17と図18にそれぞれ示す
。またII−II線における切断方法と、III−II
I線における接続方法についても第1の実施例で説明し
た図5と図6のものと同様であるが、手順は以下のよう
に若干異なる。 (1)  まず、画素電極の接続部66を、図17に示
すようにレーザにより切り離して分割画素32と33と
が別々の薄膜トランジスタ44と45でそれぞれ独立に
駆動されるようにする。ここで分割した上下の画素のう
ち、表示欠陥の分割画素に接続するトランジスタがショ
ート不良であるので、そのトランジスタを画素電極から
切り離す。 (2)  さらに、分割した画素電極32と33の補助
電極56の両端部を、図18に示すようにレーザで接続
して再結合する。
Line II-II and III-II in FIG.
The cross-sectional structure taken along line I is shown in FIGS. 17 and 18, respectively. Also, the method of cutting along the II-II line, and the method of cutting along the II-II line.
The connection method for the I line is also the same as that shown in FIGS. 5 and 6 described in the first embodiment, but the procedure is slightly different as follows. (1) First, as shown in FIG. 17, the connection portion 66 of the pixel electrode is separated by a laser so that the divided pixels 32 and 33 are driven independently by separate thin film transistors 44 and 45, respectively. Among the upper and lower divided pixels, the transistor connected to the divided pixel with the display defect has a short-circuit defect, so that transistor is separated from the pixel electrode. (2) Furthermore, both ends of the auxiliary electrodes 56 of the divided pixel electrodes 32 and 33 are connected and recombined using a laser as shown in FIG.

【0034】この第4の実施例の構成では、薄膜トラン
ジスタのゲート・ソース間あるいは、ソース・ドレイン
間のショート不良の場合に特に有効である。
The configuration of the fourth embodiment is particularly effective in the case of a short-circuit failure between the gate and source or between the source and drain of a thin film transistor.

【0035】以上四つの実施例では、補助電極の両端は
当初はゲート絶縁膜によりその上の画素電極あるいはバ
スラインとはいずれも絶縁されていたが、補助電極の一
端部のみを絶縁としておき、他端部は始めから接続して
おけば、レーザ照射による接続処理は1ケ所ですむので
処理時間が短縮される。
In the above four embodiments, both ends of the auxiliary electrode were initially insulated from the pixel electrode or bus line above by the gate insulating film, but only one end of the auxiliary electrode was insulated. If the other end is connected from the beginning, the connection process by laser irradiation can be performed at only one place, thereby shortening the process time.

【0036】以上の実施例の内、二つ以上の実施例を組
み合わせてもよい。適当な組合せにより薄膜トランジス
タのゲート・ドレイン・ソースのどの電極間のショート
不良でも検出と修正が対応可能である。言うまでもなく
、オープン不良については従来のものと同様に二つの薄
膜トランジスタで一画素電極を駆動するので自動的に欠
陥修正される。
Two or more of the above embodiments may be combined. By appropriate combinations, it is possible to detect and correct short-circuit defects between any of the gate, drain, and source electrodes of a thin film transistor. Needless to say, open defects can be automatically corrected because one pixel electrode is driven by two thin film transistors, as in the conventional case.

【0037】[0037]

【発明の効果】以上説明した本発明の構成によれば、薄
膜トランジスタの電極とマトリックスのバスラインある
いは画素電極との間にレーザで溶断可能な接続電極とレ
ーザで接続可能な補助電極とを並列的に設けるか、ある
いは、一つの画素を二つの分割された領域に分割し、分
割領域間を接続しレーザ照射を受けて接続が切断可能な
接続電極と、レーザ照射を受けて分割画素間を接続可能
な補助電極とを並列的に設けて構成したことにより、シ
ョート不良のトランジスタの特定とその表示欠陥の修正
が可能となり、ショート不良とオープン不良のいずれに
も対応可能な無欠陥のアクティブマトリックス液晶表示
装置が提供できる。
Effects of the Invention According to the configuration of the present invention described above, a connection electrode that can be fused with a laser and an auxiliary electrode that can be connected with a laser are connected in parallel between the electrode of a thin film transistor and the bus line or pixel electrode of a matrix. Alternatively, one pixel can be divided into two divided regions, and a connection electrode that connects the divided regions and can be disconnected by laser irradiation, and a connection electrode that can be connected between the divided pixels by laser irradiation. By arranging possible auxiliary electrodes in parallel, it is possible to identify short-circuited transistors and correct their display defects, creating a defect-free active matrix liquid crystal that can handle both short-circuit and open defects. A display device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理説明のための概念図である。FIG. 1 is a conceptual diagram for explaining the principle of the present invention.

【図2】本発明によるアクティブマトリックス表示装置
の第1の実施例の1画素における平面図である。
FIG. 2 is a plan view of one pixel of a first embodiment of an active matrix display device according to the present invention.

【図3】図2の実施例の断面図である。FIG. 3 is a cross-sectional view of the embodiment of FIG. 2;

【図4】図2の実施例の等価回路図である。FIG. 4 is an equivalent circuit diagram of the embodiment of FIG. 2;

【図5】図2の実施例における電極切断を説明する断面
図である。
FIG. 5 is a sectional view illustrating electrode cutting in the embodiment of FIG. 2;

【図6】図2の実施例の電極接続を説明する断面図であ
る。
FIG. 6 is a cross-sectional view illustrating electrode connections in the embodiment of FIG. 2;

【図7】本発明によるアクティブマトリックス表示装置
の第2の実施例の1画素における平面図である。
FIG. 7 is a plan view of one pixel of a second embodiment of an active matrix display device according to the present invention.

【図8】図7の実施例の等価回路図である。FIG. 8 is an equivalent circuit diagram of the embodiment of FIG. 7;

【図9】図7の実施例の電極切断を説明する図である。9 is a diagram illustrating electrode cutting in the embodiment of FIG. 7; FIG.

【図10】図7の実施例の電極接続を説明する図である
FIG. 10 is a diagram illustrating electrode connections in the embodiment of FIG. 7;

【図11】本発明によるアクティブマトリックス表示装
置の第3の実施例の1画素における平面図である。
FIG. 11 is a plan view of one pixel of a third embodiment of an active matrix display device according to the present invention.

【図12】図11の実施例の原理説明のための概念図で
ある。
FIG. 12 is a conceptual diagram for explaining the principle of the embodiment of FIG. 11;

【図13】図11の実施例の電極切断を説明する図であ
る。
FIG. 13 is a diagram illustrating electrode cutting in the embodiment of FIG. 11;

【図14】図11の実施例の電極接続を説明する図であ
る。
14 is a diagram illustrating electrode connections in the embodiment of FIG. 11. FIG.

【図15】本発明によるアクティブマトリックス表示装
置の第4の実施例の1画素における平面図である。
FIG. 15 is a plan view of one pixel of a fourth embodiment of an active matrix display device according to the present invention.

【図16】図15の実施例の原理説明のための概念図で
ある。
16 is a conceptual diagram for explaining the principle of the embodiment of FIG. 15. FIG.

【図17】図15の実施例の電極切断を説明する図であ
る。
17 is a diagram illustrating electrode cutting in the embodiment of FIG. 15. FIG.

【図18】図15の電極接続を説明する図である。18 is a diagram illustrating the electrode connection of FIG. 15. FIG.

【図19】従来の技術によるアクティブマトリックス液
晶表示装置の一画素における電極接続構成を示す平面図
である。
FIG. 19 is a plan view showing an electrode connection configuration in one pixel of an active matrix liquid crystal display device according to the prior art.

【符号の説明】[Explanation of symbols]

10,11,12,13・・・・ゲートバスライン20
,21・・・・・ドレインバスライン30,31,32
,33・・・・画素電極40,41,42,43,44
,45・・・・薄膜トランジスタ 50,51,52,53,54,55,56・・・補助
電極 60,61,62,63,64,65,66・・・電極
接続部 70・・・・・透明基板 71・・・・・ゲート絶縁膜 72・・・・・a−Si半導体層 73・・・・・n+ 型a−Si層
10, 11, 12, 13...gate bus line 20
, 21...Drain bus line 30, 31, 32
, 33...pixel electrodes 40, 41, 42, 43, 44
, 45... Thin film transistors 50, 51, 52, 53, 54, 55, 56... Auxiliary electrodes 60, 61, 62, 63, 64, 65, 66... Electrode connection portion 70... Transparent substrate 71...Gate insulating film 72...A-Si semiconductor layer 73...N+ type a-Si layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  一つの画素につき複数の画素駆動用薄
膜トランジスタ(42,43)を設けたアクティブマト
リックス液晶表示装置において、ゲートバスライン電極
(12,13)とドレインバスライン電極(21)と画
素電極(31)とのいずれか一方の電極と前記薄膜トラ
ンジスタのゲート電極(G1,G2)とドレイン電極(
D)とソース電極(S)とのいずれか一方の電極との間
を接続しており、レーザ照射により、該接続を切断可能
な第1の電極(60,61)と、前記第1の電極と電気
的に並列に配置され、前記第1電極により接続されてい
た電極間を、レーザ照射により、接続可能な第2の電極
(50,51)とを含むアクティブマトリックス液晶表
示装置。
Claim 1: In an active matrix liquid crystal display device in which a plurality of pixel driving thin film transistors (42, 43) are provided for one pixel, gate bus line electrodes (12, 13), drain bus line electrodes (21), and pixel electrodes are provided. (31) and the gate electrode (G1, G2) of the thin film transistor and the drain electrode (
D) and either one of the source electrodes (S) are connected to each other, and the connection can be cut by laser irradiation: a first electrode (60, 61); and second electrodes (50, 51) that are electrically arranged in parallel with the first electrode and that are connectable by laser irradiation.
【請求項2】  一つの画素が二つの分割された領域(
32,33)からなる画素と、前記画素の各領域にそれ
ぞれ設けられ、前記画素を駆動する薄膜トランジスタ(
44,45)と、前記領域間を接続し、レーザ照射を受
けて前記接続が切断可能な第1の電極(66)と、レー
ザ照射を受けて、前記分割された領域間を接続可能な第
2の電極(56)とを含むアクティブマトリックス液晶
表示装置。
[Claim 2] One pixel is divided into two divided regions (
32, 33), and thin film transistors (32, 33) provided in each region of the pixel and driving the pixels.
44, 45), a first electrode (66) that connects the regions and is capable of cutting the connection upon laser irradiation, and a first electrode (66) that connects the divided regions upon laser irradiation. an active matrix liquid crystal display device comprising: two electrodes (56);
【請求項3】  透明基板(70)と、前記透明基板上
に形成したゲート電極(G1,G2)と、前記ゲート電
極を覆うゲート絶縁層(71)と、前記ゲート絶縁層の
上に積層した半導体層(72,73)と、前記半導体層
の上に形成したソース・ドレイン電極(S,D)とを含
む複数の薄膜トランジスタ(42,43)と、前記ドレ
イン電極とゲート電極とそれぞれ接続するドレインバス
ライン電極(21)とゲートバスライン電極(12,1
3)と、前記ゲート絶縁層上に形成され、前記薄膜トラ
ンジスタで駆動される画素電極(31)とを有するアク
ティブマトリックス液晶表示装置において、さらに、一
つの画素電極にたいして二つの前記薄膜トランジスタ(
42,43)が設けられ、前記ゲートバスライン電極と
ドレインバスライン電極と前記画素電極とのいずれか一
方の電極と前記薄膜トランジスタのゲート電極とドレイ
ン電極とソース電極とのいずれか一方の電極との間を前
記ゲート絶縁層を介してまたぐ予備電極(50,51)
を前記透明基板上に形成したアクティブマトリックス液
晶表示装置。
3. A transparent substrate (70), a gate electrode (G1, G2) formed on the transparent substrate, a gate insulating layer (71) covering the gate electrode, and a layer laminated on the gate insulating layer. A plurality of thin film transistors (42, 43) including a semiconductor layer (72, 73), source/drain electrodes (S, D) formed on the semiconductor layer, and a drain connected to the drain electrode and the gate electrode, respectively. Bus line electrode (21) and gate bus line electrode (12,1
3) and a pixel electrode (31) formed on the gate insulating layer and driven by the thin film transistor, further comprising two thin film transistors (31) for one pixel electrode.
42, 43) are provided, and one of the gate bus line electrode, the drain bus line electrode, and the pixel electrode, and one of the gate electrode, drain electrode, and source electrode of the thin film transistor. preliminary electrodes (50, 51) that straddle the gate insulating layer between the electrodes;
An active matrix liquid crystal display device comprising: formed on the transparent substrate.
【請求項4】  透明基板(70)と、前記透明基板上
に形成したゲート電極(G1,G2)と、前記ゲート電
極を覆うゲート絶縁層(71)と、前記ゲート絶縁層の
上に積層した半導体層(72,73)と、前記半導体層
の上に形成したソース・ドレイン電極(S,D)とを含
む複数の薄膜トランジスタと、前記ゲート絶縁層上に形
成され、前記薄膜トランジスタで駆動される画素電極と
を有するアクティブマトリックス液晶表示装置において
、さらに、一つの画素は、一部(66)でつながった二
つの画素電極(32,33)を有し、前記分割された二
つの画素電極はそれぞれ別の前記薄膜トランジスタ(4
4,45)で駆動され、前記分割された画素電極間を前
記ゲート絶縁層を介してまたぐ予備電極(56)を前記
透明基板上に形成したアクティブマトリックス液晶表示
装置。
4. A transparent substrate (70), a gate electrode (G1, G2) formed on the transparent substrate, a gate insulating layer (71) covering the gate electrode, and a layer laminated on the gate insulating layer. A plurality of thin film transistors including semiconductor layers (72, 73), source/drain electrodes (S, D) formed on the semiconductor layer, and a pixel formed on the gate insulating layer and driven by the thin film transistor. In the active matrix liquid crystal display device having electrodes, one pixel further has two pixel electrodes (32, 33) connected at a portion (66), and the two divided pixel electrodes are each separated from each other. The thin film transistor (4
4, 45), and a preliminary electrode (56) is formed on the transparent substrate to straddle the divided pixel electrodes via the gate insulating layer.
JP5742991A 1991-03-20 1991-03-20 Active matrix liquid crystal display Expired - Lifetime JP2922007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5742991A JP2922007B2 (en) 1991-03-20 1991-03-20 Active matrix liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5742991A JP2922007B2 (en) 1991-03-20 1991-03-20 Active matrix liquid crystal display

Publications (2)

Publication Number Publication Date
JPH04291321A true JPH04291321A (en) 1992-10-15
JP2922007B2 JP2922007B2 (en) 1999-07-19

Family

ID=13055414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5742991A Expired - Lifetime JP2922007B2 (en) 1991-03-20 1991-03-20 Active matrix liquid crystal display

Country Status (1)

Country Link
JP (1) JP2922007B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065203A1 (en) * 2001-02-15 2002-08-22 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its repairing method
US9355501B2 (en) 2011-10-20 2016-05-31 Fujitsu Limited Information generating program, information generating method, and information generating apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065203A1 (en) * 2001-02-15 2002-08-22 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its repairing method
US9355501B2 (en) 2011-10-20 2016-05-31 Fujitsu Limited Information generating program, information generating method, and information generating apparatus

Also Published As

Publication number Publication date
JP2922007B2 (en) 1999-07-19

Similar Documents

Publication Publication Date Title
JP4088619B2 (en) Active matrix substrate and display device
EP0318224B1 (en) An active matrix substrate for liquid crystal display
JP3418653B2 (en) Active matrix type liquid crystal display
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
WO2006064832A1 (en) Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system
JPH0439055B2 (en)
JPH1010583A (en) Production of active matrix substrate and its active matrix substrate
JPH04331922A (en) Active matrix display device
US7489370B2 (en) Liquid crystal display device and method for making the same and method for repairing defective pixel using the same
JPS6222455A (en) Thin film active device substrate
JPH10339888A (en) Thin film transistor array and its production
JPH11242241A (en) Liquid crystal display device, manufacture therefor, tft array substrate used for liquid crystal display device and manufacture therefor
JPH10319438A (en) Active matrix substrate and production method therefor and deffect correcting method therefor
JP3102819B2 (en) Liquid crystal display device and driving method thereof
JPH09113936A (en) Active matrix display device and its production
JPH11119253A (en) Active matrix type liquid crystal display device and its defect correcting method
JPH04291321A (en) Active matrix liquid crystal device
KR100498181B1 (en) Flat display device and manufacturing method thereof
JP4627081B2 (en) Active matrix substrate and display device
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JP4077590B2 (en) Thin film transistor and manufacturing method thereof, active matrix substrate and manufacturing method thereof, and electro-optical device
JPH06289426A (en) Correcting method for active matrix display device
JPS63276031A (en) Liquid crystal display device
JPH095785A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP3277137B2 (en) Manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406