JPH04290309A - Ｐｌｌ周波数シンセサイザ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特に、ディジタル方
式の自動車・携帯電話等、ＭＣＡ方式の通信器に用いて
好適なＰＬＬ周波数シンセサイザ装置に関する。

【０００２】

【従来の技術】従来の自動車・携帯電話は、アナログ音
声信号をＦＭ変調し、例えば８００ＭＨｚ帯の電波を用
いて送受信するアナログ方式とされている。ところが、
アナログ方式の自動車・携帯電話では、システム容量の
拡大に限界があり、加入者の増加に対応するのが困難で
ある。そこで、ディジタル方式の自動車・携帯電話の開
発が進められている。

【０００３】ディジタル方式の自動車・携帯電話の仕様
については、各国で標準化が進められている。例えば、
北米の方式では、ディジタル音声信号が例えば分析合成
系の符号化方式をベースとした高能率符号であるＶＳＥ
ＬＰ（Ｖｅｃｔｏｒ　Ｓｕｍ　Ｅｘｃｉｔｅｄ　Ｌｉｎ
ｅａｒ　Ｐｒｅｄｉｃｔｉｏｎ）を用いて高能率符号化
される。この高能率符号化した音声信号がπ／４シフト
ＱＰＳＫ変調される。そして、８００ＭＨｚ帯を利用し
て伝送される。アクセス方式としては、ＴＤＭＡ（時分
割多重化アクセス）が用いられる。チャンネル間隔は、
例えば３０ｋＨｚに設定される。

【０００４】このような北米の方式のディジタル自動車
・携帯電話システムにおけるＴＤＭＡでは、所定時間が
送信状態、受信状態、アイドリング状態の３つの状態に
割当られる。送信状態では、送信周波数が所定の送信周
波数のチャンネル（８２４ＭＨｚ〜８４９ＭＨｚ）の１
つに設定される。受信状態では、受信周波数が所定の受
信周波数のチャンネル（８６９ＭＨｚ〜８９４ＭＨｚ）
の１つに設定される。送信周波数と受信周波数とは、４
５ＭＨｚの間隔に設定される。アイドリング状態では、
最適なセル局がアクセスできるように、受信周波数が順
次切り換えられる。そして、各セル局からの電波の電界
強度が検出される。アイドリング状態での各セル局から
の電波の電界強度に応じて、アクセスするセル局が切り
換えられる。

【０００５】

【発明が解決しようとする課題】前述したように、北米
方式のディジタル自動車・携帯電話システムにおけるＴ
ＤＭＡでは、一定時間が送信状態、受信状態、アイドリ
ング状態の３つの状態に割当られる。このため、局部発
振器の発振周波数を、送信状態、受信状態、アイドリン
グ状態の３つの状態に応じて、素早く切り換える必要が
ある。ところが、ＰＬＬシンセサイザは、ロック状態に
なるまでの時間が必要である。このため、ＰＬＬシンセ
サイザを用いた局部発振回路では、送信状態、受信状態
、アイドリング状態の３つの状態に応じて、素早く発振
周波数を切り換えることができない。

【０００６】送信用、受信用、アイドリング用として、
夫々、独立したＰＬＬシンセサイザを配設すれば、送信
状態、受信状態、アイドリング状態の３つの状態に応じ
て素早く発振周波数を切り換えられるが、このようにす
ると、回路規模が増大すると共に、コストアップになる
。

【０００７】したがって、この発明の目的は、送信状態
、受信状態、アイドリング状態の３つの状態で、周波数
が適宜に設定できるＰＬＬシンセサイザ回路装置を提供
することにある。

【０００８】

【課題を解決するための手段】この発明は、電圧制御型
発振器の出力信号を分周器を介して位相比較器に供給し
、分周器を介された電圧制御型発振器の出力信号の位相
と基準信号発振器からの基準信号の位相とを比較し、こ
の比較出力で電圧制御型発振器の発振周波数を制御する
ようにしたＰＬＬ周波数シンセサイザ装置において、固
定した周波数チャンネルに設定するための状態と、順次
周波数チャンネルを変化させていくための状態とが設定
可能とされ、固定した周波数チャンネルに設定するため
の状態での電圧制御型発振器の制御信号を保持しておく
制御信号保持手段を有し、固定した周波数チャンネルに
設定するための状態と、順次周波数チャンネルを変化さ
せていくための状態とを順次切替えると共に、固定した
周波数チャンネルに設定するための状態から、順次周波
数チャンネルを変化させていくための状態に切り替える
時に、固定した周波数チャンネルに設定するための状態
での電圧制御型発振器の制御電圧を制御信号保持手段に
保持しておくようにしたＰＬＬ周波数シンセサイザ装置
である。

【０００９】

【作用】送信／受信状態で用いるループフィルタ８６と
、アイドリング状態で用いるループフィルタ８７が設け
られており、送信／受信状態と、アイドリング状態とに
応じて、ループフィルタ８６及び８７が切り替えられる
。送信／受信状態でのＶＣＯ８１の制御電圧はアイドリ
ング状態の間保持されているので、アイドリング状態か
ら送信／受信状態に移った時に、ＰＬＬが直ちにロック
状態となる。また、アイドリング状態で用いるループフ
ィルタ８７の時定数が小さくされているので、アイドリ
ング状態でもＰＬＬが直ちにロック状態となる。

【００１０】

【実施例】この発明の実施例について、以下の順序で説
明する。 ａ．自動車・携帯電話端末の全体構成 ｂ．直交変調及びＤ／Ａコンバータ ｃ．ＰＬＬシンセサイザについて

【００１１】ａ．自動車・携帯電話端末の全体構成図２
は、この発明が適用できる北米方式のディジタル自動車
・携帯電話端末の一例を示すものである。この実施例で
は、ディジタル方式とアナログ方式との２つのモードが
設定できる。

【００１２】図２において、スイッチ回路１及び２は、
送信側でディジタルモードとアナログモードとで切り替
えられるスイッチである。ディジタルモードの時にはス
イッチ回路１及び２がａ側に設定され、アナログモード
の時にはスイッチ回路１及び２がｂ側に設定される。

【００１３】スイッチ回路３は、アナログモードにおい
て、音声送信時とワイドバンドデータ送信時とで切り替
えられるスイッチである。音声送信時には、スイッチ回
路３がａ側に設定される。ワイドバンドデータ送信時に
は、スイッチ回路３がｂ側に設定される。

【００１４】スイッチ回路４は、送信時と受信時とで切
り替えられるスイッチである。送信時には、スイッチ回
路４がａ側に設定され、受信時にはスイッチ回路４がｂ
側に設定される。

【００１５】先ず、ディジタルモード時の送信側につい
て説明する。図２において、入力端子５に音声信号が供
給される。この音声信号がＡ／Ｄコンバータ６に供給さ
れる。Ａ／Ｄコンバータ６には、端子７から周波数ｆＡ
　のクロック（ｆＡ　＝８ｋＨｚ）が供給される。Ａ／
Ｄコンバータ６で、入力端子５からの音声信号がサンプ
リング周波数８ｋＨｚでディジタル化される。

【００１６】ディジタルモードの場合には、スイッチ回
路９がａ側に設定される。したがって、ディジタルモー
ドの場合は、このディジタル音声信号がスイッチ回路１
を介してコーデック８に供給される。コーデック８で、
このディジタル音声信号が分析合成系の符号化方式をベ
ースとした高能率符号であるＶＳＥＬＰ（Ｖｅｃｔｏｒ
　ＳｕｍＥｘｃｉｔｅｄ　Ｌｉｎｅａｒ　Ｐｒｅｄｉｃ
ｔｉｏｎ）を用いて高能率符号化される。

【００１７】コーデック８で高能率符号化された信号が
チャンネルコーダ９に供給される。チャンネルコーダ９
により、音声データや制御データ等からＴＤＭＡフレー
ムへの組立処理が行われる。チャンネルコーダ９からは
、周波数２４．３ｋＨｚの変調レートでデータが出力さ
れる。このチャンネルコーダ９の出力データがＤＰＳＫ
変調回路１０に供給される。

【００１８】ＤＰＳＫ変調回路１０には、端子２５から
周波数ｆＤＢのベースバンド搬送波クロック（ｆＤＢ＝
９７．２ｋＨｚ）が供給される。ＤＰＳＫ変調回路１０
により、チャンネルコーダ９からのデータがπ／４シフ
トＤＰＳＫ変調される。この時のベースバンド搬送波周
波数ｆＤＢは９７．２ｋＨｚとされる。

【００１９】ＤＰＳＫ変調回路１２の出力がｍ（ｍ＝１
００）逓倍回路１１に供給される。ｍ逓倍回路１１で、
ＤＰＳＫ変調回路１２の出力信号の周波数がｍ（ｍ＝１
００）倍される。ＤＰＳＫ変調回路１２の出力信号のベ
ースバンド搬送波周波数ｆＤＢは９７．２ｋＨｚとされ
ているので、ｍ逓倍回路１１からは、周波数９．７２Ｍ
Ｈｚ（９７．２ｋＨｚ×１００）の信号が出力される。 ｍ逓倍回路１１の出力がスイッチ回路２のａ側入力端に
供給される。

【００２０】ディジタルモードの場合には、スイッチ回
路２がａ側に設定される。したがって、ｍ逓倍回路回路
１１の出力がスイッチ回路２を介して直交変調及びＤ／
Ａコンバータ回路１２に供給される。直交変調及びＤ／
Ａコンバータ回路１２には、端子１３から周波数ｆＳ　
のサンプリング周波数（ｆＳ＝９．７２ＭＨｚ）が供給
される。直交変調及びＤ／Ａコンバータ回路１２は、複
素ベースバンド信号の実部の正負の信号Ｉ及び−Ｉと、
虚部の正負の信号Ｑ及び−Ｑとを、サンプリング周波数
ｆＳ　で順次選択してＤ／Ａ変換し、所定の帯域の成分
を取り出すことにより、直交変調とＤ／Ａ変換を行うも
のである。この直交変調及びＤ／Ａコンバータ回路１２
については、後に詳述する。

【００２１】直交変調及びＤ／Ａコンバータ回路１２か
らは、中間周波数ｆＩＦ（１２．１５ＭＨｚ）のＩＦ信
号が得られる。このＩＦ信号が混合回路１４に供給され
る。混合回路１４には、ＰＬＬシンセサイザ１５から、
周波数ｆｓｏｓｃの局部発振信号が供給される。混合回
路１４で、ＩＦ信号と局部発振信号とが混合され、周波
数８００ＭＨｚ帯の送信信号が形成される。この送信信
号がパワーアンプ１６に供給され、電力増幅される。パ
ワーアンプ１６の出力がスイッチ回路４を介して、アン
テナ１７に供給される。

【００２２】次に、アナログモード時の送信側について
説明する。アナログモードにおいて、音声送信時には、
入力端子５に音声信号が供給される。この音声信号がＡ
／Ｄコンバータ６に供給される。Ａ／Ｄコンバータ６に
は、端子７から周波数ｆＡ　（ｆＡ　＝８ｋＨｚ）のサ
ンプリングクロックが供給される。Ａ／Ｄコンバータ６
で、入力端子５からの音声信号が周波数８ｋＨｚでディ
ジタル化される。

【００２３】アナログモードの場合には、スイッチ回路
１がｂ側に設定される。したがって、アナログモードの
場合は、このディジタル音声信号がスイッチ回路１を介
して音声信号処理回路１８に供給される。音声信号処理
回路１８で、プリエンファシス等の処理が行われる。こ
の音声信号処理回路１８の出力がスイッチ回路３のａ側
入力端に供給される。

【００２４】アナログモードにおいて音声送信時には、
スイッチ回路１１がａ側に設定される。したがって、音
声送信時には、音声信号処理回路１８からのディジタル
音声信号がスイッチ回路３を介してディジタルＦＭ変調
回路２２に供給される。

【００２５】アナログモードにおいてワイドバンドデー
タ送信時には、入力端子１９からのデータがワイドバン
ドデータ処理回路２０に供給される。ワイドバンドデー
タ処理回路２０には、端子２１から周波数ｆＷＤのクロ
ック（ｆＷＤ＝２０ｋＨｚ）が供給される。このワイド
バンドデータ処理回路２２の出力がスイッチ回路３のｂ
側入力端に供給される。

【００２６】アナログモードにおいてワイドバンドデー
タ送信時には、スイッチ回路３がｂ側に設定される。し
たがって、データ送信時には、ワイドバンドデータ処理
回路２０からの出力データがスイッチ回路３を介してデ
ィジタルＦＭ変調回路２２に供給される。

【００２７】ディジタルＦＭ変調回路２２には、端子２
３から周波数ｆＡＢのベースバンド搬送波クロック（ｆ
ＡＢ＝１２０ｋＨｚ）が供給される。ディジタルＦＭ変
調回路２２により、音声信号処理回路１８からのディジ
タル音声信号又はワイドバンドデータ処理回路２０から
の出力データがＦＭ変調される。この時のベースバンド
搬送波周波数ｆＡＢは１２０ｋＨｚとされる。

【００２８】ディジタルＦＭ変調回路２２の出力がｎ逓
倍回路２４（ｎ＝８１）に供給される。ｎ逓倍回路２４
で、ディジタルＦＭ変調回路２２の出力信号の周波数が
ｎ（ｎ＝８１）倍される。ディジタルＦＭ変調回路２２
の出力信号のベースバンド搬送波周波数は１２０ｋＨｚ
とされているので、ｎ逓倍回路２４からは、周波数９．
７２ＭＨｚ（１２０ｋＨｚ×８１＝９．７２ＭＨｚ）の
信号が出力される。

【００２９】アナログモードの場合には、スイッチ回路
２がｂ側に設定される。したがって、ｎ逓倍回路回路２
４出力がスイッチ回路２を介して直交変調及びＤ／Ａコ
ンバータ回路１２に供給される。直交変調及びＤ／Ａコ
ンバータ回路１２からは、中間周波数ｆＩＦ（１２．１
５ＭＨｚ）のＩＦ信号が得られる。このＩＦ信号が混合
回路１４に供給される。混合回路１４には、ＰＬＬシン
セサイザ１５から、周波数ｆｓｏｓｃの局部発振信号供
給される。混合回路１４で、ＩＦ信号と周波数ｆｓｏｓ
ｃの局部発振信号とが混合され、周波数８００ＭＨｚ帯
の送信信号が形成される。この送信信号がパワーアンプ
１６に供給され、電力増幅される。パワーアンプ１６の
出力がスイッチ回路４を介して、アンテナ１７に供給さ
れる。

【００３０】このように、この発明が適用されたディジ
タル方式の自動車・携帯電話端末では、ディジタルモー
ドの時にも、アナログモードの時にも、スイッチ回路２
から出力される信号のベースバンド周波数が９．７２Ｍ
Ｈｚで共通とされる。したがって、スイッチ回路２以降
の処理は、ディジタルモードの時とアナログモードの時
とで共通とされる。

【００３１】次に、受信側について説明する。スイッチ
回路３１及び３２は、受信側において、ディジタルモー
ドとアナログモードの時とで切り替えられるスイッチ回
路である。ディジタルモードの時は、スイッチ回路３１
及び３２がａ側に設定される。アナログモードの時は、
スイッチ回路３１及び３２がｂ側に設定される。

【００３２】スイッチ回路３３は、アナログモードにお
いて、音声受信時とワイドバンドデータ受信時とで切り
替えられるスイッチである。音声受信時には、スイッチ
回路３３がａ側に設定される。ワイドバンドデータ受信
時は、スイッチ回路３３がｂ側に設定される。

【００３３】ディジタルモードの場合には、アンテナ１
７からの受信出力は、スイッチ回路４を介して、ＲＦア
ンプ３５に供給される。ＲＦアンプ３５の出力が混合回
路３６に供給される。混合回路３６には、ＰＬＬシセサ
イザ１５から、周波数ｆＲＯＳＣの局部発振信号が供給
される。混合回路３６で、受信信号が周波数１２．５ｋ
ＨｚのＩＦ信号に変換される。このＩＦ信号がＡ／Ｄ及
び直交復調回路３７に供給される。

【００３４】Ａ／Ｄ及び直交復調回路３７には、端子３
８から周波数ｆｓ　（ｆＳ　＝９．７２ＭＨｚ）のサン
プリングクロックが供給される。Ａ／Ｄ及び直交復調回
路３７は、周波数１２．５ｋＨｚのＩＦ信号を周波数９
．７２ＭＨｚのサンプリングクロックでサンプリングし
、このサンプリンデータを周波数９．７２ＭＨｚのサン
プリングクロックで順次選択することにより、複素ベー
スバンド信号の実部信号Ｉと、虚部信号Ｑとを復調する
ものである。

【００３５】Ａ／Ｄ及び直交復調回路３７の出力がスイ
ッチ回路３１に供給される。ディジタルモードでは、ス
イッチ回路３１がａ側に設定されるので、Ａ／Ｄ及び直
交復調回路３７の出力がスイッチ回路３１を介して、１
／ｍ分周回路３８（ｍ＝１００）に供給される。

【００３６】Ａ／Ｄ及び直交復調回路３７からは、周波
数９．７２ＭＨｚの転送レートの復調データが得られる
ので、１／ｍ分周回路３８からは周波数９７．２ｋＨｚ
の転送レートのデータが得られる。この１／ｍ分周回路
３８の出力がＤＰＳＫ復調回路３９に供給される。

【００３７】ＤＰＳＫ復調回路３９には、端子５２から
周波数ｆＤＢ（ｆＤＢ＝２４．３ｋＨｚ）ベースバンド
搬送波が供給される。ＤＰＳＫ復調回路３９で、受信デ
ータが復調される。この復調信号がチャンネルコーダ４
０に供給される。

【００３８】チャンネルコーダ４０で、ＴＤＭＡフレー
ムから、音声データ及び制御データが分解される。チャ
ンネルコーダ４０の出力がコーデック４１に供給される
。

【００３９】コーデック４１は、ＶＳＥＬＰのデコード
を行うものである。コーデック４１で、送られてきた音
声信号がデコードされる。このデコードされたディジタ
ル音声信号がスイッチ回路３２に供給される。

【００４０】ディジタルモードでは、スイッチ回路３２
がａ側に設定されるので、このデコードされた音声信号
がスイッチ回路３２を介してＤ／Ａコンバータ４２に供
給される。Ｄ／Ａコンバータ４２には、端子４３から周
波数ｆＡ　（ｆＡ　＝８ｋＨｚ）のクロックが供給され
る。 Ｄ／Ａコンバータ４２で、ディジタル音声信号がアナロ
グ音声信号に変換される。このアナログ音声信号が出力
端子４４から出力される。

【００４１】アナログモードの場合には、アンテナ１７
からの受信出力は、スイッチ回路４、ＲＦアンプ３５を
介して、混合回路３６に供給される。混合回路３６で、
受信信号が周波数１２．５ｋＨｚのＩＦ信号に変換され
る。このＩＦ信号がＡ／Ｄ及び直交変調回路３７に供給
される。Ａ／Ｄ及び直交変調回路３７で、受信信号がデ
ィジタル化される。

【００４２】Ａ／Ｄ及び直交変調回路３７の出力がスイ
ッチ回路３１に供給される。アナログモードでは、スイ
ッチ回路３１がｂ側に設定されているので、Ａ／Ｄ及び
直交変調回路３７の出力がスイッチ回路３１を介して、
１／ｎ分周回路４５（ｎ＝１００）に供給される。１／
ｎ分周回路４５からは、周波数１２０ｋＨｚの転送レー
トの音声データ又はワイドバンドデータが得られる。１
／ｎ分周回路４５の出力がディジタルＦＭ復調回路４６
供給される。

【００４３】ディジタルＦＭ復調回路４６には、端子４
７から周波数ｆＡＢ（ｆＡＢ＝１２０ｋＨｚ）の搬送波
が供給される。ディジタルＦＭ復調回路４６で、ディジ
タル音声信号又はワイドバンドデータが復調される。こ
の復調されたデータがスイッチ回路３３に供給される。

【００４４】アナログモードにおいて、音声再生時には
、スイッチ回路３３がａ側に設定される。したがって、
アナログモードにおいて音声再生時には、ディジタルＦ
Ｍ復調回路４６で復調されたディジタル音声信号がスイ
ッチ回路３３を介して、音声信号処理回路４８に供給さ
れる。

【００４５】音声信号処理回路４８で、ディエンファシ
ス等の処理が行われる。音声信号処理回路４８の出力が
スイッチ回路３２のｂ側入力端に供給される。アナログ
モードでは、スイッチ回路３２がｂ側に設定される。し
たがって、音声信号処理回路４８からのディジタル音声
信号がスイッチ回路３２を介してＤ／Ａコンバータ４２
に供給される。Ｄ／Ａコンバータ４２で、ディジタル音
声信号がアナログ音声信号に変換される。このアナログ
音声信号が出力端子４４から出力される。

【００４６】アナログモードにおいて、ワイドバンドデ
ータ出力時には、スイッチ回路３３がｂ側に設定される
。したがって、アナログモードにおいてワイドバンドデ
ータ出力時には、ディジタルＦＭ復調回路４６で復調さ
れたディジタルデータがスイッチ回路３３を介して、ワ
イドバンドデータ処理回路４９に供給される。ワイドバ
ンドデータ処理回路４９には、端子５０から周波数ｆＷ
Ｄ（ｆＷＤ＝２０ｋＨｚ）のクロックが供給される。ワ
イドバンドデータ処理回路４９からのデータが出力端子
５１から出力される。

【００４７】このように、図２に示す自動車・携帯電話
端末では、送信する音声信号をディジタル化し、また、
受信した音声信号をアナログ信号に変換するための周波
数ｆＡ　（ｆＡ　＝８ｋＨｚ）のクロック信号が必要で
ある。また、ディジタルモードでの周波数ｆＤＢ（ｆＤ
Ｂ＝９７．２ｋＨｚ）のベースバンド信号が必要である
。また、周波数ｆｓ　（ｆｓ　＝９．７２ＭＨｚ）のク
ロック信号が必要である。また、アナログモードのワイ
ドバンドデータを処理するための周波数ｆＷＤ（ｆＷＤ
＝２０ｋＨｚ）のクロック信号が必要である。更に、ア
ナログモードの周波数ｆＡＢ（ｆＡＢ＝１２０ｋＨｚ）
のベースバンド信号が必要である。

【００４８】これらの各信号は、基準クロック信号発生
回路５３からの信号を基に形成され。基準クロック信号
発生回路５３は、周波数１９．９４ＭＨｚのクロックを
マスタクロック信号として発生する。上述の各信号は、
この１９．９４ＭＨｚの整数分の１の関係に設定される
。このため、この周波数１９．９４ＭＨｚのマスタクロ
ック信号から各信号を容易に形成できる。

【００４９】ｂ．直交変調及びＡ／Ｄコンバータについ
て 直交変調及びＤ／Ａコンバータ回路１２は、前述したよ
うに、複素ベースバンド信号の実部の正負の信号Ｉ及び
−Ｉと、虚部の正負の信号Ｑ及び−Ｑとを、サンプリン
グ周波数ｆＳ　で順次選択してＤ／Ａ変換し、所定の帯
域の成分を取り出すことにより、直交変調を行う。この
直交変調及びＤ／Ａコンバータ回路１２について詳述す
る。

【００５０】図３は、直交変調及びＤ／Ａコンバータ回
路１２の構成を示すものである。図３において、入力端
子６１にディジタル複素信号（Ｉ＋ｊＱ）の実部信号Ｉ
が供給される。入力端子６２にディジタル複素信号（Ｉ
＋ｊＱ）の虚部信号Ｑが供給される。

【００５１】入力端子６１からの実部信号Ｉがスイッチ
回路６３の入力端６３Ａに供給されにと共に、極性反転
回路６４に供給される。極性反転回路６４で、実部信号
Ｉが極性反転され、実部信号−Ｉが形成される。この実
部信号−Ｉがスイッチ回路６３の入力端６３Ｃに供給さ
れる。

【００５２】入力端子６２からの虚部信号Ｑがスイッチ
回路６３の入力端６３Ｂに供給されにと共に、極性反転
回路６５に供給される。極性反転回路６５で、虚部信号
Ｑが極性反転され、虚部信号−Ｑが形成される。この虚
部信号−Ｑがスイッチ回路６３の入力端６３Ｄに供給さ
れる。

【００５３】スイッチ回路６３には、スイッチ制御回路
６６からスイッチ制御信号が形成される。スイッチ制御
回路６６には、端子６７からサンプリング周波数ｆＳ　
のクロックが供給される。スイッチ回路６３で、スイッ
チ回路６３の入力端６３Ａ〜６３Ｄに供給される信号Ｉ
、Ｑ、−Ｉ、−Ｑが順次サンプリング周波数ｆＳ　のタ
イミングで切り替えられる。

【００５４】スイッチ回路６６の出力がＤ／Ａコンバー
タ６８に供給される。Ｄ／Ａコンバータ６８には、端子
６７からサンプリング周波数ｆＳ　のクロックが供給さ
れる。Ｄ／Ａコンバータ６８で、スイッチ回路６３の出
力がアナログ信号に変換される。

【００５５】Ｄ／Ａコンバータ６８の出力がバンドパス
フィルタ６９に供給される。バンドパスフィルタ６９は
、搬送波周波数ｆＩＦの帯域を通過する特性とされる。 バンドパスフィルタ６９の出力から、直交変調信号が得
られる。この直交変調信号が出力端子７０から取り出さ
れる。

【００５６】サンプリング周波数ｆＳ　と搬送波周波数
ｆＩＦとは、 ｆＩＦ＝ｆＳ　（２ｎ＋１）／４ ｎ＝整数 の関係が満足するように設定される。この例では、サン
プリング周波数ｆＳが９．７２ＭＨｚ、搬送波周波数ｆ
ＩＦが１２．１５ＭＨｚとされている。したがって、以
下のようにこの関係が満足されている。 １２．１５ＭＨｚ＝９．７２（２×２＋１）／４

【００
５７】サンプリング周波数ｆＳ　と搬送波周波数ｆＩＦ
との関係をこのように設定すると、複素信号Ｉ、Ｑ、−
Ｉ、−Ｑを順次サンプリング周波数ｆＳ　のタイミング
で切り替えてＤ／Ａ変換し、これを周波数ｆＩＦのバン
ドパスフィルタを介して取り出せば、直交変調信号を得
ることができる。

【００５８】つまり、複素信号Ｉ、Ｑ、−Ｉ、−Ｑを順
次サンプリング周波数ｆＳ　の４Ｎ（Ｎ＝整数）倍でサ
ンプリングしてＤ／Ａ変換したとする。これは、図４Ａ
に示す複素信号（Ｉ＋ｊＱ）を、図４Ｂに示す信号ｅｘ
ｐ（ｊ２π（ｆＳ　／４）ｔ）で周波数変換した時の実
部（図４Ｃ） Ｒｅ〔（Ｉ＋ｊＱ）×ｅｘｐ（ｊ２π（ｆＳ　／４）ｔ
）〕 と等価になる。

【００５９】この信号をアナログ信号に変換すると、サ
ンプリングの定理から、図４Ｄに示すように、ｆＳ　・
（２ｎ＋１）／４ ｎ＝整数 の周波数に、直交変調された信号が得られる。バンドパ
スフィルタ６９により、これらの信号成分のうちから、
所望の信号成分が取り出される。ここでは、バンドパス
フィルタ６９により、 ｆＳ　・（２・２＋１）／４＝（５／４）ｆＳ　の信号
成分が取り出される。したがって、バンドパスフィルタ
６９から、周波数ｆＩＦの搬送波を、サンプリング周波
数ｆＳ　のディジタル複素信号（Ｉ＋ｊＱ）で直交変調
した直交変換出力が得られる。

【００６０】なお、この例では、複素信号Ｉ、Ｑ、−Ｉ
、−Ｑを順次選択しているが、複素信号Ｉ、−Ｑ、−Ｉ
、Ｑを順次選択するようにしても良い。

【００６１】このように、サンプリング周波数ｆＳ　と
搬送波周波数ｆＩＦとの関係が ｆＩＦ＝ｆＳ　（２ｎ＋１）／４ であれば、複素信号Ｉ、Ｑ、−Ｉ、−Ｑを順次サンプリ
ング周波数ｆＳ　のタイミングで切り替えてＤ／Ａ変換
し、これを周波数ｆＩＦのバンドパスフィルタを介して
取り出せば、直交変調信号を得ることができる。また、
図２におけるＡ／Ｄ及び直交復調器３７は、これと反対
の動作を行う回路により実現できる。

【００６２】ｃ．ＰＬＬシンセサイザについてこの発明
が適用されたディジタル自動車・携帯電話端末では、一
定時間が送信状態、受信状態、アイドリング状態の３つ
の状態に割当られる。そして、送信状態、受信状態、ア
イドリング状態が高速で連続的に切り替えられる。

【００６３】送信状態では、所定の送信周波数チャンネ
ル（８２４ＭＨｚ〜８４９ＭＨｚ）の１つとなるように
、ＰＬＬシンセサイザ１５の発振周波数が設定される。 設定された送信チャンネルを用いて、端末側からセル局
に信号が送信される。受信状態では、所定の受信チャン
ネル（８６９ＭＨｚ〜８９４ＭＨｚ）の１つとなるよう
に、ＰＬＬシンセサイザ１５の発振周波数が設定される
。設定された受信チャンネルを用いて、セル局から端末
側に信号が送られ、セル局を介された信号が端末側で受
信される。送信チャンネル周波数と受信チャンネル周波
数とは、４５ＭＨｚの間隔に設定される。

【００６４】アイドリング状態では、多数の受信チャン
ネルに順次切り替えられる。そして、各受信チャンネル
での信号強度が検出される。この信号強度を用いて、ア
クセスするセル局の切り替え制御が行われる。

【００６５】ＰＬＬシンセサイザ１５では、周波数切り
替え時にロック時間が必要であるため、送信状態、受信
状態、アイドリング状態とで、発振周波数を高速で変化
させるのは困難である。なお、送信周波数と受信周波数
との間隔は、常に４５ＭＨｚで固定しているので、送信
状態と受信状態とは共用できる。そこで、この発明が適
用されたＰＬＬシンセサイザ１５では、送信／受信状態
、アイドリング状態の夫々の間で、発振周波数が直ちに
変更できるように、送信／受信状態からアイドリング状
態に切り替わった時に、ループフィルタに送信／受信時
の制御電圧を蓄えておき、アイドリング状態から送信／
受信状態に切り替わった時に、ＰＬＬが直ちにロックで
きるようにされている。

【００６６】つまり、図１は、この発明が適用されたＰ
ＬＬシンセサイザ１５の構成を示すものである。図１に
おいて、８１はＶＣＯ（電圧制御型発振器）、８２は基
準信号発振器である。ＶＣＯ８１の出力が分周器８３を
介してＮ分周され、位相比較器８４に供給される。基準
信号発振器８２の出力が位相比較器８４に供給される。 位相比較器８４で、基準信号発振器８２からの基準信号
の位相と、分周器８３を介されたＶＣＯ８１の出力の位
相とが比較される。この比較出力がスイッチ回路８５に
供給される。

【００６７】スイッチ回路８５のａ側の出力端からの出
力がループフィルタ８６に供給される。スイッチ回路８
５のｂ側の出力端からの出力がループフィルタ８７に供
給される。ループフィルタ８６は、送信／受信状態のた
めのループフィルタである。このループフィルタ８６の
時定数は、送信／受信状態では安定した周波数に設定し
なければならないため、大きい値に設定される。ループ
フィルタ８７は、アイドリング状態のためのループフィ
ルタである。このループフィルタ８７の時定数は、直ち
に所定の周波数でロックできるように、小さい値に設定
される。

【００６８】ループフィルタ８６の出力がスイッチ回路
８８のａ側入力端に供給される。ループフィルタ８７の
出力がスイッチ回路８８のｂ側入力端に供給される。ス
イッチ回路８８の出力がＶＣＯ８１に供給される。この
スイッチ回路８８の出力信号により、ＶＣＯ８１の発振
周波数が制御される。ＶＣＯ８１の出力が出力端子８９
から取り出されると共に、１／Ｎ分周回路８３を介して
位相比較器８４に供給される。

【００６９】９０はＰＬＬコントローラである。ＰＬＬ
コントローラ９０により、分周器８３の分周比Ｎが発振
周波数に応じて設定される。また、ＰＬＬコントローラ
９０により、送信／受信状態と、アイドリング状態とに
応じて、スイッチ制御信号ＳＷ１及びＳＷ２が出力され
る。このスイッチ制御信号ＳＷ１及びＳＷ２がスイッチ
回路８５及び８８に供給される。このスイッチ制御信号
ＳＷ１及びＳＷ２により、スイッチ回路８５及び８８が
切り替えられる。

【００７０】図５Ａに示すように、時点ｔ０　〜ｔ１　
では送信状態に設定され、時点ｔ１　〜ｔ２　では受信
状態に設定され、時点ｔ２　〜ｔ３　ではアイドリング
状態に設定され、以下、送信状態、受信状態、アイドリ
ング状態に順次設定される。

【００７１】時点ｔ０　〜ｔ１　、時点ｔ１　〜ｔ２　
の送信及び受信状態では、図５Ｂ及び図５Ｃに示すよう
に、スイッチ回路８５及び８８がａ側に設定される。こ
のため、位相比較器８４の出力がループフィルタ８６に
供給され、ループフィルタ８６の出力（図５Ｄ）がルー
プフィルタ８６を介してＶＣＯ８１に供給され、ループ
フィルタ８６の出力に基づいて、ＶＣＯ８１の発振周波
数が制御される。送信及び受信周波数は固定しているの
で、ＰＬＬは既にロック状態にあり、ロック状態では、
ループフィルタ８６の出力は略一定している。

【００７２】時点ｔ２　でアイドリング状態に設定され
ると、図５Ｂ及び図５Ｃに示すように、スイッチ回路８
５及び８８がｂ側に設定される。このため、図５Ｆに示
すように、位相比較器８４の出力がループフィルタ８７
に供給され、ループフィルタ８７の出力（図５Ｅ）がＶ
ＣＯ８１に供給される。アイドリング状態では、発振周
波数が順次切り替えられるので、アイドリング状態に設
定された時点ｔ２　直後では、図５Ｅに示すように、ル
ープフィルタ８７の出力は変動する。このループフィル
タ８７の出力により、ＶＣＯ８１の発振周波数が制御さ
れる。ループフィルタ８７の時定数は小さく設定されて
いるので、ＰＬＬは直ちにロック状態となり、アイドリ
ング状態で必要な周波数に設定される。

【００７３】時点ｔ３　で送信状態に設定される少し前
の時点ｔａで、スイッチ回路８５及び８８がａ側に設定
される。このため、図５Ｆに示すように、ループフィル
タ８６の出力（図５Ｄ）がＶＣＯ８１に供給され、ルー
プフィルタ８６の出力に基づいて、ＶＣＯ８１の発振周
波数が制御される。ループフィルタ８６の時定数は大き
く設定されているので、ループフィルタ８６には時点ｔ
２　以前の制御電圧が保持されている。このため、送信
状態に設定される時点ｔ３　では、ＰＬＬはロック状態
となる。

【００７４】時点ｔ３　〜ｔ４　、時点ｔ４　〜ｔ５　
の送信及び受信状態では、図５Ｂ及び図５Ｃに示すよう
に、スイッチ回路８５及び８８がａ側に設定され、ルー
プフィルタ８６の出力（図５Ｄ）がＶＣＯ８１に供給さ
れ、ループフィルタ８６の出力に基づいて、ＶＣＯ８１
の発振周波数が制御される。この時、ＰＬＬは既にロッ
ク状態にあり、ロック状態では、ループフィルタ８６の
出力は略一定している。

【００７５】時点ｔ５　でアイドリング状態に設定され
ると、図５Ｂに示すように、スイッチ回路８５及び８８
がｂ側に設定される。このため、図５Ｆに示すように、
ループフィルタ８７の出力（図５Ｅ）がＶＣＯ８１に供
給される。アイドリング状態では、発振周波数が切り替
えられるので、アイドリング状態に設定された直後では
、図５Ｅに示すように、ループフィルタ８７の出力は変
動するが、ループフィルタ８７の時定数は小さく設定さ
れているので、ＰＬＬは直ちにロック状態となり、アイ
ドリング状態で必要な周波数に設定される。

【００７６】以下、同様の制御が繰り返される。このよ
うに、この発明が適用されたＰＬＬシンセサイザ１５で
は、送信／受信状態と、アイドリング状態とに応じて、
ループフィルタ８６及び８７が切り替えられる。送信／
受信状態でのＶＣＯ８１の制御電圧は、アイドリング状
態の間保持されているので、アイドリング状態から送信
／受信状態に移った時に、ＰＬＬがロック状態となる。 そして、アイトリング状態で用いるループフィルタ８７
の時定数が小さくされているので、アイドリング状態で
もＰＬＬを直ちにロックできる。

【００７７】

【発明の効果】この発明によれば、送信／受信状態で用
いるループフィルタ８６と、アイドリング状態で用いる
ループフィルタ８７が設けられており、送信／受信状態
と、アイドリング状態とに応じて、ループフィルタ８６
及び８７が切り替えられる。送信／受信状態でのＶＣＯ
８１の制御電圧はアイドリング状態の間保持されている
ので、アイドリング状態から送信／受信状態に移った時
に、ＰＬＬが直ちにロック状態となる。また、アイトリ
ング状態で用いるループフィルタ８７の時定数が小さく
されているので、アイドリング状態でもＰＬＬが直ちに
ロック状態となる。したがって、１つのＰＬＬシンセサ
イザで、送信状態、受信状態、アイドリング状態での各
周波数チャンネルを、短い時間で直ちに切り替えられる
。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図である。

【図２】この発明が適用された自動車・携帯電話の端末
の一例のブロック図である。

【図３】この発明が適用された自動車・携帯電話の端末
の一例における直交変調器の一例のブロック図である。

【図４】この発明が適用された自動車・携帯電話の端末
の一例における直交変調器の一例の説明に用いるスペク
トラム図である。

【図５】この発明の一実施例の説明に用いるタイミング
チャートである。

【符号の説明】

８１　　ＶＣＯ ８２　　基準信号発振器 ８５，８８　　スイッチ回路 ８６，８７　　ループフィルタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　電圧制御型発振器の出力信号を分周器
   を介して位相比較器に供給し、上記分周器を介された上
   記電圧制御型発振器の出力信号の位相と上記基準信号発
   振器からの基準信号の位相とを比較し、この比較出力で
   上記電圧制御型発振器の発振周波数を制御するようにし
   たＰＬＬ周波数シンセサイザ装置において、固定した周
   波数チャンネルに設定するための状態と、順次周波数チ
   ャンネルを変化させていくための状態とが設定可能とさ
   れ、上記固定した周波数チャンネルに設定するための状
   態での上記電圧制御型発振器の制御信号を保持しておく
   制御信号保持手段を有し、上記固定した周波数チャンネ
   ルに設定するための状態と、上記順次周波数チャンネル
   を変化させていくための状態とを順次切替えると共に、
   上記固定した周波数チャンネルに設定するための状態か
   ら、上記順次周波数チャンネルを変化させていくための
   状態に切り替える時に、上記固定した周波数チャンネル
   に設定するための状態での上記電圧制御型発振器の制御
   電圧を上記制御信号保持手段に保持しておくようにした
   ＰＬＬ周波数シンセサイザ装置。