JPH04290073A - 画像データ圧縮装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データを圧縮する
技術に係り、特に、２値画像処理において同一値の画素
（白画素または黒画素のデータ）の連続する長さ（以下
、ランレングスと称する）を検出する装置に関する。

【０００２】

【従来の技術】ファクシミリ等により画像通信を行う場
合、画像データの圧縮処理は必須である。これに関連し
て、近年の通信網の高速化により、圧縮および復元処理
にも高速化が要求されている。このためには、圧縮処理
の一部を構成するランレングス検出処理においても高速
化を図ることが必要である。

【０００３】従来の方式では、シフトレジスタ等を用い
て、画像データの中で値の連続する画素を１画素ずつ順
次計数し、その結果に基づいてランレングスの検出を行
っている。そのため、少なくとも画素数分の処理サイク
ルを必要としていた。

【０００４】

【発明が解決しようとする課題】上述した従来の方式で
は、ランレングス検出に際して画素数分の処理サイクル
を必要とするので、冗長度の大小にかかわらず、処理時
間を同様に必要とする欠点がある。例えば、冗長度の大
きな画像データ（例えば全部が白または黒の画素のデー
タ）であっても、冗長度の小さな画像データ（例えば全
部がランレングス１の市松模様のデータ）と同じ分だけ
処理時間を必要とするため、圧縮後のデータが少ないに
もかかわらず、全体の処理時間を短縮できず、ひいては
画像データ圧縮を効率良く行えないという問題を生じて
いた。

【０００５】本発明は、かかる従来技術における課題に
鑑み創作されたもので、ランレングスを効率良く検出し
、ひいては画像データの圧縮処理を高速に行うことがで
きる画像データ圧縮装置を提供することを目的としてい
る。

【０００６】

【課題を解決するための手段】上記課題を解決するため
、本発明では、画像データの圧縮に際し、ワード単位で
与えられる画像データにおけるランレングスを１演算周
期（サイクル）毎に検出し、そのランレングスを数値と
して出力するようにしている。従って本発明によれば、
図１の原理ブロック図に示されるように、２値画像処理
において同一値の画素の連続長（ランレングス）を検出
する画像データ圧縮装置であって、画像データＤ０　を
ワード単位で順次取り込んで記憶する手段１と、該記憶
された画像データにおいて画素値の変化点の有無を検出
する手段２と、該画素値の変化点が検出された場合（Ａ
）に、ワードの端から最初の変化点までの画素の連続長
を検出してそれを指示する第１のデータＤ１　を出力す
ると共に、当該変化点まで画像データのシフト処理を行
う連続長検出およびシフト手段３と、前記第１のデータ
に基づき当該ワードの残りのビット数を演算してそれを
指示する第２のデータＤ２　を出力する手段４と、現ワ
ード内に変化点が検出された場合（Ａ）に前記第１のデ
ータを選択し、該変化点が検出されなかった場合（Ｂ）
に前記第２のデータを選択する手段５と、前ワードから
同一値の画素が連続している場合に現ワードまでの画素
の連続長を指示する第３のデータＤ３　を記憶しておく
手段６と、該第３のデータに前記選択された第１または
第２のデータを加算する加算手段７とを具備し、現ワー
ド内に変化点が検出された場合（Ａ）には前記加算手段
の結果を前記ランレングスを指示するデータとして出力
し、該変化点が検出されなかった場合（Ｂ）には該加算
手段の結果を前記第３のデータに置き換えることを特徴
とする画像データ圧縮装置が提供される。

【０００７】

【作用】上述した構成によれば、複数ビットのワード単
位で画像データＤ０を記憶手段１に取り込み、検出手段
２と連続長検出およびシフト手段３を用いてワード中で
先頭ビットと同一の値が続く長さ（ランレングスまたは
その一部）を１サイクルで検出すると同時にその連続長
分だけシフト処理を行い、さらに連続長検出およびシフ
ト手段３と選択手段５および加算手段７を用いてその検
出処理およびシフト処理を各サイクル毎に繰り返し行う
ようにしている。

【０００８】従って、１サイクルで画像データを１ワー
ド分もしくは１ランレングス分処理することが可能とな
り、最大で１ワードのビット数分（例えば８ビットの場
合には最大８倍）高速化を図ることができる。これは、
画像圧縮処理の高速化に寄与するものである。なお、本
発明の他の構成上の特徴および作用の詳細については、
添付図面を参照しつつ以下に記述される実施例を用いて
説明する。

【０００９】

【実施例】図２に本発明の一実施例としての画像データ
圧縮装置の構成が示される。同図において、１１は圧縮
する画像データＩＤの１ワード分（ＩＭＧ）　のデータ
を格納するためのレジスタ、１２は前ワードの最終ビッ
トを格納するためのレジスタ、１３は排他的オア（ＥＯ
Ｒ）回路であって、隣接する画素間で排他的論理和演算
を行うことにより、連続する値の境界（論理値０と１と
の境）すなわち変化点を検出する。検出されたデータは
変化点データＣＤ１　として出力される。

【００１０】１５は排他的オア回路１３で処理された変
化点データＣＤ１　を中間データ（ＴＥＭＰ）として一
時的に格納するためのレジスタ、１６はエンコーダ／シ
フタであって、入力された変化点データＣＤ１　に基づ
き、ワードの先頭から何ビット目に変化点が有るかを検
出してランレングス・データＲＬＤ１（ＳＦＴ）　を出
力すると共に、その変化点までシフト処理を行う。１４
はマルチプレクサを示し、ワード中に変化点がある場合
にはエンコーダ／シフタ１６によってシフトされた変化
点データＣＤ２　を選択し、変化点がない場合には次ワ
ード以降の変化点データを選択する。マルチプレクサ１
４で選択出力されたデータはレジスタ１５に再び入力さ
れる。

【００１１】１７は現ワードの残りビット数（ＲＥＳＴ
）すなわちエンコーダ／シフタ１６から出力される変化
点データ中の有効ビット数を格納するためのレジスタを
示し、ここで、初期状態またはエンコーダ／シフタ１６
に入力されたデータ中に変化点が無い場合には、１ワー
ドのビット数すなわち「８」が新たに設定される。この
設定は、エンコーダ／シフタ１６からのロード信号ＬＯ
ＡＤ（後述）に基づいて行われる。１８は減算回路を示
し、エンコーダ／シフタ１６から出力されたランレング
ス・データＲＬＤ１（ＳＦＴ）　をレジスタ１７の内容
（ＲＥＳＴ）から減算することにより、次に処理される
変化点データ中の有効ビット数を演算する。

【００１２】２０は前ワードからランが連続している場
合の現ワードまでのランレングス（ＣＯＮＴ）を記憶す
るためのレジスタを示し、ここで、現ワード内に変化点
が検出された場合には値「０」に再設定される。この設
定は、エンコーダ／シフタ１６からのデータ・イネーブ
ル信号ＤＥ（後述）に基づいて行われる。１９はマルチ
プレクサを示し、変化点がある場合には、エンコーダ／
シフタ１６の出力ＲＬＤ１を選択してランレングス・デ
ータを加算回路２１（後述）およびレジスタ２２（後述
）を介して出力させ、変化点がない場合には、レジスタ
１７の出力を選択してその内容を加算回路２１を通じて
積算する。

【００１３】加算回路２１は、マルチプレクサ１９の動
作に対応し、変化点がある場合には、レジスタ２０の内
容とエンコーダ／シフタ１６の出力を加算し、ランレン
グス値（ＲＵＮ）として出力し、変化点がない場合には
、レジスタ２０の内容とレジスタ１７の内容を加算する
ことにより現ワードまでのランレングス（ＲＵＮ）　検
出を繰り返す。レジスタ２２は、加算回路２１からのラ
ンレングス値（ＲＵＮ）　を一時記憶し、ランレングス
・データＲＬＤ２として外部へ出力する。

【００１４】図３〜図５に本実施例装置の具体的な回路
構成の一例が示される。図２との対比において、図３の
構成はレジスタ１１，１２　、排他的オア回路１３、マ
ルチプレクサ１４およびレジスタ１５に対応し、図４の
構成はエンコーダ／シフタ１６に対応し、そして、図５
の構成はレジスタ１７、減算回路１８、マルチプレクサ
１９、レジスタ２０、加算回路２１、レジスタ２２およ
びエンコーダ／シフタ１６の一部に対応している。

【００１５】先ず図３を参照すると、１１ａ　〜１１ｈ
　および１２はそれぞれＤ型フリップフロップで構成さ
れたラッチ回路を示し、ラッチ回路１１ａ　〜１１ｈ　
は外部より転送される画像データＩＤをそれぞれクロッ
クＣＬＫ　に応答して記憶し、ラッチ回路１２は前ワー
ドの最終ビット（図中■で示される）の画像データを記
憶する。１３ａ　〜１３ｈ　はそれぞれ排他的オアゲー
トを示し、それぞれラッチ回路１２と１１ａ　のＱ出力
、ラッチ回路１１ａ　と１１ｂ　のＱ出力、ラッチ回路
１１ｂ　と１１ｃ　のＱ出力、…………、ラッチ回路１
１ｇ　と１１ｈ　のＱ出力に応答し、隣接する１つ前の
画素値と値が異なる場合にその値が変化しているビット
を値「１」にする。１４ａ　〜１４ｈはそれぞれマルチ
プレクサを示し、ロード信号ＬＯＡＤ（後述）に応答し
てそれぞれ対応する排他的オアゲート１３ａ　〜１３ｈ
　の出力または変化点データＣＤ２（後述）の対応ビッ
ト（但しマルチプレクサ１４ｈ　については０）のいず
れかを選択出力する。本実施例では、１ワードの処理が
終了した場合にはロード信号ＬＯＡＤが　”Ｈ”レベル
となって排他的オアゲート１３ａ　〜１３ｈ　の出力が
選択され、一方、後述するシフト処理により有効データ
が現ワードに残っている場合にはロード信号ＬＯＡＤが
　”Ｌ”レベルとなって変化点データＣＤ２　が選択出
力される。１５ａ　〜１５ｈ　はそれぞれＤ型フリップ
フロップで構成されたラッチ回路を示し、それぞれ対応
するマルチプレクサ１４ａ　〜１４ｈ　の出力をクロッ
クＣＬＫ　に応答して記憶する。この動作により、同期
化が行われる。

【００１６】次に図４を参照すると、ＯＲ１　およびＯ
Ｒ２　はオアゲートを示し、それぞれラッチ回路１５ｅ
　〜１５ｈ　の出力ｅ〜ｈ（上位４ビット）およびラッ
チ回路１５ａ　〜１５ｄ　の出力ａ〜ｄ（下位４ビット
）に応答し、４ビット全てが０である（すなわち変化点
が無い）か否かを検出する。１６ａ　〜１６ｈ　はそれ
ぞれマルチプレクサを示し、オアゲートＯＲ２　の出力
ＳＦＴ２に応答してそれぞれ対応するラッチ回路１５ａ
　〜１５ｈ　の出力ａ〜ｈ、またはラッチ回路１５ｅ　
〜１５ｈ　の出力ｅ〜ｈ、０、０、０および０のいずれ
かを選択出力する。この場合、オアゲートＯＲ２　の出
力ＳＦＴ２が　”Ｈ”レベルの時にラッチ回路１５ａ　
〜１５ｈ　の出力ａ〜ｈが選択され、オアゲートＯＲ２
　の出力ＳＦＴ２が　”Ｌ”レベルの時にラッチ回路１
５ｅ　〜１５ｈ　の出力ｅ〜ｈ、０、０、０および０が
選択出力される。後者の場合、つまり下位４ビットａ〜
ｄが全て０の場合には、下位４ビットは同一画素値が連
続していることが検出されたので、その４ビット分のシ
フト処理が行われる。ＯＲ３　はマルチプレクサ１６ａ
，１６ｂ　の出力ａおよびｂに応答するオアゲートを示
し、マルチプレクサ１６ａ　〜１６ｈからの８ビットの
出力に対して下位２ビットが０であるか否かを検出する
。２６ａ　〜２６ｈ　はそれぞれマルチプレクサを示し
、オアゲートＯＲ３　の出力ＳＦＴ１に応答してそれぞ
れ対応するマルチプレクサ１６ａ　〜１６ｈ　の出力、
またはマルチプレクサ１６ｃ　〜１６ｈ　の出力、０お
よび０のいずれかを選択出力する。この場合、オアゲー
トＯＲ３の出力ＳＦＴ１が　”Ｈ”レベルの時にマルチ
プレクサ１６ａ　〜１６ｈ　の出力が選択され、オアゲ
ートＯＲ３　の出力ＳＦＴ１が”Ｌ”レベルの時にマル
チプレクサ１６ｃ　〜１６ｈ　の出力、０および０が選
択出力される。後者の場合、つまり下位２ビットが０の
場合には、下位２ビットは同一画素値が連続しているこ
とが検出されたので、その２ビット分のシフト処理が行
われる。同様に、３６ａ　〜３６ｇ　はそれぞれマルチ
プレクサを示し、マルチプレクサ２６ａの出力ＳＦＴ０
に応答してそれぞれ対応するマルチプレクサ２６ｂ　〜
２６ｈ　の出力、またはマルチプレクサ２６ｃ　〜２６
ｈ　の出力および０のいずれかを選択出力する。この場
合、マルチプレクサ２６ａ　の出力ＳＦＴ０が　”Ｈ”
レベルの時にマルチプレクサ２６ｂ　〜２６ｈ　の出力
が選択され、マルチプレクサ２６ａ　の出力ＳＦＴ０が
　”Ｌ”レベルの時にマルチプレクサ２６ｃ　〜２６ｈ
　の出力および０が選択出力され、１ビット分のシフト
処理が行われる。マルチプレクサ３６ａ　〜３６ｇ　か
ら出力されたデータは、前述の変化点データＣＤ２　を
構成する。

【００１７】以上のシフト動作により、ラッチ回路１５
ａ　〜１５ｈ　に格納されていたデータのうち、最初に
値「１」のビットが出現するまでシフト処理が行われた
ことになり、オアゲートＯＲ２　、オアゲートＯＲ３　
およびマルチプレクサ２６ａ　の各出力により、シフト
されたビット数が２の補数表現の下位３ビットとして信
号ＳＦＴ２〜ＳＦＴ０で示される。

【００１８】次に図５を参照すると、Ａ１およびＡ２は
それぞれ入力反転型のアンドゲートを示し、それぞれオ
アゲートＯＲ１，ＯＲ２　の出力ＨＺおよびＳＦＴ２、
ならびにオアゲートＯＲ２，ＯＲ３　の出力ＳＦＴ２，
ＳＦＴ１　およびマルチプレクサ２６ａ　の出力ＳＦＴ
０に応答する。アンドゲートＡ１，Ａ２　は、現ワード
（ラッチ回路１５ａ　〜１５ｈ　内のデータ）が「００
００００００」か「０００００００１」であることを検
出する。 ＯＲ４　はアンドゲートＡ１およびＡ２の出力に応答す
るオアゲートを示し、前述のロード信号ＬＯＡＤ（次の
画像データ（１ワード分）に移行するための信号）を生
成する。２３はＤ型フリップフロップで構成されたラッ
チ回路を示し、アンドゲートＡ２の出力をクロックＣＬ
Ｋ　に応答して記憶する。このラッチ回路２３の出力は
、現ワード中に変化点が検出されて有効ランレングス・
データが出力されるということを指示するデータ・イネ
ーブル信号ＤＥとなる。１７はＤ型フリップフロップで
構成された３ビットのレジスタを示し、加算回路１８（
後述）の出力をクロックＣＬＫ　に応答して格納する。 このレジスタ１７には１ワード中の未処理ビット数が格
納され、１ワードの処理を終える毎に、ロード信号ＬＯ
ＡＤによって値「８」に設定される。加算回路１８は、
レジスタ１７の出力データと３ビットの信号ＳＦＴ２〜
ＳＦＴ０（ランレングス・データＲＬＤ１）を２進数の
形で加算する。この場合、信号ＳＦＴ２〜ＳＦＴ０はラ
ンレングスを２の補数で表しているので、加算回路１８
では残りのビット数から現ワードのランレングスを減じ
、次の残りビット数を指示していることになる。この値
は再びレジスタ１７に格納される。１９はマルチプレク
サを示し、アンドゲートＡ１の出力に応答してランレン
グス・データＲＬＤ１またはレジスタ１７の出力のいず
れかを選択出力する。本実施例では、現ワード中に変化
点が検出された場合にはアンドゲートＡ１の出力が　”
Ｈ”レベルとなってランレングス・データＲＬＤ１が選
択され、現ワード中に変化点が検出されなかった場合に
はアンドゲートＡ１の出力が　”Ｌ”レベルとなってレ
ジスタ１７内のデータが選択出力される。２０はＤ型フ
リップフロップで構成されたＮビットのレジスタを示し
、加算回路２１（後述）の出力をクロックＣＬＫ　に応
答して格納する。なお、Ｎは入力画像の大きさによる最
大ランレングス分の表現が可能なビット数を表す。この
レジスタ２０には前ワードからランレングスが連続して
いる場合の積算値が格納され、ワード中に変化点が検出
された場合には、データ・イネーブル信号ＤＥによって
次サイクルで値「０」にリセットされる。加算回路２１
は、レジスタ２０の出力データとマルチプレクサ１９の
出力データを加算する。この場合、マルチプレクサ１９
の出力データは２の補数で表現されているので、加算回
路２１は２進数表現に変換する機能を有する。加算回路
２１は、現ワード中に変化点が存在する場合、レジスタ
２０内のデータとランレングス・データＲＬＤ１（すな
わち前ワードまでのランレングスと現ワードのランレン
グス）を加算し、最終的なランレングス値ＲＬＤ２とし
て外部に出力し、一方、現ワード中に変化点が検出され
なかった場合には、レジスタ１７内のデータとレジスタ
２０内のデータ（すなわち現ワードの残りのビット数と
前ワードまでのランレングスの継続値）を加算する。加
算回路２１の出力は、再びレジスタ２０に格納される。 ２２はＤ型フリップフロップで構成されたラッチ回路を
示し、加算回路２１の出力データＲＬＤ２をクロックＣ
ＬＫ　に応答して一時記憶する。 この動作により、外部との同期化が行われる。

【００１９】次に、本実施例の装置によるランレングス
値出力処理について図６のフローチャートを参照しなが
ら説明する。なお、図示の例では８ビット（１ワード）
単位で行う場合の処理フローが示される。まず、図６で
用いられている各記号の意味について説明する。ＩＭＧ
は画像データＩＤの１ワード分、ＩＭＧ（ｉ）　は１ワ
ード中のｉ番目の画素を示す。ＴＥＭＰは中間データを
示し、ＩＭＧ中の画像データにおいて前画素と値が異な
るビットには「１」、前画素と値が同じビットには「０
」が割り当てられている。また、ＣＯＮＴは前ワードか
らランが継続している場合の現ワードまでのランレング
スを指示するデータ、ＳＦＴは現ワードにおける先頭ビ
ットからのランレングスを指示するデータ、そして、Ｒ
ＥＳＴは現ワードで処理が行われていないビット数を示
す。

【００２０】次に、処理手順について説明する。まずス
テップ１０１　では、初期化処理としてＣＯＮＴに「−
１」が設定され、ＲＥＳＴに「８」が設定される。つま
り、ＣＯＮＴについては、画像１ラインの開始時に仮想
的に１画素付加して処理することによる、ランレングス
の整合をとるために−１が設定され、ＲＥＳＴについて
は、処理開始時での１ワードの未処理ビット数が８であ
ることを考慮して８が設定される。

【００２１】ステップ１０２　ではＩＭＧを読み込んで
レジスタ１１に格納し、次のステップ１０３では、ＩＭ
Ｇの読み込みが全て終了した（ＹＥＳ）　か否（ＮＯ）
かの判定を行う。判定がＹＥＳ　の場合には本フローは
終了（エンド）となり、判定がＮＯの場合にはステップ
１０４　に進む。ステップ１０４　では、排他的オア回
路１３においてＩＭＧ中の隣接ビット間の排他的論理和
が演算される。これによって、画像データの変化点、す
なわち１ビット前の画素と値が異なっているビットが有
るか否かを検出し、有った場合に当該ビット位置を値「
１」として設定し、ＴＥＭＰに代入する。

【００２２】次のステップ１０５　では、ＴＥＭＰ中の
全てのビットが０である（ＹＥＳ）　か否（ＮＯ）かの
判定、言い換えると、ＴＥＭＰ中に１つでも値「１」が
有る（ＮＯ）か否（ＹＥＳ）かの判定を行う。これは、
１ワード（ＩＭＧ）中に変化点が存在するか否かを検出
することに相当する。判定がＮＯの場合（変化点が有る
場合）にはステップ１０６に進み、判定がＹＥＳ　の場
合（変化点が無い場合）にはステップ１１１　に進む。

【００２３】ステップ１０６　では、前ステップ１０５
　において現ワードに変化点が検出されたので、次のワ
ードへのランレングスの繰り越しであることを指示する
ＣＯＮＴに０を設定する。ステップ１０７　では、先頭
ビットから最初の変化点までの画素連続長（ランレング
ス）を検出し、ＳＦＴに設定する。この処理は、最初に
値「１」が検出されるまでの値「０」の個数を数える処
理であり、先頭ビットの優先度が最も高いプライオリテ
ィ（優先）付エンコードに相当する。

【００２４】ステップ１０８　では、現ワードのランレ
ングス（ＳＦＴ）に前ワードまでのランレングス（ＣＯ
ＮＴ）を加算して新たなランレングス（ＲＵＮ）とし、
最終的にランレングス値（ランレングス・データＲＬＤ
２）を外部に出力する。ステップ１０９　では、ＲＥＳ
Ｔに設定されている値（つまり「８」）からステップ１
０７　で検出したビット数（ランレングス）ＳＦＴを減
じることによって、現ワードに残っている未処理ビット
数を演算し、その結果をＲＥＳＴに格納する。

【００２５】ステップ１１０　では、ステップ１０７　
で検出したビット数分だけ、ＴＥＭＰに格納されている
データをシフトする。図中、ＳＦＴＬは、ＴＥＭＰのＳ
ＦＴビットを左にシフトすることを表している。この後
、ステップ１０５　に戻って上記処理を繰り返す。一方
、ステップ１１１　では、ステップ１０５　において現
ワードに変化点が検出されなかったので、ＲＥＳＴに格
納されている長さ分のランレングスが次のワードへ継続
していることになり、また前ワードから継続している場
合もあるので、ＣＯＮＴに格納されている値にＲＥＳＴ
の値を加算し、新たなＣＯＮＴとする。

【００２６】次のステップ１１２　では、処理が次ワー
ドへ移行するため、ＲＥＳＴの内容を８に設定し直す。 この後、ステップ１０４　に戻って上記処理を繰り返す
。

【００２７】

【発明の効果】以上説明したように本発明によれば、１
サイクルで画像データの１ワード分もしくは１ランレン
グス分処理することが可能となるので、最大で１ワード
のビット数分（Ｎビットの場合には最大Ｎ倍）の高速処
理を実現することができ、ひいては画像圧縮処理の高速
化を図ることができる。

【００２８】従って本発明は、パイプライン処理等の高
速化手法に容易に適合し、例えばファクシミリ等の画像
処理部に適用すれば、高速化および性能向上に寄与する
ところが大きい。

【図面の簡単な説明】

【図１】本発明による画像データ圧縮装置の原理ブロッ
ク図である。

【図２】本発明の一実施例としての画像データ圧縮装置
の構成を示すブロック図である。

【図３】図２の装置の一部の構成を示す回路図である。

【図４】図２の装置の一部の構成を示す回路図である。

【図５】図２の装置の一部の構成を示す回路図である。

【図６】図２の装置が行うランレングス値出力処理を表
すフローチャートである。

【符号の説明】

１…画像データ記憶手段 ２…（変化点の有無）検出手段 ３…連続長検出およびシフト手段 ４…（当該ワードの）残りビット数演算手段５…選択手
段 ６…（前ワードからの）画素連続長記憶手段７…加算手
段 Ｄ０　…画像データ Ｄ１　…（ワードの端から変化点までの画素連続長を指
示する）第１のデータ Ｄ２　…（当該ワードの残りビット数を指示する）第２
のデータ Ｄ３　…（前ワードからの画素連続長を指示する）第３
のデータ Ａ…変化点が検出された場合の処理

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　２値画像処理において同一値の画素の
   連続長を検出する画像データ圧縮装置であって、画像デ
   ータ（Ｄ０）をワード単位で順次取り込んで記憶する手
   段（１）　と、該記憶された画像データにおいて画素値
   の変化点の有無（Ａ，Ｂ）　を検出する手段（２）　と
   、該画素値の変化点が検出された場合（Ａ）　に、ワー
   ドの端から最初の変化点までの画素の連続長を検出して
   それを指示する第１のデータ（Ｄ１）を出力すると共に
   、当該変化点まで画像データのシフト処理を行う連続長
   検出およびシフト手段（３）と、前記第１のデータに基
   づき当該ワードの残りのビット数を演算してそれを指示
   する第２のデータ（Ｄ２）を出力する手段（４）　と、
   現ワード内に変化点が検出された場合（Ａ）　に前記第
   １のデータを選択し、該変化点が検出されなかった場合
   （Ｂ）　に前記第２のデータを選択する手段（５）　と
   、前ワードから同一値の画素が連続している場合に現ワ
   ードまでの画素の連続長を指示する第３のデータ（Ｄ３
   ）を記憶しておく手段（６）　と、該第３のデータに前
   記選択された第１または第２のデータを加算する加算手
   段（７）　とを具備し、現ワード内に変化点が検出され
   た場合（Ａ）　には前記加算手段の結果を前記同一値の
   画素の連続長を指示するデータとして出力し、該変化点
   が検出されなかった場合（Ｂ）には該加算手段の結果を
   前記第３のデータに置き換えることを特徴とする画像デ
   ータ圧縮装置。
2. 【請求項２】　　前記連続長検出およびシフト手段（３
   ）　は、入力データの単位を２ｎ　ビット単位としてワ
   ードの端から２ｎ−１，２ｎ−２，………２０　ビット
   がそれぞれ同一値であるか否かを検出する手段を具備し
   、該検出の結果に基づき同一値である場合に当該同一値
   を呈するビット数分だけ画像データのシフト処理を行う
   ことを特徴とする請求項１に記載の画像データ圧縮装置
   。