JPH04287439A - クロック再生方式 - Google Patents
クロック再生方式Info
- Publication number
- JPH04287439A JPH04287439A JP3051804A JP5180491A JPH04287439A JP H04287439 A JPH04287439 A JP H04287439A JP 3051804 A JP3051804 A JP 3051804A JP 5180491 A JP5180491 A JP 5180491A JP H04287439 A JPH04287439 A JP H04287439A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- lan
- node
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000011084 recovery Methods 0.000 title abstract description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 238000011069 regeneration method Methods 0.000 claims description 4
- 238000013500 data storage Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、幹線の伝送路（バス）
に接続してデータを送受信する装置（以下ＩＮノードと
称す） を例えばループ状に複数接続した所謂 ＬＡＮ
（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）に於ける監
視役の親装置（ＳＮ ノード） の送出データの基準マ
スタクロックに同期して被監視の子装置のクロックを再
生し受信するクロック再生方式に関する。
に接続してデータを送受信する装置（以下ＩＮノードと
称す） を例えばループ状に複数接続した所謂 ＬＡＮ
（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）に於ける監
視役の親装置（ＳＮ ノード） の送出データの基準マ
スタクロックに同期して被監視の子装置のクロックを再
生し受信するクロック再生方式に関する。
【０００２】ＬＡＮを伝送媒体とするネットワークの拡
大に伴い、一つのＬＡＮ内に複数の基準クロックを持つ
データ回線の構築が要求されている。この為， 一つの
ＬＡＮ 内に複数の基準クロックのデータ回線が互に共
存できる柔軟なクロック再生方式が望まれている。
大に伴い、一つのＬＡＮ内に複数の基準クロックを持つ
データ回線の構築が要求されている。この為， 一つの
ＬＡＮ 内に複数の基準クロックのデータ回線が互に共
存できる柔軟なクロック再生方式が望まれている。
【０００３】
【従来の技術】従来の ＬＡＮは、図３のブロック図に
示す如く、幹線バスに接続して伝送データを送受信する
複数のＩＮノード１０，２１〜２ｎの一つ１０が親装置
（ＳＮ ノード， マスタ）となり、該ＳＮノード１０
が所謂 ＰＬＬ回路を有し， 該 ＰＬＬ回路が、外部
の例えば公衆通信網からの線（ アウトライン） の基
準クロック（ アウトラインクロック）に従属同期した
マスタクロックＭＣＬＫ を生成して， ＬＡＮの各
子装置（ スレーブ） のＩＮノード２１〜２ｎへ供給
していた。
示す如く、幹線バスに接続して伝送データを送受信する
複数のＩＮノード１０，２１〜２ｎの一つ１０が親装置
（ＳＮ ノード， マスタ）となり、該ＳＮノード１０
が所謂 ＰＬＬ回路を有し， 該 ＰＬＬ回路が、外部
の例えば公衆通信網からの線（ アウトライン） の基
準クロック（ アウトラインクロック）に従属同期した
マスタクロックＭＣＬＫ を生成して， ＬＡＮの各
子装置（ スレーブ） のＩＮノード２１〜２ｎへ供給
していた。
【０００４】
【発明が解決しようとする課題】ところが、上記の従来
のＬＡＮ は、一つのＬＡＮ には一つのマスタクロッ
クＭＣＬＫであるため， 複数のＩＮノードの或るグル
ープＡが接続するデータ回線のクロックが，他グループ
Ｂの接続する回線のクロックと異なり別々の基準クロッ
クを持つ場合は、一つのＬＡＮ への収容が不可能であ
って， 図示しないが，Ａ，Ｂ 二つのＬＡＮ を設け
ねばならない。また，親装置のＳＮノード１０へ取り込
むアウトラインからの基準クロックのアウトラインクロ
ックが断となった場合や、 ＳＮ ノード内のＰＬＬ
回路から子ノードへデータと一緒に出力されるマスタク
ロックのインラインクロックの障害は、一つのＬＡＮ
に収容した複数のデータ回線の全回線に対し影響を及ぼ
すといった重大障害の一要因となっていた。
のＬＡＮ は、一つのＬＡＮ には一つのマスタクロッ
クＭＣＬＫであるため， 複数のＩＮノードの或るグル
ープＡが接続するデータ回線のクロックが，他グループ
Ｂの接続する回線のクロックと異なり別々の基準クロッ
クを持つ場合は、一つのＬＡＮ への収容が不可能であ
って， 図示しないが，Ａ，Ｂ 二つのＬＡＮ を設け
ねばならない。また，親装置のＳＮノード１０へ取り込
むアウトラインからの基準クロックのアウトラインクロ
ックが断となった場合や、 ＳＮ ノード内のＰＬＬ
回路から子ノードへデータと一緒に出力されるマスタク
ロックのインラインクロックの障害は、一つのＬＡＮ
に収容した複数のデータ回線の全回線に対し影響を及ぼ
すといった重大障害の一要因となっていた。
【０００５】本発明の目的は、一つのＬＡＮ に収容す
る複数のデータ回線の基準クロック源が複数化した時も
互に影響されない柔軟性を持ち， 親ノードにて入力の
アウトラインの基準クロックや出力のインラインのマス
タクロックＭＣＬＫが一時断となっても， 各子ノード
が支障無く動作して， ＬＡＮの高信頼性に寄与するク
ロック再生方式を実現することにある。
る複数のデータ回線の基準クロック源が複数化した時も
互に影響されない柔軟性を持ち， 親ノードにて入力の
アウトラインの基準クロックや出力のインラインのマス
タクロックＭＣＬＫが一時断となっても， 各子ノード
が支障無く動作して， ＬＡＮの高信頼性に寄与するク
ロック再生方式を実現することにある。
【０００６】
【課題を解決するための手段】この目的は、図１の原理
図を参照し，外部の基準クロック装置１００ からの基
準クロックにより親ノード１０が自蔵のＰＬＬ 回路に
て生成したマスタクロックＭＣＬＫにより，伝送路３０
０ へ送出した一定量のデータＤ Ｔ を， 子ノード
２１が該伝送路から受信して端末装置２００ へ出力す
る一つの ＬＡＮにおいて、該子ノード２１に， 親ノ
ード１０の出力するマスタクロックＭＣＬＫに従属同期
したクロックＣＫを再生し出力するＰＬＬ回路ＶＣＸＯ
（１）と， 該 ＰＬＬ回路の出力ＣＫにより親ノー
ドの送出データＤ Ｔ を受信したデータＤ Ｒ を一
定量だけ記憶蓄積する受信バッファＦＩＦＯ （２）と
，該受信バッファのデータ蓄積量を監視する監視回路（
３） とを具え、該監視回路（３） で前記受信バッフ
ァ（２）のデータ蓄積量を監視しながら ＰＬＬ回路（
１）の生成するクロックＣＫの速度を調節し， 親ノー
ド１０が幹線バス３００ へ送出した一定量のデータＤ
Ｔ を子ノード２１が同期して受信するように構成した
本発明によって達成される。
図を参照し，外部の基準クロック装置１００ からの基
準クロックにより親ノード１０が自蔵のＰＬＬ 回路に
て生成したマスタクロックＭＣＬＫにより，伝送路３０
０ へ送出した一定量のデータＤ Ｔ を， 子ノード
２１が該伝送路から受信して端末装置２００ へ出力す
る一つの ＬＡＮにおいて、該子ノード２１に， 親ノ
ード１０の出力するマスタクロックＭＣＬＫに従属同期
したクロックＣＫを再生し出力するＰＬＬ回路ＶＣＸＯ
（１）と， 該 ＰＬＬ回路の出力ＣＫにより親ノー
ドの送出データＤ Ｔ を受信したデータＤ Ｒ を一
定量だけ記憶蓄積する受信バッファＦＩＦＯ （２）と
，該受信バッファのデータ蓄積量を監視する監視回路（
３） とを具え、該監視回路（３） で前記受信バッフ
ァ（２）のデータ蓄積量を監視しながら ＰＬＬ回路（
１）の生成するクロックＣＫの速度を調節し， 親ノー
ド１０が幹線バス３００ へ送出した一定量のデータＤ
Ｔ を子ノード２１が同期して受信するように構成した
本発明によって達成される。
【０００７】
【作用】本発明では、伝送路３００ へ親ノード１０と
子ノード２１が接続された ＬＡＮの中の該子ノード２
１に設けられた ＰＬＬ回路ＶＣＸＯ（１） が、親ノ
ード１０のデータＤ Ｔ と一緒に送出されたマスタク
ロックＭＣＬＫに従属同期したクロックＣＫを再生して
、受信バッファＦＩＦＯ （２）へ受信データＤ Ｒ
の読出用クロックＲとして出力する。そして、受信バッ
ファＦＩＦＯ（２）から， ＰＬＬ回路（１）の出力Ｃ
Ｋにより，親ノード１０の送出データＤ Ｔ の受信デ
ータＤ Ｒ を読み出し， 一定量だけ蓄積する。そし
て監視回路（３）が、該受信バッファＦＩＦＯのデータ
蓄積量の一定量からの過不足を監視する。そして該監視
回路（３）で受信バッファ（２）のデータ蓄積量を監視
しながら、該ＰＬＬ回路（１）の生成する読出用クロッ
クＣＫの速度を， 書込みクロックＷの速度と一致する
ように調節して、親ノード１０が伝送路３００ へ送出
した一定量のデータＤ Ｔ を，子ノード２１が同期し
て受信する。 親ノード１０と子ノード２１が同期してデータを送信し
受信するので、親ノード１０と子ノード２１とで一組を
なすグループが、一つのＬＡＮの中に複数グループ存在
しても， 互に影響は無い。
子ノード２１が接続された ＬＡＮの中の該子ノード２
１に設けられた ＰＬＬ回路ＶＣＸＯ（１） が、親ノ
ード１０のデータＤ Ｔ と一緒に送出されたマスタク
ロックＭＣＬＫに従属同期したクロックＣＫを再生して
、受信バッファＦＩＦＯ （２）へ受信データＤ Ｒ
の読出用クロックＲとして出力する。そして、受信バッ
ファＦＩＦＯ（２）から， ＰＬＬ回路（１）の出力Ｃ
Ｋにより，親ノード１０の送出データＤ Ｔ の受信デ
ータＤ Ｒ を読み出し， 一定量だけ蓄積する。そし
て監視回路（３）が、該受信バッファＦＩＦＯのデータ
蓄積量の一定量からの過不足を監視する。そして該監視
回路（３）で受信バッファ（２）のデータ蓄積量を監視
しながら、該ＰＬＬ回路（１）の生成する読出用クロッ
クＣＫの速度を， 書込みクロックＷの速度と一致する
ように調節して、親ノード１０が伝送路３００ へ送出
した一定量のデータＤ Ｔ を，子ノード２１が同期し
て受信する。 親ノード１０と子ノード２１が同期してデータを送信し
受信するので、親ノード１０と子ノード２１とで一組を
なすグループが、一つのＬＡＮの中に複数グループ存在
しても， 互に影響は無い。
【０００８】また、親ノード１０の入力の基準クロック
装置１００ からの基準クロックが一時断となっても，
送信側の親ノード１０の従来のＰＬＬ回路の出力のマ
スタクロックＭＣＬＫと，受信側の子ノード２１の本発
明の ＰＬＬ回路（１） の出力の再生クロックＣＬＫ
とにより， データの送受信が保持されるので， 支障
は無い。
装置１００ からの基準クロックが一時断となっても，
送信側の親ノード１０の従来のＰＬＬ回路の出力のマ
スタクロックＭＣＬＫと，受信側の子ノード２１の本発
明の ＰＬＬ回路（１） の出力の再生クロックＣＬＫ
とにより， データの送受信が保持されるので， 支障
は無い。
【０００９】
【実施例】図２は本発明の実施例のクロック再生方式の
構成を示すブロック図であり、親ノード１０と子ノード
２１とが１対１で一組をなすグループＡと，親ノード１
０と Ｎ個の子ノード２１〜２Ｎとが一組をなす１対Ｎ
において Ｎ＝３の場合のグループＢとが、一つの
ＬＡＮの中に共存する場合の例である。グループＡとグ
ループＢの何れにおいても、夫々の親ノード１０が伝送
路３００ へ送出した一定量のデータＤＴ を、図１に
ついて前述した如く、子ノード２１の受信バッファ２
に記憶蓄積し，該受信バッファ２ の書込みクロックと
読出しクロックとを，図示しないが，例えばカウンタで
計数した計数値を比較する等の監視回路３ により監視
して， ＰＬＬ 回路１ のＶＣＸＯの発振出力を制御
して一致させる。そして，グループＡでは子ノード２１
が同期して受信し、グループＢでは３個の子ノード２１
，２２，２３が共に同期して受信するので， 互の影響
は無い。また、親ノード１０の入力の基準クロック装置
１００ からの基準クロックが仮に一時断となっても、
送信側の親ノード１０の従来のＰＬＬ回路の出力のマス
タクロックＭＣＬＫと，受信側の子ノード２１の本発明
の ＰＬＬ回路１ の出力の再生クロックＣＬＫとによ
り、データの送受信が保持されるので， 支障は無い。
構成を示すブロック図であり、親ノード１０と子ノード
２１とが１対１で一組をなすグループＡと，親ノード１
０と Ｎ個の子ノード２１〜２Ｎとが一組をなす１対Ｎ
において Ｎ＝３の場合のグループＢとが、一つの
ＬＡＮの中に共存する場合の例である。グループＡとグ
ループＢの何れにおいても、夫々の親ノード１０が伝送
路３００ へ送出した一定量のデータＤＴ を、図１に
ついて前述した如く、子ノード２１の受信バッファ２
に記憶蓄積し，該受信バッファ２ の書込みクロックと
読出しクロックとを，図示しないが，例えばカウンタで
計数した計数値を比較する等の監視回路３ により監視
して， ＰＬＬ 回路１ のＶＣＸＯの発振出力を制御
して一致させる。そして，グループＡでは子ノード２１
が同期して受信し、グループＢでは３個の子ノード２１
，２２，２３が共に同期して受信するので， 互の影響
は無い。また、親ノード１０の入力の基準クロック装置
１００ からの基準クロックが仮に一時断となっても、
送信側の親ノード１０の従来のＰＬＬ回路の出力のマス
タクロックＭＣＬＫと，受信側の子ノード２１の本発明
の ＰＬＬ回路１ の出力の再生クロックＣＬＫとによ
り、データの送受信が保持されるので， 支障は無い。
【００１０】なお、クロック断となったデータ回線はデ
ータスリップ等の支障を来す。
ータスリップ等の支障を来す。
【００１１】
【発明の効果】以上説明した様に、本発明によれば、一
つの ＬＡＮ内に複数の別々の基準クロックのデータ回
線が共存可能となるので、ＬＡＮ の回線構成に柔軟性
が生じ、また、基準クロックが一時断となっても， 障
害データ回線以外のマスタからスレーブへのデータ回線
の送受信が保持されるので，ＬＡＮ の信頼性が向上す
る効果が得られる。
つの ＬＡＮ内に複数の別々の基準クロックのデータ回
線が共存可能となるので、ＬＡＮ の回線構成に柔軟性
が生じ、また、基準クロックが一時断となっても， 障
害データ回線以外のマスタからスレーブへのデータ回線
の送受信が保持されるので，ＬＡＮ の信頼性が向上す
る効果が得られる。
【図１】 本発明のクロック再生方式の基本構成を示
す原理図、
す原理図、
【図２】 本発明の実施例のクロック再生方式のブロ
ック図、
ック図、
【図３】 従来の ＬＡＮにおけるクロック再生方式
のブロック図、
のブロック図、
１ は子ノードの ＰＬＬ回路ＶＣＸＯ、２は受信バッ
ファＦＩＦＯ、３ はデータ蓄積量の監視回路、１０は
親ノード、２１〜２Ｎは子ノード、１００ は基準クロ
ック装置、２００ は端末装置、３００ は伝送路バス
である。
ファＦＩＦＯ、３ はデータ蓄積量の監視回路、１０は
親ノード、２１〜２Ｎは子ノード、１００ は基準クロ
ック装置、２００ は端末装置、３００ は伝送路バス
である。
Claims (1)
- 【請求項１】 外部（１００）より入力する基準クロ
ックから， 親ノード（１０）が自蔵のＰＬＬ 回路（
ＶＣＸＯ）で生成したマスタクロック（ＭＣＬＫ）によ
り， 伝送路（３００）へ送出した一定量のデータ（Ｄ
Ｔ）を子ノード（２１）が受信し該子ノードに接続さ
れる端末装置（２００）へ出力する一つの ＬＡＮにお
いて、該子ノード（２１）に， 親ノード（１０）の出
力するマスタクロック（ＭＣＬＫ）に従属同期したクロ
ック（ＣＫ）を再生し出力する ＰＬＬ回路（ ＶＣＸ
Ｏ，１）と、該 ＰＬＬ回路（１）の出力（ＣＫ）によ
り親ノードの送出データ（Ｄ Ｔ）の受信データ（Ｄ
Ｒ）を一定量だけ記憶蓄積する受信バッファ（ＦＩＦＯ
，２）と、該受信バッファ（２）のデータ蓄積量を監視
する監視回路（３）とを具え、該監視回路（３）で受信
バッファ（２）のデータ蓄積量を監視しながら ＰＬＬ
回路（１）の生成するクロック（ ＣＫ）の速度を調節
して， 親ノード（１０）が伝送路（３００）へ送出し
た一定量のデータを子ノード（２１）が同期して受信す
ることを特徴としたクロック再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051804A JPH04287439A (ja) | 1991-03-18 | 1991-03-18 | クロック再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051804A JPH04287439A (ja) | 1991-03-18 | 1991-03-18 | クロック再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287439A true JPH04287439A (ja) | 1992-10-13 |
Family
ID=12897113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051804A Withdrawn JPH04287439A (ja) | 1991-03-18 | 1991-03-18 | クロック再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227918B2 (en) | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7333570B2 (en) | 2000-03-14 | 2008-02-19 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
-
1991
- 1991-03-18 JP JP3051804A patent/JPH04287439A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227918B2 (en) | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7333570B2 (en) | 2000-03-14 | 2008-02-19 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7684532B2 (en) | 2000-03-14 | 2010-03-23 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2644413B2 (ja) | 通信ネットワークと周波数同期確立方法 | |
| US8179787B2 (en) | Fault tolerant network utilizing bi-directional point-to-point communications links between nodes | |
| US5107490A (en) | Ring-type communication network | |
| EP1901483B1 (en) | Network system and audio signal processor | |
| EP1901489B1 (en) | Network system and audio signal processor | |
| JPH05508983A (ja) | トークンリングの同期 | |
| EP1901488A2 (en) | Network system and audio signal processor | |
| JP3333006B2 (ja) | 少なくとも１つのリングを含むローカルエリアネットワークにステーションを接続するためのデバイス | |
| JP4199994B2 (ja) | 信号通信装置および信号通信方式 | |
| JPH04287439A (ja) | クロック再生方式 | |
| JP3241104B2 (ja) | クロック供給切替え方式 | |
| JP4045415B2 (ja) | イーサネット通信装置 | |
| JP3920261B2 (ja) | フレーム同期装置および光送受信器 | |
| CA2056827C (en) | Modular communication system with allocatable bandwidth | |
| JPH0142177B2 (ja) | ||
| JPH01231450A (ja) | 通信システムの同期クロック供給方式 | |
| US5276859A (en) | Accelerated token ring network | |
| JP2655460B2 (ja) | クロック切り替え方式 | |
| JP2636936B2 (ja) | ２重化されたリングネットワークにおけるクロックパス構成方式 | |
| GB2286318A (en) | Modular communication system with allocatable bandwidth | |
| US8180053B1 (en) | Secure communications system with assured synchronization for data exchanged among system ports | |
| JP2679675B2 (ja) | ループ型伝送路における端末装置誤動作防止回路 | |
| KR100532290B1 (ko) | 이동통신 시스템에서 기지국의 동기 장치 및 방법 | |
| JPH04336733A (ja) | データ伝送方式 | |
| JPS6379499A (ja) | 時分割多重装置の遠隔制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |