JPH04280427A - Processing of silicon substrate - Google Patents

Processing of silicon substrate

Info

Publication number
JPH04280427A
JPH04280427A JP4209491A JP4209491A JPH04280427A JP H04280427 A JPH04280427 A JP H04280427A JP 4209491 A JP4209491 A JP 4209491A JP 4209491 A JP4209491 A JP 4209491A JP H04280427 A JPH04280427 A JP H04280427A
Authority
JP
Japan
Prior art keywords
silicon substrate
mask
processing
silicon
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4209491A
Other languages
Japanese (ja)
Inventor
Tomoaki Gotou
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4209491A priority Critical patent/JPH04280427A/en
Publication of JPH04280427A publication Critical patent/JPH04280427A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To enable a laver portion to be shortened by setting a side-wall of a recessed part vertically for a substrate surface when forming a canrilever with a thin lever part at a base part by machining the recessed part and a penetration groove at the silicon substrate. CONSTITUTION:A recessed part with a sidewall which is vertical to a substrate surface is machined by dry etching using a mixed gas SF6 and O2. Both surfaces are formed by aluminum or the mask on one surface is formed by aluminum and the other is formed by a silicon oxide as the mask in that case. However, the mask may be formed by a silicon oxide for both surfaces when the substrate is thin. An anode coupling system parallel flat plate type device is used for dry etching.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、シリコン基板の表面に
マスクを設け、ドライエッチングを行いカンチレバーを
形成する凹部および基板の貫通溝を加工するシリコン基
板の加工方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing a silicon substrate, in which a mask is provided on the surface of the silicon substrate and dry etching is performed to form recesses for forming cantilevers and through grooves in the substrate.

【0002】0002

【従来の技術】センサ等の製作のために、シリコン基板
に所定の大きさのカンチレバーを形成することが要求さ
れている。このような場合、レバー部となる厚さの薄い
部分とカンチレバーをとり囲む貫通溝の部分の加工を行
う。従来は、シリコン基板表面上にシリコン酸化物から
なる薄膜とシリコン窒化物からなる薄膜とを積層し、フ
ォトリソグラフィ法などによりその一部を除去し、弗酸
系溶液あるいはアルカリ系溶液でその除去部からエッチ
ングする方法が行われていた。
2. Description of the Related Art In order to manufacture sensors and the like, it is required to form cantilevers of a predetermined size on a silicon substrate. In such a case, the thin part that will become the lever part and the through groove part surrounding the cantilever are processed. Conventionally, a thin film made of silicon oxide and a thin film made of silicon nitride are stacked on the surface of a silicon substrate, a part of which is removed by photolithography, etc., and the removed part is treated with a hydrofluoric acid solution or an alkaline solution. A method of etching was used.

【0003】0003

【発明が解決しようとする課題】図2(a), (b)
は弗酸系溶液によるウェットエッチング法を示し、シリ
コン基板1の表面に積層されたシリコン酸化膜2および
シリコン窒化膜には、フォトリソグラフィ法でそれらの
一部を除去することにより、同図(a) に示すように
開口部41, 42, 43が設けられている。このう
ち、開口部42と43は互いに対向する位置にある。そ
して、弗酸系エッチング液を用いて開口部41, 42
,43からエッチングを行うことにより、同図(b) 
に示すように凹部5および貫通溝6を加工し、先端に肉
厚部7が連結されているレバー部8を形成する。しかし
、弗酸系溶液によるウェットエッチング法では、エッチ
ングが等方的に進行するため、形成されるレバー部の凹
部5形状が丸みを帯びてしまい垂直な形状は得られない
。それゆえ、カンチレバー全体の大きさに対してレバー
部8の長さが短くなり、カンチレバー全体の側壁も丸味
を帯びてしまうため、カンチレバーをセンサ等として用
いる場合などその設計を行う際に限定条件が多いという
欠点がある。さらに、シリコン基板に加工用マスク2,
 3を被着させる際、前記マスクの厚さにはある程度限
りがあるため、レバー部の加工凹部のエッチング深さに
限界を生じ、深さ400 μm以上の加工を行うときな
どにはこのウェットエッチング法は適さない。 また、この方法は同一シリコン基板内に多数形成される
レバー部の凹部5の形状がシリコン基板1内で大きくば
らつき、そのため歩留まりが低下するという問題点があ
る。
[Problem to be solved by the invention] Figures 2(a) and (b)
2 shows a wet etching method using a hydrofluoric acid solution, and the silicon oxide film 2 and silicon nitride film laminated on the surface of the silicon substrate 1 are partially removed by photolithography. ), openings 41, 42, 43 are provided. Among these, openings 42 and 43 are located at positions facing each other. Then, the openings 41 and 42 are etched using a hydrofluoric acid etching solution.
, 43, the same figure (b) is obtained.
As shown in FIG. 2, the recess 5 and the through groove 6 are machined to form a lever portion 8 to which a thick portion 7 is connected at the tip. However, in the wet etching method using a hydrofluoric acid solution, the etching progresses isotropically, so that the shape of the concave portion 5 of the lever portion formed is rounded and a vertical shape cannot be obtained. Therefore, the length of the lever part 8 becomes shorter than the overall size of the cantilever, and the side wall of the entire cantilever becomes rounded. Therefore, when designing the cantilever when using it as a sensor, etc., there are limited conditions. The disadvantage is that there are many. Furthermore, a processing mask 2,
3, since the thickness of the mask is limited to some extent, there is a limit to the etching depth of the processing recess of the lever part, and this wet etching is necessary when processing a depth of 400 μm or more. Law is not appropriate. Furthermore, this method has a problem in that the shapes of the recesses 5 of the lever portions formed in large numbers within the same silicon substrate vary widely within the silicon substrate 1, resulting in a decrease in yield.

【0004】図3(a), (b)はアルカリ系溶液を
用いてのウェットエッチング法を示し、図2と共通の部
分には同一の符号が付されている。この単結晶シリコン
基板の面方位ごとでエッチング速度が異なることを利用
したアルカリ系溶液によるウェットエッチング法では、
単結晶シリコン基板の面方位に応じて、正確なレバー部
の凹部5の形状が形成可能であるが、エッチングが面方
位に依存するため、任意の面方位をもつ単結晶シリコン
基板に、任意の形状のカンチレバーを形成することが困
難である。また、両面からアルカリ系溶液ではエッチン
グできないため、一方の面からは弗酸系溶液でエッチン
グすることになり、この面の側の貫通溝6の形状は、6
1で示すように丸みを帯び、貫通溝6の形状が複雑にな
り、歩留まり低下の要因になる。また、いずれの方法も
酸およびアルカリを用いるので作業性が非常に悪いとい
う問題点がある。
FIGS. 3A and 3B show a wet etching method using an alkaline solution, and parts common to those in FIG. 2 are given the same reference numerals. In the wet etching method using an alkaline solution, which takes advantage of the fact that the etching rate differs depending on the plane orientation of the single crystal silicon substrate,
It is possible to form the accurate shape of the concave portion 5 of the lever part depending on the surface orientation of the single crystal silicon substrate, but since etching depends on the surface orientation, any arbitrary shape can be formed on a single crystal silicon substrate with an arbitrary surface orientation. It is difficult to form a cantilever shape. In addition, since etching cannot be performed from both sides with an alkaline solution, one side must be etched with a hydrofluoric acid solution, and the shape of the through groove 6 on this side is 6.
As shown by 1, the shape of the through groove 6 becomes complicated, which causes a decrease in yield. Furthermore, since both methods use acids and alkalis, there is a problem in that workability is very poor.

【0005】本発明の目的は、カンチレバー形状のため
に、シリコン基板面に垂直な側壁をもつ凹部および貫通
溝が形成できるシリコン基板の加工方法を提供すること
にある。
[0005] An object of the present invention is to provide a method for processing a silicon substrate in which a recess and a through groove having side walls perpendicular to the silicon substrate surface can be formed due to the cantilever shape.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、凹部および貫通溝を加工して基部に厚
さの薄いレバー部を有し、貫通溝に囲まれたカンチレバ
ーを形成するシリコン基板の加工方法において、シリコ
ン基板の両面にマスクを形成し、その両面から六弗化硫
黄と酸素との混合ガスを用いたドライエッチングにより
エッチングするものとする。マスクはアルミニウムある
いはシリコン酸化物からなることが効果的である。そし
て、シリコン基板の両面にアルミニウムからなるマスク
を形成しても、シリコン酸化物からなるマスクを形成し
てもよく、またシリコン基板の一面にアルミニウムから
なるマスク、他面にシリコン酸化物からなるマスクを形
成してもよい。
[Means for Solving the Problems] In order to achieve the above object, the present invention has a cantilever that has a thin lever portion at the base by processing a recess and a through groove, and is surrounded by the through groove. In the method for processing the silicon substrate to be formed, masks are formed on both sides of the silicon substrate, and etching is performed from both sides by dry etching using a mixed gas of sulfur hexafluoride and oxygen. Advantageously, the mask is made of aluminum or silicon oxide. Then, a mask made of aluminum or a mask made of silicon oxide may be formed on both sides of the silicon substrate, or a mask made of aluminum may be formed on one side of the silicon substrate, and a mask made of silicon oxide may be formed on the other side. may be formed.

【0007】[0007]

【作用】本発明のドライエッチング反応機構としては次
のように考えられる。まず、SF6 とO2 の混合ガ
スは、プラズマ中で解離し、FラジカルとOラジカルが
生成される。つぎに、シリコン基板のSi原子とOラジ
カルが反応し、中間生成物としてSiOが生成される。 この中間生成物のSiOとFラジカルとが反応しSiF
4 が生成され、このSiF4 は沸点が非常に低いた
め、自然に排気される。エッチング中は、本出願人の特
許出願に係る特願平1−275222号明細書に記載さ
れているように、凹部の側壁はプラズマ中に存在するO
ラジカル等により一時的に酸化され、このときの一時的
な酸化物により前記側壁が保護されながらエッチングは
進行する。この状態はシリコン基板に所定の凹部が形成
されるまで保たれる。それゆえ、シリコン基板の主面に
垂直な側壁をもつ凹部が形成される。
[Operation] The dry etching reaction mechanism of the present invention is considered to be as follows. First, a mixed gas of SF6 and O2 dissociates in the plasma to generate F radicals and O radicals. Next, the Si atoms of the silicon substrate and O radicals react, and SiO is produced as an intermediate product. This intermediate product, SiO, reacts with F radicals, resulting in SiF
4 is produced, and since this SiF4 has a very low boiling point, it is naturally exhausted. During etching, as described in Japanese Patent Application No. 1-275222 filed by the present applicant, the sidewalls of the recesses are exposed to the oxygen present in the plasma.
It is temporarily oxidized by radicals and the like, and the etching progresses while the side wall is protected by the temporary oxide. This state is maintained until a predetermined recess is formed in the silicon substrate. Therefore, a recess is formed having sidewalls perpendicular to the main surface of the silicon substrate.

【0008】マスクとしてアルミニウムを用いるときに
は、エッチングの際のシリコンとの選択比が大きいため
、厚い基板への深い凹部および貫通溝の加工に適する。 しかし浅い凹部の形成あるいは薄い基板の貫通溝の形成
にはシリコン酸化膜のマスクを用いることもできる。
When aluminum is used as a mask, it has a high etching selectivity with respect to silicon, so it is suitable for forming deep recesses and through grooves in thick substrates. However, a silicon oxide film mask can also be used to form a shallow recess or a through groove in a thin substrate.

【0009】[0009]

【実施例】図1(a), (b), (c) は本発明
の一実施例を示し、図2, 図3と共通の部分には同一
の符号が付されている。同図(a) に示すように、厚
さ約500 μmのシリコン基板1の両面に、厚さ約1
μmのアルミニウムからなる薄膜9を形成する。さらに
、被加工部41,42, 43のシリコン基板1が露出
するようにそのアルミニウム薄膜9を燐硝酸系のエッチ
ング液で除去し、シリコン基板1上にアルミニウムマス
クパターンを形成する。つぎに、図4に示すような陽極
結合方式の平行平板型ドライエッチング装置を用いて片
面づつエッチングを行う。この装置は、本出願人の特許
出願に係る特願平1−102028号明細書に記載され
ているもので、反応室11内にステージを兼ねる下部電
極12と上部電極13とが10〜90mmの範囲にある
距離離れて対向している。反応室の底板14の周辺部に
分散して設けられた排気管15が底板と平行に下部電極
12の中心に向かって開口している。上部電極13には
マッチングチューナ16を介して高周波電源17が接続
されている。 反応室11の頂部18と上部電極13の接続体19との
間隙20が反応ガス21の導入口となる。このような陽
極結合方式の平行平板型ドライエッチング装置の反応室
11内の下部電極ステージ12上に、図1(a) のよ
うにアルミニウムマスク9のパターンを形成したシリコ
ン基板1を置き、反応室11内に酸素ガス混合比を1〜
50%範囲で選定した六弗化硫黄ガスと酸素ガスとの混
合ガス21を流入させ、反応室11内を10〜80Pa
の圧力に保持して下部電極12と上部電極13との間に
0.3 〜1.5 W/cm2 の高周波電力を印加し
、マスク開口部41, 42, 43に露出したシリコ
ンとプラズマ22内に存在するラジカルや反応ガスイオ
ンとの間に物理化学的反応等を起こさせることで露出し
たシリコンを除去し、図1(b) に示すように、シリ
コン基板1に、厚さ約30μm, 幅約800μmのレ
バー部8を残して基板面に垂直な側壁をもつ凹部5を形
成する。その際、貫通溝6の一部をなす凹部60も形成
される。つぎに、上記シリコン基板1を裏返して、マス
ク開口部43が露出するように下部電極ステージ12上
に置き、図1(c) に示すようにシリコン基板1のマ
スク開口部43から加工して、基板面に垂直な幅400
 μm程度の貫通溝6を形成する。これにより、肉厚部
7が連結されたレバー部8からなるカンチレバーを形成
できる。このようなカンチレバーは、1枚のシリコンウ
エーハに複数同時に形成できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1(a), 1(b), and 1(c) show an embodiment of the present invention, and parts common to those in FIGS. 2 and 3 are given the same reference numerals. As shown in Figure (a), on both sides of a silicon substrate 1 with a thickness of approximately 500 μm,
A thin film 9 made of aluminum with a thickness of μm is formed. Furthermore, the aluminum thin film 9 is removed using a phosphoric nitric acid-based etching solution so that the silicon substrate 1 of the parts to be processed 41, 42, 43 is exposed, and an aluminum mask pattern is formed on the silicon substrate 1. Next, one side at a time is etched using an anodic bonding type parallel plate type dry etching apparatus as shown in FIG. This device is described in Japanese Patent Application No. 1-102028 filed by the present applicant, in which a lower electrode 12 which also serves as a stage and an upper electrode 13 are placed in a reaction chamber 11 with a width of 10 to 90 mm. They are facing each other at a distance within range. Exhaust pipes 15 are distributed around the bottom plate 14 of the reaction chamber and open toward the center of the lower electrode 12 in parallel with the bottom plate. A high frequency power source 17 is connected to the upper electrode 13 via a matching tuner 16. A gap 20 between the top 18 of the reaction chamber 11 and the connecting body 19 of the upper electrode 13 serves as an introduction port for the reaction gas 21 . A silicon substrate 1 with an aluminum mask 9 pattern formed thereon as shown in FIG. 1(a) is placed on the lower electrode stage 12 in the reaction chamber 11 of such an anodic bonding type parallel plate dry etching apparatus. Oxygen gas mixture ratio is 1 to 11.
A mixed gas 21 of sulfur hexafluoride gas and oxygen gas selected in the range of 50% is introduced, and the inside of the reaction chamber 11 is heated to 10 to 80 Pa.
A high-frequency power of 0.3 to 1.5 W/cm2 is applied between the lower electrode 12 and the upper electrode 13 while maintaining the pressure at 100 to 1000 nm, so that the silicon exposed in the mask openings 41, 42, and 43 and the inside of the plasma 22 are heated. The exposed silicon is removed by causing a physicochemical reaction between the radicals and reactive gas ions present in the silicon substrate 1, and as shown in Figure 1(b), a silicon substrate 1 with a thickness of about 30 μm and a width is formed. A recess 5 having a side wall perpendicular to the substrate surface is formed, leaving a lever portion 8 of approximately 800 μm. At this time, a recess 60 forming a part of the through groove 6 is also formed. Next, the silicon substrate 1 is turned over and placed on the lower electrode stage 12 so that the mask opening 43 is exposed, and the silicon substrate 1 is processed from the mask opening 43 as shown in FIG. 1(c). Width perpendicular to the board surface 400
A through groove 6 of about μm size is formed. Thereby, a cantilever consisting of the lever portion 8 to which the thick portion 7 is connected can be formed. A plurality of such cantilevers can be simultaneously formed on one silicon wafer.

【0010】図5(a), (b)に示した本発明の別
の実施例では、同図(a) のように、厚さ約500 
μmのシリコン基板1の一方の面に、厚さ約1μmのシ
リコン酸化膜からなる薄膜2を形成し、その反対の面に
、厚さ約1μmのアルミニウムからなる薄膜9を形成す
る。さらに、被加工部41, 42, 43のシリコン
基板1が露出するようにシリコン酸化膜2およびアルミ
ニウム膜9を弗酸系のエッチング液で除去しシリコン基
板1上にマスクパターンを形成する。シリコン酸化膜2
は、例えば熱酸化法で形成する。つぎに、図1で説明し
た実施例と同様の条件で両面からエッチングを行い、図
5(b) に示すように、レバー部の凹部5の側壁が基
板面に垂直な形状をもつカンチレバーが複数同時に形成
できる。とくに、この実施例のように、シリコン酸化膜
マスク2の開口部43をドライエッチングにより加工す
る場合、図1で説明した実施例のようなアルミニウムマ
スク9の開口部から加工する場合に比べてサイドエッチ
ングが半分になるため、シリコン基板に狭い貫通溝で囲
まれたカンチレバーを作る場合などに非常に有利になる
。また、カンチレバー上に半導体素子が形成されている
場合などにはアルミニウムマスクを用いることができな
いときにも有効である。
Another embodiment of the present invention shown in FIGS. 5(a) and 5(b) has a thickness of approximately 500 mm as shown in FIG.
A thin film 2 made of a silicon oxide film with a thickness of about 1 μm is formed on one side of a silicon substrate 1 with a thickness of about 1 μm, and a thin film 9 made of aluminum with a thickness of about 1 μm is formed on the opposite side. Further, the silicon oxide film 2 and the aluminum film 9 are removed using a hydrofluoric acid-based etching solution so that the silicon substrate 1 of the parts to be processed 41, 42, 43 is exposed, and a mask pattern is formed on the silicon substrate 1. Silicon oxide film 2
is formed by, for example, a thermal oxidation method. Next, etching was performed from both sides under the same conditions as in the example described in FIG. 1, and as shown in FIG. Can be formed at the same time. In particular, when processing the opening 43 of the silicon oxide film mask 2 by dry etching as in this embodiment, the side side Since the etching time is halved, this method is extremely advantageous when creating cantilevers surrounded by narrow through grooves in silicon substrates. It is also effective when an aluminum mask cannot be used, such as when a semiconductor element is formed on a cantilever.

【0011】ただし、シリコン酸化膜2は、SF6 と
O2 の混合ガスを用いたドライエッチングにおけるシ
リコンとの選択比がアルミニウムに比して小さいため、
深い凹部5の加工や厚い基板1への貫通溝6の加工にお
ける両面のマスクに用いることはできないが、200 
μm程度以下のシリコン基板への加工の際には両面のマ
スクに用いることができる。
However, since the silicon oxide film 2 has a smaller selectivity to silicon than aluminum in dry etching using a mixed gas of SF6 and O2,
Although it cannot be used as a double-sided mask when machining deep recesses 5 or machining through grooves 6 in thick substrates 1,
It can be used as a double-sided mask when processing a silicon substrate with a size of about μm or less.

【0012】0012

【発明の効果】本発明によれば、SF6 とO2 の混
合ガスを用い、アルミニウムや酸化シリコンなどにより
マスクを形成したドライエッチングにより、シリコン基
板にレバー部の凹部が基板面に垂直な側壁をもつカンチ
レバーを形成することができる。したがって、カンチレ
バー全体の大きさに対してレバー部の長さを長くできる
ため、カンチレバーをセンサ等として用いる場合などに
は設計に余裕をもたすことができるという利点がある。 また、大口径のシリコンウエーハ内で均一に、面に垂直
な側壁を有する多数のカンチレバーが同時に形成できる
ため高い生産性が確保される。さらに、本発明の場合、
マスクによって任意の個所に同じ大きさのシリコンカン
チレバーを形成することができるので、加速度センサや
マイクロ機構部品の製作に対する要求に応じた大きさの
カンチレバーをシリコン基板に形成可能である。
[Effects of the Invention] According to the present invention, by dry etching using a mixed gas of SF6 and O2 with a mask made of aluminum, silicon oxide, etc., the concave portion of the lever portion in the silicon substrate has side walls perpendicular to the substrate surface. A cantilever can be formed. Therefore, since the length of the lever portion can be made longer than the overall size of the cantilever, there is an advantage that there is more leeway in the design when the cantilever is used as a sensor or the like. In addition, high productivity is ensured because a large number of cantilevers having side walls perpendicular to the surface can be formed uniformly and simultaneously within a large-diameter silicon wafer. Furthermore, in the case of the present invention,
Since silicon cantilevers of the same size can be formed at any location using a mask, it is possible to form cantilevers of a size that meets the requirements for manufacturing acceleration sensors and micromechanical parts on a silicon substrate.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例の加工方法を(a), (b
), (c)の順に示す断面図
[Fig. 1] (a), (b) shows a processing method according to an embodiment of the present invention.
), (c) in this order.

【図2】従来の加工方法の一例を(a), (b)の順
に示す断面図
[Figure 2] Cross-sectional views showing an example of a conventional processing method in the order of (a) and (b)

【図3】従来の加工方法の他の例を(a), (b)の
順に示す断面図
[Figure 3] Cross-sectional views showing other examples of conventional processing methods in the order of (a) and (b)

【図4】本発明の一実施例に用いるドライエッチング装
置の断面図
[Fig. 4] Cross-sectional view of a dry etching apparatus used in an embodiment of the present invention

【図5】本発明の異なる実施例の加工方法を(a), 
(b)の順に示す断面図
FIG. 5 shows processing methods of different embodiments of the present invention (a),
Cross-sectional views shown in the order of (b)

【符号の説明】[Explanation of symbols]

1    シリコン基板 2    シリコン酸化膜 41    マスク開口部 42    マスク開口部 42    マスク開口部 5    凹部 6    貫通溝 8    レバー部 9    アルミニウム膜 1 Silicon substrate 2 Silicon oxide film 41 Mask opening 42 Mask opening 42 Mask opening 5 Recessed part 6 Through groove 8 Lever part 9 Aluminum film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】凹部および貫通溝を加工して基部に厚さの
薄いレバー部を有し、貫通溝に囲まれたカンチレバーを
形成するシリコン基板の加工方法において、シリコン基
板の両面にマスクを形成し、その両面から六弗化硫黄と
酸素との混合ガスを用いたドライエッチングによりエッ
チングすることを特徴とするシリコン基板の加工方法。
1. A method for processing a silicon substrate in which a cantilever having a thin lever portion at the base and surrounded by the through groove is formed by processing a recess and a through groove, wherein masks are formed on both sides of the silicon substrate. A method for processing a silicon substrate, characterized in that the silicon substrate is etched from both sides by dry etching using a mixed gas of sulfur hexafluoride and oxygen.
【請求項2】請求項1記載の方法においてマスクがアル
ミニウムからなるシリコン基板の加工方法。
2. A method for processing a silicon substrate according to claim 1, wherein the mask is made of aluminum.
【請求項3】請求項1記載の方法において、マスクがシ
リコン酸化物からなるシリコン基板の加工方法。
3. The method according to claim 1, wherein the mask is made of silicon oxide.
【請求項4】請求項1あるいは2記載の方法において、
シリコン基板の両面にアルミニウムからなるマスクを形
成するシリコン基板の加工方法。
4. The method according to claim 1 or 2,
A silicon substrate processing method that forms masks made of aluminum on both sides of the silicon substrate.
【請求項5】請求項1あるいは3記載の方法において、
シリコン基板の両面にシリコン酸化物からなるマスクを
形成するシリコン基板の加工方法。
5. The method according to claim 1 or 3,
A silicon substrate processing method that forms masks made of silicon oxide on both sides of the silicon substrate.
【請求項6】請求項1, 2あるいは3記載の方法にお
いて、シリコン基板の一面にアルミニウムからなるマス
ク、他面にシリコン酸化物からなるマスクを形成するシ
リコン基板の加工方法。
6. A method of processing a silicon substrate according to claim 1, wherein a mask made of aluminum is formed on one side of the silicon substrate and a mask made of silicon oxide is formed on the other side.
JP4209491A 1991-03-08 1991-03-08 Processing of silicon substrate Pending JPH04280427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4209491A JPH04280427A (en) 1991-03-08 1991-03-08 Processing of silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4209491A JPH04280427A (en) 1991-03-08 1991-03-08 Processing of silicon substrate

Publications (1)

Publication Number Publication Date
JPH04280427A true JPH04280427A (en) 1992-10-06

Family

ID=12626418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4209491A Pending JPH04280427A (en) 1991-03-08 1991-03-08 Processing of silicon substrate

Country Status (1)

Country Link
JP (1) JPH04280427A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168081A (en) * 1999-12-10 2001-06-22 Sony Corp Etching method and manufacturing method of structure
JP2012146991A (en) * 2003-07-11 2012-08-02 Infineon Technologies Ag Method of forming recess on silicon substrate by anisotropic etching and method of using plasma etching system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168081A (en) * 1999-12-10 2001-06-22 Sony Corp Etching method and manufacturing method of structure
JP2012146991A (en) * 2003-07-11 2012-08-02 Infineon Technologies Ag Method of forming recess on silicon substrate by anisotropic etching and method of using plasma etching system

Similar Documents

Publication Publication Date Title
JPS6376330A (en) Manufacture of semiconductor device
JPH06177090A (en) Manufacturing method of integrated circuit and integrated circuit manufactured by said method
JPS61181131A (en) Etching method by molecular flow
JP3178123B2 (en) Method of manufacturing comb-type actuator
JP2005217240A (en) Dry etching apparatus and method therefor
JPH04280427A (en) Processing of silicon substrate
JP3089870B2 (en) Processing method of silicon substrate
CN107591399A (en) Semiconductor structure and forming method thereof
JP5154013B2 (en) Dry etching method
JP2979737B2 (en) Dry etching method
JP2797685B2 (en) Dry etching method
JPH07249783A (en) Production of diaphragm
JPH08148468A (en) Etching method
JPH02275626A (en) Dry etching method
JPH04127429A (en) Manufacture of semiconductor device
JPS61150336A (en) Manufacture of semiconductor device
JPS62296537A (en) Manufacture of selective oxide film
JPH04294533A (en) Manufacture of semiconductor device
JPH01124241A (en) Formation of device isolation region
JPS6265329A (en) Etching process
JPH0220021A (en) Manufacture of semiconductor device
JPS60145622A (en) Manufacture of semiconductor device
JPS63213930A (en) Manufacture of semiconductor device
JPH0613473A (en) Manufacture of semiconductor device
JPS6288343A (en) Manufacture of semiconductor device