JPH0426548B2 - - Google Patents
Info
- Publication number
- JPH0426548B2 JPH0426548B2 JP60161277A JP16127785A JPH0426548B2 JP H0426548 B2 JPH0426548 B2 JP H0426548B2 JP 60161277 A JP60161277 A JP 60161277A JP 16127785 A JP16127785 A JP 16127785A JP H0426548 B2 JPH0426548 B2 JP H0426548B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- sealing
- dissipation structure
- tabic
- sealing frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007789 sealing Methods 0.000 claims description 24
- 230000017525 heat dissipation Effects 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子部品の放熱構造、特にテープキヤ
リア方式で組立てられたIC（以下TABIC）のセ
ラミツクパツケージにおけるTABICの放熱構造
に関するものである。
リア方式で組立てられたIC（以下TABIC）のセ
ラミツクパツケージにおけるTABICの放熱構造
に関するものである。
［従来の技術］
従来この種の放熱構造はTABICを湿度等周囲
の環境から保護することも目的としていた為、例
えば第２図の様に、セラミツク基板２上に実装さ
れたTABIC１をIC封止用キヤツプ１１で気密封
止する構造となつている。又TABIC１は上部で
IC封止用キヤツプ１１と接着され、そこから放
熱をする構造となつていた。尚、３は導体パター
ン、４は半田接続端子、５は半田、６はICリー
ド接続端子、７はICリードである。
の環境から保護することも目的としていた為、例
えば第２図の様に、セラミツク基板２上に実装さ
れたTABIC１をIC封止用キヤツプ１１で気密封
止する構造となつている。又TABIC１は上部で
IC封止用キヤツプ１１と接着され、そこから放
熱をする構造となつていた。尚、３は導体パター
ン、４は半田接続端子、５は半田、６はICリー
ド接続端子、７はICリードである。
［解決しようとする問題点］
上述した従来の電子部品の放熱構造では
TABIC１全体を封止用キヤツプ１１で封止する
為、封止後ICの確認及び不良の確認が出来ない
という問題点があつた。又封止キヤツプ１１内側
底面に直接接着する構造では、接着後、封止キヤ
ツプ１１を開封する際にTABIC１を破損させる
為、不良ICが回収出来ず、不良の解析が行えず、
またIC交換も不可能であるという欠点がある。
TABIC１全体を封止用キヤツプ１１で封止する
為、封止後ICの確認及び不良の確認が出来ない
という問題点があつた。又封止キヤツプ１１内側
底面に直接接着する構造では、接着後、封止キヤ
ツプ１１を開封する際にTABIC１を破損させる
為、不良ICが回収出来ず、不良の解析が行えず、
またIC交換も不可能であるという欠点がある。
［問題点の解決手段］
本発明は上記従来の問題点に着目してなされた
もので、ICの封止後でも上部よりICの確認、不
良の確認ができ、また不良ICの交換や修正も容
易に行なえ、しかも放熱効果の高い電子部品の放
熱構造を提供せんとするものである。
もので、ICの封止後でも上部よりICの確認、不
良の確認ができ、また不良ICの交換や修正も容
易に行なえ、しかも放熱効果の高い電子部品の放
熱構造を提供せんとするものである。
そのために、本発明は、ICを実装したセラミ
ツクパツケージ上に、封止用枠を設け、該封止用
枠にて囲まれたセラミツクパツケージ上にIC封
止用樹脂を充填すると共に、良熱伝導材料製の
IC冷却用ヒートシンクを上記IC上に配設してな
る電子部品の放熱構造を提供するものである。
ツクパツケージ上に、封止用枠を設け、該封止用
枠にて囲まれたセラミツクパツケージ上にIC封
止用樹脂を充填すると共に、良熱伝導材料製の
IC冷却用ヒートシンクを上記IC上に配設してな
る電子部品の放熱構造を提供するものである。
［実施例］
次に本発明の実施例について図面を参照して説
明する。第１図は本発明の一実施例に係る電子部
品の放熱構造を示す縦断面図である。図中１は
TABIC、２はセラミツク基板、３は導体パター
ン、４は半田接続端子、５は半田６はICリード
接続端子、７はICリード、８は封止用枠、９は
封止用樹脂、１０は冷却用ヒートシンクである。
冷却用ヒートシンク１０は熱伝導性接着材により
TABIC１に接着されTABIC１の熱を放熱する。
ICリード７はセラミツク基板２のICリード接着
端子６に接着され、導体パターン３を介して半田
接続端子４に接続されている。封止用枠８はセラ
ミツク基板２の周囲上に立てられ、半田５により
接続されている。封止用枠８に囲まれたセラミツ
ク基板２上には、封止用樹脂９が充填してあり、
TABIC１を周囲の環境が保護している。
明する。第１図は本発明の一実施例に係る電子部
品の放熱構造を示す縦断面図である。図中１は
TABIC、２はセラミツク基板、３は導体パター
ン、４は半田接続端子、５は半田６はICリード
接続端子、７はICリード、８は封止用枠、９は
封止用樹脂、１０は冷却用ヒートシンクである。
冷却用ヒートシンク１０は熱伝導性接着材により
TABIC１に接着されTABIC１の熱を放熱する。
ICリード７はセラミツク基板２のICリード接着
端子６に接着され、導体パターン３を介して半田
接続端子４に接続されている。封止用枠８はセラ
ミツク基板２の周囲上に立てられ、半田５により
接続されている。封止用枠８に囲まれたセラミツ
ク基板２上には、封止用樹脂９が充填してあり、
TABIC１を周囲の環境が保護している。
従つて、ICの封止後でも上部よりICの不良等
の確認ができ、その交換、修正等も容易に行える
こととなり、それでいて放熱効果も高いものであ
る。
の確認ができ、その交換、修正等も容易に行える
こととなり、それでいて放熱効果も高いものであ
る。
［発明の効果］
以上説明したように本発明は、ICを実装した
セラミツクパツケージ上に、封止用枠を設け、該
封止用枠にて囲まれたセラミツクパツケージ上に
IC封止用樹脂を充填すると共に、良熱伝導材料
製のIC冷却用ヒートシンクを上記IC上に配設し
てなる電子部品の放熱構造としたため、封止後で
も、上部よりICの確認、不良の確認が出来る。
又充填した樹脂を剥離することにより、IC交換
や不良の修正が行なえる。又ICの上に直接ヒー
トシンクを接着する構造の為、放熱効果が高い。
すなわちICに不良が生じても高価なセラミツク
基板を再利用できる効果を持ち、封止用キヤツプ
で密封されていない為、故障の確認、解析が迅
速、正確になるという効果も持ち、かつ放熱もよ
いという効果を持つ。
セラミツクパツケージ上に、封止用枠を設け、該
封止用枠にて囲まれたセラミツクパツケージ上に
IC封止用樹脂を充填すると共に、良熱伝導材料
製のIC冷却用ヒートシンクを上記IC上に配設し
てなる電子部品の放熱構造としたため、封止後で
も、上部よりICの確認、不良の確認が出来る。
又充填した樹脂を剥離することにより、IC交換
や不良の修正が行なえる。又ICの上に直接ヒー
トシンクを接着する構造の為、放熱効果が高い。
すなわちICに不良が生じても高価なセラミツク
基板を再利用できる効果を持ち、封止用キヤツプ
で密封されていない為、故障の確認、解析が迅
速、正確になるという効果も持ち、かつ放熱もよ
いという効果を持つ。
第１図は、本発明の一実施例に係る電子部品の
放熱構造を示す縦断面図、そして、第２図は、従
来の電子部品の放熱構造を示す縦断面図である。 １：TABIC、２：セラミツク基板、８：封止
用枠、９：封止用樹脂、１０：放熱用ヒートシン
ク。
放熱構造を示す縦断面図、そして、第２図は、従
来の電子部品の放熱構造を示す縦断面図である。 １：TABIC、２：セラミツク基板、８：封止
用枠、９：封止用樹脂、１０：放熱用ヒートシン
ク。
Claims (1)
- １ ICを実装したセラミツクパツケージ上に、
封止用枠を設け、該封止用枠にて囲まれたセラミ
ツクパツケージ上にIC封止用樹脂を充填すると
共に、良熱伝導材料製のIC冷却用ヒートシンク
を上記IC上に配設してなる電子部品の放熱構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161277A JPS6222463A (ja) | 1985-07-23 | 1985-07-23 | 電子部品の放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161277A JPS6222463A (ja) | 1985-07-23 | 1985-07-23 | 電子部品の放熱構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222463A JPS6222463A (ja) | 1987-01-30 |
| JPH0426548B2 true JPH0426548B2 (ja) | 1992-05-07 |
Family
ID=15732045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161277A Granted JPS6222463A (ja) | 1985-07-23 | 1985-07-23 | 電子部品の放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222463A (ja) |
-
1985
- 1985-07-23 JP JP60161277A patent/JPS6222463A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222463A (ja) | 1987-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834843A (en) | Multi-chip semiconductor chip module | |
| US5891753A (en) | Method and apparatus for packaging flip chip bare die on printed circuit boards | |
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| JPH0846098A (ja) | 直接的熱伝導路を形成する装置および方法 | |
| US5307240A (en) | Chiplid, multichip semiconductor package design concept | |
| US5805427A (en) | Ball grid array electronic package standoff design | |
| US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| CA1297597C (en) | Method of assembling tab bonded semiconductor chip package | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH08124967A (ja) | 半導体装置 | |
| JP3305477B2 (ja) | 半導体装置とその製造方法及びその実装構造と実装方法 | |
| JP2002110862A (ja) | 半導体装置とその製造方法 | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPH0426548B2 (ja) | ||
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP2553665B2 (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP3278938B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10200018A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5848932A (ja) | 半導体装置の製法 |