JPH04264718A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04264718A
JPH04264718A JP2445291A JP2445291A JPH04264718A JP H04264718 A JPH04264718 A JP H04264718A JP 2445291 A JP2445291 A JP 2445291A JP 2445291 A JP2445291 A JP 2445291A JP H04264718 A JPH04264718 A JP H04264718A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
etching
heat
resistant metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2445291A
Other languages
Japanese (ja)
Inventor
Hiroshi Yano
浩 矢野
Junichi Tsuchimoto
淳一 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2445291A priority Critical patent/JPH04264718A/en
Publication of JPH04264718A publication Critical patent/JPH04264718A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a manufacture method of a semiconductor device which does not damage a semiconductor substrate. CONSTITUTION:An electrode is formed on a semiconductor substrate (1), and first and second insulating films (31, 32) are deposited all over. Since there is a difference in etching rate of the insulating films, one insulating film can selectively be removed. Therefore, the substrate (1) is not damaged since it is possible to make the other insulating film selectively remain and to use it as a stopper layer during etching.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.

【0002】0002

【従来の技術】ショットキ接合電極を形成する方法とし
て、特公平2−49012号が知られている。図2に、
その一例を示す。例えばショットキ接合電極を形成する
場合、まず基板1の動作層上に耐熱性金属を所望の形状
にパターンニングする(同図(a)図示)。次に、その
耐熱性金属2を覆うように基板1の全面に絶縁膜3を堆
積し(同図(b)図示)、さらにその絶縁膜3を異方性
エッチングして、耐熱性金属2の側部のみに残す(同図
(c)図示)。
2. Description of the Related Art Japanese Patent Publication No. 2-49012 is known as a method for forming a Schottky junction electrode. In Figure 2,
An example is shown below. For example, when forming a Schottky junction electrode, first, a heat-resistant metal is patterned into a desired shape on the active layer of the substrate 1 (as shown in FIG. 4A). Next, an insulating film 3 is deposited on the entire surface of the substrate 1 so as to cover the heat-resistant metal 2 (as shown in FIG. It is left only on the side (as shown in figure (c)).

【0003】0003

【発明が解決しようとする課題】前述の製造方法では図
2に示されるように、パターンニングされた耐熱性金属
および基板の表面に絶縁膜が一層のみ形成される。この
ため、この絶縁膜をエッチングして不要な部分を除去す
る際、プラズマ照射等によって基板表面にダメージが生
じていた。
In the above manufacturing method, as shown in FIG. 2, only one layer of an insulating film is formed on the surface of the patterned heat-resistant metal and the substrate. Therefore, when the insulating film is etched to remove unnecessary portions, the substrate surface is damaged by plasma irradiation or the like.

【0004】そこで本発明では、上記の問題を解決した
半導体装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that solves the above-mentioned problems.

【0005】[0005]

【課題を解決するための手段】本発明は、基板上に耐熱
性金属を所望の形状にパターンニングする第1の工程と
、パターンニングされた耐熱性金属および基板の全面に
、同一エッチャントに対するエッチングレートが異なる
第1の絶縁膜と第2の絶縁膜を順次堆積する第2の工程
と、第2の絶縁膜を異方性エッチングし、耐熱性金属の
側部にのみ残す第3の工程と、露出した第1の絶縁膜を
エッチングにより除去する第4の工程とを備えることを
特徴とする。
[Means for Solving the Problems] The present invention includes a first step of patterning a heat-resistant metal on a substrate into a desired shape, and etching the patterned heat-resistant metal and the entire surface of the substrate with the same etchant. a second step in which a first insulating film and a second insulating film are sequentially deposited at different rates; and a third step in which the second insulating film is anisotropically etched and left only on the sides of the refractory metal. and a fourth step of removing the exposed first insulating film by etching.

【0006】[0006]

【作用】本発明によれば、第1及び第2の絶縁膜のエッ
チングレートは同一エッチャントに対して異なるため、
第2の絶縁膜をエッチングする際に第1の絶縁膜がスト
ッパ層として機能する。従って、第1の絶縁膜のみを選
択的に除去し、ついで第2の絶縁膜のエッチングに際し
て基板表面にダメージを与えない方法を用いることで、
基板の動作層に悪影響を与えないようにすることが可能
である。
[Operation] According to the present invention, since the etching rates of the first and second insulating films are different for the same etchant,
The first insulating film functions as a stopper layer when etching the second insulating film. Therefore, by selectively removing only the first insulating film and then using a method that does not damage the substrate surface when etching the second insulating film,
It is possible to avoid adversely affecting the active layer of the substrate.

【0007】[0007]

【実施例】以下、添付図面を参照して、本発明の実施例
について説明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

【0008】図1は、実施例に係る製造方法の工程別素
子断面図である。まず、基板1上に耐熱性金属を堆積し
、その上面にマスクパターン(図示せず)を形成する。 このマスクパターンを介して耐熱性金属をエッチングし
、基板の動作層上に所望の形状に形成する(同図(a)
図示)。次に、基板1及びパターンニングされた耐熱性
金属2の全面に第1の絶縁膜31と第2の絶縁膜32を
順次堆積する(同図(b)図示)。これら第1及び第2
の絶縁膜31及び32のエッチングレートは異方性エッ
チングで用いるエッチャントに対して異なっており、第
1の絶縁膜31のエッチングレートの方が小さい。従っ
て第2の絶縁膜をエッチングする際、第1の絶縁膜31
がストッパ層として機能することになる。このため、第
2の絶縁膜32を第1の絶縁膜31が露出するまで異方
性エッチングすることによって前述の耐熱性金属2の側
部にのみ第2の絶縁膜32を残すことができるので、プ
ラズマ照射などによって基板1の表面にダメ−ジを与え
ることがない  (図1(c)図示)。次に、露出して
いる第1の絶縁膜31を、基板1にダメ−ジを与えない
ようなエッチャントでエッチングして基板1  の表面
および耐熱性金属2の表面を露出させることにより、所
望の半導体装置を得ることができる(同図(d)図示)
FIG. 1 is a cross-sectional view of each step of the manufacturing method according to the embodiment. First, a heat-resistant metal is deposited on the substrate 1, and a mask pattern (not shown) is formed on the top surface. The heat-resistant metal is etched through this mask pattern to form a desired shape on the active layer of the substrate (see figure (a)).
(Illustrated). Next, a first insulating film 31 and a second insulating film 32 are sequentially deposited on the entire surface of the substrate 1 and the patterned heat-resistant metal 2 (as shown in FIG. 2B). These first and second
The etching rates of the first insulating films 31 and 32 are different with respect to the etchant used in anisotropic etching, and the etching rate of the first insulating film 31 is smaller. Therefore, when etching the second insulating film, the first insulating film 31
will function as a stopper layer. Therefore, by anisotropically etching the second insulating film 32 until the first insulating film 31 is exposed, the second insulating film 32 can be left only on the sides of the heat-resistant metal 2. , the surface of the substrate 1 is not damaged by plasma irradiation or the like (as shown in FIG. 1(c)). Next, the exposed first insulating film 31 is etched with an etchant that does not damage the substrate 1 to expose the surface of the substrate 1 and the surface of the heat-resistant metal 2, thereby forming the desired structure. A semiconductor device can be obtained (as shown in the same figure (d))
.

【0009】次に、上述の製造方法に基づく具体例を説
明する。
Next, a specific example based on the above-mentioned manufacturing method will be explained.

【0010】まず、基板1上に耐熱性金属2をパターン
ニングする(図1(a)図示)。ここで用いる耐熱性金
属としては、W(タングステン)を含む金属材料(例え
ばWSi、WAl、WN、WSiN等)が一般的に用い
られる。パターンニングする際には、異方性エッチング
が可能であるRIE(反応性イオンエッチング)あるい
はPE(プラズマエッチング)等、ドライエッチング法
が好ましいが、リフトオフ法を用いても良い。
First, a heat-resistant metal 2 is patterned on a substrate 1 (as shown in FIG. 1(a)). As the heat-resistant metal used here, a metal material containing W (tungsten) (for example, WSi, WAl, WN, WSiN, etc.) is generally used. When patterning, a dry etching method such as RIE (reactive ion etching) or PE (plasma etching) that allows anisotropic etching is preferable, but a lift-off method may also be used.

【0011】次に、この全面にSiO2 からなる第1
の絶縁膜31(以下、SiO2 膜という)を500オ
ングストロームの厚さに堆積し、さらにその上にSiO
Nからなる第2の絶縁膜32(以下、SiON膜という
)を3000オングストロームの厚さに堆積する(同図
(b)図示)。この後、CF4 を主成分とするエッチ
ャントを用いたRIEにより、SiO2 膜が露出する
までSiON膜を除去する(同図(c)図示)。このと
き、SiO2 膜のエッチング速度のほうが、SiON
膜よりも遅い。この結果、耐熱性金属2の側部のみに、
SiON膜が1500オングストロームの厚さで被着し
たまま残存する。
[0011] Next, a first layer made of SiO2 is coated on this entire surface.
An insulating film 31 (hereinafter referred to as SiO2 film) is deposited to a thickness of 500 angstroms, and then SiO
A second insulating film 32 (hereinafter referred to as a SiON film) made of N is deposited to a thickness of 3000 angstroms (as shown in FIG. 2B). Thereafter, the SiON film is removed by RIE using an etchant containing CF4 as a main component until the SiO2 film is exposed (as shown in FIG. 4(c)). At this time, the etching rate of the SiO2 film is higher than that of the SiON film.
slower than membranes. As a result, only on the side of the heat-resistant metal 2,
A SiON film remains deposited to a thickness of 1500 angstroms.

【0012】なお、ここではSiO2 膜およびSiO
N膜をそれぞれ第1および第2の絶縁膜として用いたが
、両方の絶縁膜をSiO2 膜としてもよい。その場合
、それぞれのSiO2 膜を形成する際の成膜温度を変
えることによって膜質が変化するので、同一成分の膜の
エッチングレートを、必要に応じ変化させることが可能
である。
[0012] Here, the SiO2 film and SiO
Although N films were used as the first and second insulating films, both insulating films may be SiO2 films. In this case, the film quality is changed by changing the film forming temperature when forming each SiO2 film, so it is possible to change the etching rate of films of the same composition as necessary.

【0013】次に、露出しているSiO2 膜をエッチ
ングして基板1及び耐熱性金属2の表面を露出させる(
同図(d)図示)。ここでは基板1にダメージを与えな
いようにPEを行ったが、HF系のウェットエッチング
を行ってもよい。その場合、SiO2 膜のウェットエ
ッチングレートはSiON膜の4倍以上あるため、Si
O2 膜のみを選択的に除去し得る。
Next, the exposed SiO2 film is etched to expose the surfaces of the substrate 1 and the heat-resistant metal 2 (
Figure (d) shown). Although PE was performed here so as not to damage the substrate 1, HF-based wet etching may also be performed. In that case, the wet etching rate of the SiO2 film is more than four times that of the SiON film, so
Only the O2 film can be selectively removed.

【0014】上述の方法により、耐熱性金属2の側部の
みに、基板1に悪影響を与えることなく、絶縁膜3の側
壁を形成することができる。
By the method described above, the side walls of the insulating film 3 can be formed only on the sides of the heat-resistant metal 2 without adversely affecting the substrate 1.

【0015】[0015]

【発明の効果】以上説明した通り本発明によれば、第1
及び第2の絶縁膜のエッチングレートは各工程で用いる
エッチャントに対して異なるため、高度に自己整合化さ
れた製造方法を得ることができる。さらに、基板上に第
1の絶縁膜を形成してエッチングストッパ層として機能
させるため、エッチングによるダメージを直接基板に与
えることがない。従って、良好な特性の半導体装置を得
ることができる。
[Effects of the Invention] As explained above, according to the present invention, the first
Since the etching rate of the second insulating film differs depending on the etchant used in each step, a highly self-aligned manufacturing method can be obtained. Furthermore, since the first insulating film is formed on the substrate and functions as an etching stopper layer, damage caused by etching is not directly applied to the substrate. Therefore, a semiconductor device with good characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の実施例に係る製造方法の工程別素子断
面図である。
FIG. 1 is a cross-sectional view of an element according to steps of a manufacturing method according to an embodiment of the present invention.

【図2】従来の製造方法による工程別素子断面図である
FIG. 2 is a cross-sectional view of an element by process according to a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

1…基板 2…耐熱性金属 31…第1の絶縁膜 32…第2の絶縁膜 1...Substrate 2...Heat-resistant metal 31...First insulating film 32...Second insulating film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  基板上に、耐熱性金属を所望の形状に
パターンニングする第1の工程と、パターンニングされ
た前記耐熱性金属および前記基板の全面に、同一エッチ
ャントに対するエッチングレートが異なる第1の絶縁膜
と第2の絶縁膜を順次堆積する第2の工程と、前記第2
の絶縁膜を異方性エッチングし、前記耐熱性金属の側部
にのみ残す第3の工程と、露出した前記第1の絶縁膜を
エッチングにより除去する第4の工程とを備えることを
特徴とする半導体装置の製造方法。
1. A first step of patterning a heat-resistant metal into a desired shape on a substrate, and a first step of patterning the patterned heat-resistant metal and the entire surface of the substrate at different etching rates with the same etchant. a second step of sequentially depositing an insulating film and a second insulating film;
a third step of etching the insulating film anisotropically and leaving it only on the sides of the heat-resistant metal; and a fourth step of removing the exposed first insulating film by etching. A method for manufacturing a semiconductor device.
【請求項2】  前記第4の工程では、前記基板の表面
にダメージを与えないエッチング方法を用いることを特
徴とする、請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the fourth step uses an etching method that does not damage the surface of the substrate.
JP2445291A 1991-02-19 1991-02-19 Manufacture of semiconductor device Pending JPH04264718A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2445291A JPH04264718A (en) 1991-02-19 1991-02-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2445291A JPH04264718A (en) 1991-02-19 1991-02-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04264718A true JPH04264718A (en) 1992-09-21

Family

ID=12138553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2445291A Pending JPH04264718A (en) 1991-02-19 1991-02-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04264718A (en)

Similar Documents

Publication Publication Date Title
JP2741175B2 (en) Method for forming fine pattern of semiconductor device
JPH04264718A (en) Manufacture of semiconductor device
JPH03278543A (en) Manufacture of field-effect transistor
JPH05299440A (en) Manufacture of semiconductor device
JPH01208831A (en) Manufacture of semiconductor device
KR100256809B1 (en) Method for forming contact hole in semiconductor device
JP2001015587A (en) Manufacture of semiconductor device
JPH04317357A (en) Manufacture of semiconductor device
JPH08274078A (en) Etching
KR100249150B1 (en) Method for manufacturing field oxidation film
KR100202657B1 (en) Manufacturing method of transistor
KR100192439B1 (en) Method for forming a contact hole of a semiconductor device
JPH11135478A (en) Manufacture of semiconductor device
JPH1187322A (en) Manufacture of semiconductor device
JPH03191575A (en) Formation of schottky junction electrode
JPH06177164A (en) Manufacture of semiconductor device
JPS61124174A (en) Manufacture of semiconductor device
JPH056903A (en) Manufacture of semiconductor device
JPH01248566A (en) Manufacture of field effect transistor
JPH05175345A (en) Method for making contact hole in semiconductor substrate
JPH1032264A (en) Semiconductor device and manufacture thereof
JPH02142142A (en) Manufacture of field effect transistor
JPH03171726A (en) Manufacture of semiconductor device
JPH0468578A (en) Manufacture of semiconductor device
JPH0496225A (en) Manufacture of semiconductor device