JPH04263506A - 遅延回路及びこの遅延回路を用いた超音波診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御端子に印加する電
気信号により遅延時間を連続的に変化できると共に上記
電気信号に基づく雑音成分の混入を防止できる遅延回路
及びこの遅延回路を整相回路内の遅延回路として用いダ
イナミックフォーカスを可能とした超音波診断装置に関
する。

【０００２】

【従来の技術】超音波診断装置は、探触子により被検体
に超音波を送受波し、体内からの反射波信号に基づいて
被検体内部の情報を得るようになっている。ここで、被
検体内部の深さの異なる各部のいずれの場所においても
高い分解能の画像が得られるようにするため、体内から
の反射波の受信に際し、受波の焦点を時間の経過と共に
動的に変化させるダイナミックフォーカスが行われる。 このとき、上記受波の焦点合わせは、幅の狭い短冊状に
形成された振動子素子を複数個配列した探触子、あるい
は同心円状に配置した複数のリング状振動子素子から成
る探触子の上記それぞれの振動子素子からの受波信号を
、遅延線を用いて適宜遅延して加算することによって行
われる。この回路は一般に整相回路と呼ばれている。 そして、受波の焦点位置は上記の各々の遅延線の遅延時
間により定まるので、ダイナミックフォーカスは、複数
の受波信号に与えるべき遅延時間を体内からの反射波の
発生深度に応じて動的に変更することによって実現され
る。

【０００３】上記の遅延時間の変更は、遅延線に適切な
間隔でタップを設け、これらのタップを電子スイッチを
用いて選択切り換えて行う。この場合、上記電子スイッ
チの切り換え時にノイズが発生して、遅延線を介して受
波信号に混入することがあり、診断情報に誤った信号が
出現することがあった。そこで、このような現象を改善
するために、上記電子スイッチとしてノイズの発生の少
ないスイッチを用いればよいが、このような電子スイッ
チは高価であるので遅延線のそれぞれのタップ毎に多数
設けると価格が上昇して経済的でないという欠点があっ
た。

【０００４】以上のような問題点に対処して、タップ切
換スイッチを備えた遅延線をそれぞれ有し焦点区間を互
いに異ならせた二系統の整相回路を交互に使用すると共
に、一方の整相回路が使用されている間に他方の整相回
路のタップを切り換えるようにした装置が特開昭５６−
１１２２３４号公報で提案されている。この公報に記載
された従来の超音波診断装置は、図６に示すように、複
数の振動子素子１１，１２，…，１ｎが配列され超音波
を送受波するアレー型の探触子２と、この探触子２の各
振動子素子１１〜１ｎからの受波信号に所定の遅延時間
を与えて位相を揃え加算して出力する二系統の整相回路
３，３′と、これらの整相回路３，３′内の各遅延線の
終端抵抗の信号を増幅する増幅器４，４′と、上記二系
統の整相回路３，３′からの出力信号を交互に切り換え
るための電子スイッチ５と、上記各整相回路３，３′で
整相された信号を検波、圧縮する検波器６と、この検波
器６からの出力信号を画像として表示する表示装置７と
を備えて成っていた。ここで、上記二系統の整相回路３
，３′は、それぞれ上記探触子２の各振動子素子１１〜
１ｎからの受波信号を入力して増幅する定電流源出力型
の増幅器８１，８２，…，８ｎ；８１′，８２′，…，
８ｎ′と、遅延線９，９′と、これらの遅延線９，９′
に適宜の間隔で設けられたタップを選択切り換えする電
子スイッチから成るタップ切換スイッチ１０１，１０２
，…，１０ｎ；１０１′，１０２′，…，１０ｎ′とか
ら成る。なお、図６において、符号１１は電子スイッチ
５及びタップ切換スイッチ１０１〜１０ｎ，１０１′〜
１０ｎ′を切り換え制御するための制御器である。

【０００５】このように構成された超音波診断装置にお
いては、上記それぞれのタップ切換スイッチ１０１〜１
０ｎ及び１０１′〜１０ｎ′の切り換えは、それらが属
する整相回路３または３′の出力端（４，４′）が電子
スイッチ５の切り換えにより次段（６）から切り離され
ている間に行われるので、上記タップ切換スイッチ１０
１〜１０ｎまたは１０１′〜１０ｎ′の動作により発生
するノイズが次段以降の信号に混入することはない。従
って、多数必要とされる上記タップ切換スイッチ１０１
〜１０ｎ及び１０１′〜１０ｎ′は、ノイズが発生して
もよい安価なスイッチで間に合わせることができる。こ
のとき、各整相回路３，３′からの出力信号を交互に切
り換える電子スイッチ５は、常に信号が流れている部分
を切り換えるので、ノイズの発生の少ない高価なスイッ
チを用いなければならないが、その個数がわずかである
ことから特に価格が上昇するものではなく、全体として
はコスト上昇を抑えることができる。これにより、ダイ
ナミックフォーカス時の各タップ切換スイッチ１０１〜
１０ｎまたは１０１′〜１０ｎ′の切り換えにより発生
するノイズの影響を受けないようにしていた。

【０００６】しかし、このような従来の超音波診断装置
においては、図６に示すように、二系統の整相回路３，
３′を用意することから、高価な遅延線９，９′を二系
統分必要とし、回路規模が大きくなると共に、コストも
上昇するものであった。このような問題点に対処するた
め、インダクタと、逆電圧の大きさにより静電容量が変
化する可変容量ダイオードとを組み合わせることにより
、遅延時間を連続的に制御できる可変遅延線が特開昭６
０−４５８３０号公報で提案されている。

【０００７】この公報に記載された可変遅延線を図７を
参照して説明する。図７において、符号Ｌはインダクタ
を示し、ＶＣは可変容量ダイオードを示し、Ｃはコンデ
ンサを示しており、一方端に信号の入力端子Ｔ１が、他
方端に信号の出力端子Ｔ２が設けられている。この回路
は、通常のＬＣ遅延線の静電容量素子を可変容量ダイオ
ードＶＣで置き換えたものになっている。この各可変容
量ダイオードＶＣのアノードは共通に接続され、制御用
の端子Ｔ３からアナログ制御信号が与えられる。さらに
、その共通接続点は、コンデンサＣを介して接地される
。そして、上記制御用の端子Ｔ３へアナログ制御信号を
印加して可変容量ダイオードＶＣの逆電圧の大きさを変
えることにより、可変遅延線の遅延時間を制御するよう
になっている。

【０００８】また、他の可変遅延線として、図８に示す
ように、インダクタＬと可変容量ダイオードＶＣとを組
み合わせると共に、多チャンネルの信号を増幅器Ａ０に
より定電流信号源として、適切な間隔で設けられたタッ
プに印加するようにしたものが米国特許第４，４８１，
８２３号明細書に記載されている。なお、図８において
、符号Ｍは、このように構成された可変遅延線の整合回
路を示している。

【０００９】

【発明が解決しようとする課題】しかし、上述の図７又
は図８に示した可変遅延線においては、それぞれの図面
からわかるように、遅延時間を制御するために制御信号
を印加して可変容量ダイオードＶＣの逆電圧の大きさを
変える際に、上記制御信号が出力信号に雑音成分として
混入することがあった。従って、出力される超音波信号
のＳ／Ｎが劣化し、得られる超音波画像が劣化するとい
う問題があった。

【００１０】そこで、本発明は、このような問題点に対
処し、制御端子に印加する電気信号により遅延時間を連
続的に変化できると共に上記電気信号に基づく雑音成分
の混入を防止できる遅延回路及びこの遅延回路を整相回
路内の遅延回路として用いダイナミックフォーカスを可
能とした超音波診断装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明による遅延回路は、インダクタと、逆電圧の
大きさにより静電容量が変化する可変容量ダイオードと
を用い、このインダクタと可変容量ダイオードとで平衡
型回路を構成し、上記可変容量ダイオードの逆電圧の変
化により遅延時間が変化する可変遅延線を具備したもの
である。

【００１２】また、上記遅延回路の関連発明としての超
音波診断装置は、複数の振動子素子が配列され超音波を
送受波する探触子と、この探触子の各振動子素子からの
受波信号に所定の遅延時間を与える遅延回路を有しこれ
らの遅延回路で位相が揃えられた受波信号を加算して出
力する整相回路と、この整相回路で整相された信号を検
波する検波器と、この検波器からの出力信号を画像とし
て表示する表示装置とを備えて成る超音波診断装置にお
いて、上記整相回路内の遅延回路として、上記手段の遅
延回路を用いたものである。

【００１３】

【作用】上記のように構成された遅延回路は、インダク
タと可変容量ダイオードとで平衡型回路に構成した可変
遅延線の上記可変容量ダイオードの逆電圧の変化により
遅延時間を連続的に変化させると共に、制御用の電気信
号に基づく雑音成分の混入を防止するように動作する。 そして、上記可変遅延線の両端に設けられた整合抵抗と
しての可変抵抗回路の抵抗値を、上記可変遅延線の遅延
時間の変化に伴って変えることにより、常に上記可変遅
延線と可変抵抗回路のインピーダンス整合をとり、遅延
時間の変化による遅延特性が劣化しないように動作する
。

【００１４】また、上記のように構成された超音波診断
装置は、その整相回路内の遅延回路として、常に可変遅
延線と可変抵抗回路のインピーダンス整合をとり、遅延
時間の変化による遅延特性が劣化しないようにした遅延
回路を用いることにより、一系統の整相回路だけでダイ
ナミックフォーカスを可能とするものである。

【００１５】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は本発明による遅延回路の実施例
を示す回路図である。この遅延回路は、従来の遅延線を
用いたものと異なり、その制御端子に印加される電気信
号により遅延時間が連続的に変化するもので、その構成
を考えるに至った思考過程を図２（ａ）及び（ｂ）を参
照しながら説明する。

【００１６】まず、図２に従来の整相回路に用いられて
いる集中定数形遅延線の単位部分の回路構成を示す。こ
の単位部分は、図２（ａ）または（ｂ）に示すようにＴ
形の対称回路とされており、同図（ａ）の回路はインダ
クタＬ／２，Ｌ／２とキャパシタＣとを有して成り、定
Ｋ形低域フィルタと呼ばれるものであり、同図（ｂ）の
回路は上記（ａ）に示した二つのインダクタＬ／２が電
磁結合しているためその結果得られる等価回路であり、
誘導ｍ形低域フィルタと呼ばれるものである。そして、
上記の単位部分を多数従属接続することにより集中定数
形遅延線が構成される。このような構成の集中定数形遅
延線を用いると、必要な遅延時間を分布定数形遅延線よ
りも小さい信号減衰で、しかも小形化して得ることがで
きる。

【００１７】ここで、図２（ａ）の定Ｋ形低域フィルタ
において、フィルタの両端は特性インピーダンスで終端
されているものと仮定する。いま、入力として理想的な
ステップ電圧を加えると、出力電圧の遅延時間ｔｓ及び
立ち上がり時間ｔ１は、 となる。この単位部分がｎ個従属接続されている場合の
全体の遅延時間ｔｄ及び立ち上がり時間ｔｒは、となる
。よって、上記ｔｄ及びｔｒが与えられたとき、必要な
区間の数ｎ及びインダクタＬ並びにキャパシタＣは、次
式で与えられる。

【００１８】また、単位部分として図２（ｂ）に示す誘
導ｍ形低域フィルタを用いると、遅延時間ｔｄと立ち上
がり時間ｔｒとの比が同じ場合は、同図（ａ）に示す定
Ｋ形低域フィルタを用いるのと比べて従属接続する区間
数ｎが約１６％少なくてよい。このとき、同図（ｂ）に
おいて例えばｍ＝１．２７とすると、伝達信号の波形の
オーバシュート及びｔ１／ｔｓに関しては同図（ａ）に
示す定Ｋ形低域フィルタを用いるよりも優れている。

【００１９】以上述べたように、インダクタＬとキャパ
シタＣとから成る集中定数形遅延線の遅延時間ｔｄは、
第（３）式により与えられることがわかる。そして、図
２（ａ）または（ｂ）のいずれの形のフィルタを用いて
も、そのキャパシタＣの容量を変えることにより、集中
定数形遅延線の遅延時間を可変とすることができる。

【００２０】そこで、本発明においては、図２（ａ）ま
たは（ｂ）に示す単位部分を多数従属接続して成る集中
定数形遅延線におけるキャパシタＣを、逆電圧の大きさ
により静電容量が変化する可変容量ダイオードで構成す
ると共に、各単位部分をインダクタと可変容量ダイオー
ドとで平衡型回路に構成することにより、図１に示す本
発明による遅延回路が実現される。すなわち、本発明に
よる遅延回路は、図１に示すように、インダクタＬ，Ｌ
′と、逆電圧の大きさにより静電容量が変化する可変容
量ダイオードＶＣ，ＶＣ′とを用い、こんインダクタＬ
，Ｌ′と、可変容量ダイオードＶＣ，ＶＣ′とで平衡型
回路を構成し、上記可変容量ダイオードＶＣ，ＶＣ′の
逆電圧の変化により遅延時間が変化する可変遅延線１２
を構成すると共に、この可変遅延線１２の信号源抵抗及
び終端抵抗として、利得が電気信号で制御できる増幅器
に一定抵抗で帰還を施して回路の抵抗値を可変とする可
変抵抗回路１３ａ，１３ｂを用いて構成されている。

【００２１】上記可変遅延線１２は、２個のインダクタ
Ｌ，Ｌと１個の可変容量ダイオードＶＣとをＴ形の対称
回路に接続したものと、他の２個のインダクタＬ′，Ｌ
′と１個の可変容量ダイオードＶＣ′とをＴ形の対称回
路に接続したものとを、それぞれの可変容量ダイオード
ＶＣ，ＶＣ′の陰極を共通接続することにより平衡型回
路を構成して単位部分となし、この単位部分を多数従属
接続して構成されている。また、上記それぞれの可変容
量ダイオードＶＣ，ＶＣ′の陰極同士を共通接続した箇
所には、制御部１４からそれぞれ抵抗ｒを介して制御電
圧Ｅｃ１が印加され、このＥｃ１による逆電圧によって
静電容量を変えて遅延時間が制御される。なお、上記の
抵抗ｒは、各単位部分の可変容量ダイオードＶＣ，ＶＣ
′に制御信号線１５を介して信号が流れ、それぞれの可
変容量ダイオードＶＣ，ＶＣ′の間で干渉するのを防止
するために設けたものである。

【００２２】また、上記可変遅延線１２の入力端子ａ，
ｂ及び出力端子ｄ，ｅには、それぞれの巻線に中間タッ
プｃ，ｆを設けた高周波変圧器１９，２０がそれぞれ接
続されている。そして、上記の中間タップｃ，ｆは、そ
れぞれ接地されている。従って、各単位部分の可変容量
ダイオードＶＣ，ＶＣ′の特性が等しいと、その可変容
量ダイオードＶＣ，ＶＣ′の静電容量を制御するための
逆電圧は、制御信号線１５と各抵抗ｒを介してすべての
可変容量ダイオードＶＣ，ＶＣ′に等しい電圧が印加さ
れることとなる。

【００２３】ここで、上記可変遅延線１２は、各単位部
分の可変容量ダイオードＶＣ，ＶＣ′の逆電圧の大きさ
によりその静電容量を変化させると、遅延時間と共に特
性インピーダンスも変化する。このことから、信号の入
出力端ａ，ｂ；ｄ，ｅでインピーダンスの不整合による
信号波形の変形や伝送効率の変動が生じないように、信
号源抵抗と終端抵抗は、遅延時間の制御に対応して常に
上記可変遅延線１２と整合するように変化させる必要が
ある。そのため、上記信号源抵抗と終端抵抗の部分には
、電気信号により抵抗値が変化する可変抵抗回路１３ａ
，１３ｂがそれぞれ設けてある。この可変抵抗回路１３
ａ，１３ｂは、図３に示すように、可変利得増幅器１６
の利得Ｇをその制御電圧Ｅｃ２により変えて、その入力
抵抗を連続的に変化させることができるものである。

【００２４】以下に、この可変抵抗回路１３ａ，１３ｂ
の動作を図３を参照して説明する。図３の回路は、電圧
利得Ｇが制御電圧Ｅｃ２で制御できる可変利得増幅器１
６に一定抵抗Ｒｆで帰還を施してその回路の抵抗値を可
変としたものである。上記のような可変利得増幅器１６
は、よく用いられているギルバードセルなどにより実現
でき、制御電圧Ｅｃ２と電圧利得Ｇは一定の関係にあり
、周囲温度の変化による利得Ｇの変動が小さく実用的で
ある。ここで、上記可変利得増幅器１６の入力端１７か
ら見たインピーダンスを求める。

【００２５】いま、可変利得増幅器１６の入力インピー
ダンスは無限大で、出力インピーダンスは零とし、入力
端１７における入力電圧をＥｉｎ，電流をｉ，出力端１
８における出力電圧をＥｏｕｔとすると、次式が成り立
つ。 　　　　　　　　　　Ｅｉｎ−Ｒｆ・ｉ−Ｅｏｕｔ＝０
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　…（８）　　　　　　　　　　Ｅｏｕｔ＝−Ｇ・
Ｅｉｎ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　…（９）この第（８）式と
第（９）式からＥｏｕｔを消去すると、となる。そして
、この入力電圧Ｅｉｎの式を電流ｉで偏微分すると、入
力端１７から見たインピーダンスＺｉｎは次式のように
なる。 この第（１１）式において利得Ｇを変えると、入力端１
７からみたインピーダンスＺｉｎは変化することとなる
。

【００２６】すなわち、図３に示す回路の入力端１７と
対地間の抵抗は、制御電圧Ｅｃ２により制御可能となる
。 例えば、利得Ｇを０から４まで変化させると、入力端１
７におけるインピーダンスＺｉｎは、Ｒｆから０．２Ｒ
ｆまで変化することとなる。これにより、図３に示す回
路は可変抵抗回路となる。なお、以上の説明においては
、負帰還の場合について述べたが、正帰還を施した場合
においても可変抵抗回路となる。この場合は、利得Ｇは
負の値をとるものと考えればよい。

【００２７】以上、図１に示すように構成された遅延回
路において、制御部１４からの制御電圧Ｅｃ１の高周波
成分により、各単位部分の可変容量ダイオードＶＣ，Ｖ
Ｃ′を介して可変遅延線１２へ流入する電流ｉ０とｉ０
′とは等しいため、該可変遅延線１２の出力端ｄ，ｅに
出現する電流ｉｎとｉｎ′とは等しくなる。この出力電
流ｉｎとｉｎ′は、出力側の高周波変圧器２０に図示の
ように流入し、その中間タップｆを介して接地線に流れ
るが、上記高周波変圧器２０で相殺されて遅延回路の出
力端子ｇには出現しない。すなわち、遅延時間を制御す
るための制御信号成分及び制御信号線１５に誘導により
混入した雑音成分は、可変遅延線１２の出力端には出現
しないようにすることができ、遅延回路におけるＳ／Ｎ
を改善することができる。

【００２８】なお、図１に示した遅延回路における可変
遅延線１２は、その単位部分として図２（ｂ）に示す誘
導ｍ形低域フィルタを基として平衡型回路を構成したも
のとしたが、これに限らず、図４に示すように、インダ
クタＬ，Ｌと、可変容量ダイオードＶＣ１，ＶＣ１′，
ＶＣ２，ＶＣ２′と、抵抗Ｒとを組み合わせて成る２次
のオールパス形フィルタを基として平衡型回路を構成し
たものを単位部分とし、この単位部分を多数従属接続し
て構成してもよい。このように構成された可変遅延線を
用いると、雑音成分の混入防止の性能を同様に向上する
ことができる。

【００２９】図５は図１に示す遅延回路の関連発明とし
ての超音波診断装置の実施例を示すブロック図である。 この超音波診断装置は、超音波を利用して被検体の診断
部位について断層像を得るもので、電子リニア走査形と
されており、例えば短冊状に形成された複数の振動子素
子１１，１２，…，１ｎが一列状に配列され超音波を送
受波する探触子２と、この探触子２の各振動子素子１１
〜１ｎのうち一群の振動子素子のみを順次選択して切り
換えるスイッチ群２２と、このスイッチ群２２を介して
上記探触子２の各振動子素子１１〜１ｎのうちの一群か
らの受波信号を入力し時間と共に利得を増加させ検診深
度に応じて信号強度を補正する複数の増幅器２３ａ〜２
３ｅと、この各増幅器２３ａ〜２３ｅからの出力信号に
所定の遅延時間を与える複数の遅延回路２４ａ〜２４ｅ
を有しこれらの遅延回路２４ａ〜２４ｅで位相が揃えら
れた受波信号を加算する加算器２５を備えた整相回路２
６と、この整相回路２６で整相された信号を検波する検
波器６と、この検波器６からの出力信号を画像として表
示する表示装置７とを備えて成る。

【００３０】なお、図５においては、スイッチ群２２は
５本の振動子素子群を一端方から順次選択してそれぞれ
次段の増幅器２３ａ〜２３ｅに接続するようになってお
り、上記５本の振動子素子群を順次切り換えて並進させ
るようになっている。従って、増幅器は５個（２３ａ〜
２３ｅ）設けられている。また、上記増幅器２３ａ〜２
３ｅの動作は、制御部１４からの制御信号Ｓ１で制御さ
れるようになっている。

【００３１】ここで、本発明においては、上記整相回路
２６内の遅延回路２４ａ〜２４ｅとしては、図１に示す
回路構成とされその制御端子に入力する電気信号により
遅延時間が連続的に変えられる遅延回路が用いられてい
る。この遅延回路２４ａ〜２４ｅは、図５においては、
５個設けられ、制御部１４からの制御信号Ｓ２（図１に
おける制御端子に印加される電気信号Ｅｃ１，Ｅｃ２）
により、時間と共に超音波ビームの収束点を深い所へ移
動するようにその収束位置が制御されるようになってい
る。 なお、上記の各遅延回路２４ａ〜２４ｅは、必要に応じ
て複数段を従属接続したものを用いてもよい。

【００３２】このような構成により、本実施例の電子リ
ニア走査形の超音波診断装置においては、整相回路２６
内の各遅延回路２４ａ〜２４ｅがその制御端子への電気
信号の入力だけで遅延時間が連続的に変えられるので、
一系統の整相回路２６だけで超音波ビームの収束点を連
続的に移動するダイナミックフォーカスが実現できる。

【００３３】

【発明の効果】本発明による遅延回路（図１参照）は以
上のように構成されたので、インダクタＬ，Ｌ′と可変
容量ダイオードＶＣ，ＶＣ′とで平衡型回路に構成した
可変遅延線１２の上記可変容量ダイオードＶＣ，ＶＣ′
の逆電圧の変化により遅延時間を連続的に変化できると
共に、その制御用の電気信号（Ｅｃ１）に基づく雑音成
分の混入を防止することができる。このことから、遅延
回路より出力される超音波信号のＳ／Ｎを向上すること
ができ、得られる超音波画像の画質を向上することがで
きる。

【００３４】また、本発明による超音波診断装置（図５
参照）は以上のように構成されたので、整相回路２６内
の遅延回路２４ａ〜２４ｅとして図１に示す回路構成の
遅延回路を用いることにより、その制御端子に印加する
電気信号だけで遅延時間を連続的に変化させて所望の位
置に超音波ビームの収束点を移動することができる。従
って、従来の整相回路内の遅延線のようにノイズが発生
することがないので、二系統の整相回路を設けて交互に
使用する必要はなく、一系統の整相回路２６だけでダイ
ナミックフォーカスを実現することができる。このこと
から、回路規模を小さくすることができ、装置を小形化
できると共にコスト低下を図ることができる。

【図面の簡単な説明】

【図１】　　本発明による遅延回路の実施例を示す回路
図、

【図２】　　上記の遅延回路の構成を考えるに至った思
考過程を説明するための回路図、

【図３】　　可変抵抗回路の内部構成を示す回路図、

【
図４】　　従来の２次のオールパス形フィルタを示す回
路図、

【図５】　　図１に示す遅延回路の関連発明としての超
音波診断装置の実施例を示すブロック図、

【図６】　　
従来の超音波診断装置を示すブロック図、

【図７】　　
従来の可変遅延線の一例を示す回路図、

【図８】　　従
来の可変遅延線の他の例を示す回路図。

【符号の説明】

１１〜１ｎ…振動子素子、　　２…探触子、　　６…検
波器、　　７…表示装置、１２…可変遅延線、　　１３
ａ，１３ｂ…可変抵抗回路、　　１４…制御部、　　１
６…可変利得増幅器、　　２３ａ〜２３ｅ…増幅器、　
　２４ａ〜２４ｅ…遅延回路、２５…加算器、　　２６
…整相回路、　　Ｌ，Ｌ′…インダクタ、　　ＶＣ，Ｖ
Ｃ′…可変容量ダイオード、　　Ｅｃ１，Ｅｃ２…制御
電圧、　　Ｒｆ…一定抵抗。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　インダクタと、逆電圧の大きさにより
   静電容量が変化する可変容量ダイオードとを用い、この
   インダクタと可変容量ダイオードとで平衡型回路を構成
   し、上記可変容量ダイオードの逆電圧の変化により遅延
   時間が変化する可変遅延線を具備したことを特徴とする
   遅延回路。
2. 【請求項２】　　複数の振動子素子が配列され超音波を
   送受波する探触子と、この探触子の各振動子素子からの
   受波信号に所定の遅延時間を与える遅延回路を有しこれ
   らの遅延回路で位相が揃えられた受波信号を加算して出
   力する整相回路と、この整相回路で整相された信号を検
   波する検波器と、この検波器からの出力信号を画像とし
   て表示する表示装置とを備えて成る超音波診断装置にお
   いて、上記整相回路内の遅延回路として、請求項１記載
   の遅延回路を用いたことを特徴とする超音波診断装置。