JPH04263381A - バーコード読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バーコードシンボルを
読み取って対応する英数字に変換し、その結果を表示部
に表示したり、他の装置に転送する機能を持ったバーコ
ードリーダーに関する。バーコードは、流通業のＰＯＳ
システムで使用されているＵＰＣ系コード（ＥＡＮ，Ｊ
ＡＮコードを含む）や、工業用用途で広く使用されてい
るＣＯＤＥ３９，物流等で使用頻度の高いＩｎｔｅｒｌ
ｅａｖｅｄ　２−ｏｆ−５，　他にＣｏｄａｂａｒ，Ｃ
ＯＤＥ１２８　等多種多様である。近年では、これらの
バーコードシンボルを一つの装置で読み取ることが要求
されている。

【０００２】このため、処理速度が問題にならない分野
では、ペン式バーコードリーダーやタッチ式バーコード
リーダー，ガン式バーコードリーダーの様に，バーコー
ドシンボルの走査速度が低いバーコードリーダーを使用
することにより、複数種のバーコードシンボルを読み取
る事が実現されている。しかし、より効果的な処理を行
う為、読み取り能力が極めて高い定置式バーコードリー
ダーを用いて出来るだけ早くバーコードを読み取る事が
要求されはじめ、定置式バーコードリーダーにおいても
複数種のバーコードシンボルを読み取る事が要求されて
いる。

【０００３】

【従来の技術】従来の定置式バーコードリーダーにおい
ては、レーザー光を光源として使用し、レーザー光をポ
リゴンミラー等で走査することによって、バーコードシ
ンボルをレーザー光が走査する。レーザー光がバーコー
ドシンボルを走査する速度は数１００　ｍ／ｓｅｃに達
するため、たかだか０．２　〜３ｍｍ程度の幅で印刷さ
れたバーコードシンボルに相当する電気信号はμｓｅｃ
　周期の信号となり、この信号を復調するためには、極
めて高速な処理系が必須である。従って、現行の定置式
バーコードリーダーにおいては、ＬＳＩ等を利用したハ
ードウェアロジックでバー幅の大小や、その組み合わせ
順、相対的な長さ、バーコードシンボル前後のマージン
の有無を検出する事によって復調を行っている。

【０００４】

【発明が解決しようとする課題】ところが、多種多様に
渡るバーコードシンボルを読み取るためには、それぞれ
に対応した専用のハードウェアロジックを設ける必要が
あり、装置のコストや小型化に対してマイナスの要因に
なると共に、膨大な開発費と開発工数を要するために実
際には実現は困難である。

【０００５】一方、ペン式，タッチ式，ガン式のバーコ
ードリーダーは、バーコードシンボルの走査方法はそれ
ぞれで異なるが、基本的に走査速度が低くソフトウエア
によって復調を行うのが一般的である。即ち、プログラ
ムが格納されたＲＯＭ上に、各種のバーコードシンボル
の復調を行うプログラムを付加することにより、多種多
様のバーコードシンボルを読み取るように構成する事が
できる。しかし、ＣＰＵを用いた即ちソフトウエアによ
る復調はハードウェア式の復調に比べて処理速度がかな
り劣り、レーザビームが高速で走査する定置式バーコー
ドリーダーには適用が困難である。

【０００６】従って、高い読み取り性能が期待される定
置式バーコードリーダーにはソフトウエア式復調を用い
ることが困難であり、このため多種多様のバーコードシ
ンボルを読み取るように構成する事は膨大なハードウェ
アの開発を伴い現実的でないという問題を生じていた。 本発明は、このような問題に鑑みてなされたもので、読
み取ったデータのうちからバーコードデータを抽出しソ
フトウエアを用いて、バーコードの復調を行うバーコー
ド読取装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理図で
ある。同図において１０１　はバーコード検出部でバー
コードの読み取りを行い、１０２　は記憶部でバーコー
ド検出部１０１　で読み取ったデータを格納する。１０
３はバーコード認識部でバーコード検出部１０１　で読
み取ったデータのうちバーコードデータを認識する。１
０４　はバーコード復調部でバーコード認識部１０３　
で認識したバーコードデータを記憶部１０２　から読み
出してバーコードの復調処理を行う。

【０００８】また、バーコード認識部１０３　を読み取
りを希望するバーコードの種類の数だけ設け、各バーコ
ード認識部１０３　は対応する種類のバーコードを認識
するようにする。また、このバーコード認識部１０３　
のうち所定のバーコードの種類に対応するバーコード認
識部１０３　のみ作動させる選択回路を設ける。

【０００９】また、記憶部１０２　に格納するバーコー
ドデータのアドレスを格納するアドレス記憶部を設け、
バーコード復調部１０４　はこのアドレス記憶部のアド
レスを読み出し、このアドレスに基づき記憶部１０２　
からバーコードデータを読み出すようにする。

【００１０】また、バーコード認識部１０３　はバーコ
ードの前後に設けられたマージン部を検出することによ
り、バーコードデータを認識する。また、バーコード認
識部１０３　はバーコードの前後に設けられたマージン
部の間にあるバーの数に応じてバーコードを認識するよ
うにする。

【００１１】また、バーコード認識部１０３　はバーコ
ードの前後に設けられたマージン部の間にあるバーの数
が所定の数の整数倍に等しいことを検出してバーコード
の認識を行う。

【００１２】また、バーコード認識部１０３　はバーコ
ードの前後に設けられたマージン部の間にあるバーの数
が第１所定数の整数倍に第２所定数を加えた値に等しい
ことを検出してバーコードの認識を行う。

【００１３】また、バーコード認識部１０３　がバーコ
ードの前マージン部の長さとそれに隣接する１つのキャ
ラクタの長さとの大小関係、後マージン部の長さとそれ
に隣接する１つのキャラクタの長さとの大小関係から、
それぞれ前マージン部または後マージン部を検出する。

【００１４】また、この前マージン部に隣接する１つの
キャラクタの長さおよび後マージン部に隣接する１つの
キャラクタの長さを算出するキャラクタ長算出回路を、
読み取りを行うバーコードに対応したキャラクタの長さ
を算出できるキャラクタ長算出回路に切り換えできるよ
うにする。

【００１５】また、バーコード認識部１０３　はバーコ
ードの前マージン部に隣接する１つのキャラクタまたは
後マージン部に隣接する１つのキャラクタを構成する隣
りあう黒バーどうし、白バーどうしのバー幅の大小関係
を検出してスタートパターンまたはストップパターンを
検出する。

【００１６】この大小関係を比較する数値のそれぞれに
異なる所定の値を乗じ、この所定の値を乗じた値どうし
の大，小またはほぼ等しい関係を求めることにより大小
関係の検出を行う。

【００１７】また、バーコード認識部１０３　はバーコ
ードのスタートパターン検出回路とストップパターン検
出回路との出力の論理積をとる回路を有する。また、こ
のスタートパターン検出回路またはストップパターン検
出回路と論理積をとる回路の間にシフトレジスタを設け
、このシフトレジスタの出力時期とストップパターン検
出回路またはスタートパターン検出回路の出力時期を一
致させるようにする。

【００１８】また、バーコード認識部１０３　は、バー
コードのスタートパターン検出回路と、このスタートパ
ターン検出回路に接続された第１シフトレジスタと、セ
ンターバー検出回路と、このセンターバー検出回路に接
続された第２シフトレジスタと、ストップパターン検出
回路と、第１シフトレジスタと第２シフトレジスタとス
トップパターン検出回路の論理積をとる全ブロック論理
積回路と、第１シフトレジスタとセンターバー検出回路
の論理積をとる前ブロック論理積回路と、第２シフトレ
ジスタとストップパターン検出回路との論理積をとる後
ブロック論理積回路とを備える。

【００１９】また、この全ブロック論理積回路、前ブロ
ック論理積回路、後ブロック論理積回路の出力を表すフ
ラグを設け、バーコード復調部１０４　がこのフラグを
復調処理に利用するようにする。

【００２０】

【作用】上記構成により、バーコード検出部１０１　で
読み取ったデータは記憶部１０２　に格納されるととも
にバーコード認識部１０３　で読み取ったデータのうち
からバーコードデータを認識する。バーコード復調部１
０４　はバーコード認識部１０３　が認識したバーコー
ドデータを記憶部部１０２　から読み出し復調処理を行
う。読み取られたデータの中にはバーコードの周辺の文
字とか模様などのデータも含まれるが、これらの内から
バーコードデータのみ抽出して復調処理するので処理量
が少ないためソフトウエアでの復調が時間的に可能とな
る。

【００２１】また、読み取りを希望するバーコードの種
類に対応したバーコード認識部１０３を設けるので、そ
の種類のバーコードの認識が可能となる。また、これら
のバーコード認識部１０３　のうち所定のバーコードの
種類、例えば、その売り場で使用されるバーコードの種
類のバーコード認識部１０３　のみ作動させることによ
り、バーコードの誤読を防ぐことができる。これは、使
用されないバーコード認識部１０３が作動していた場合
、バーコードを斜めに走査したときなど、使用されてな
いバーコードと類似するバーコードのように現れること
があり、その類似するバーコードに対応するバーコード
認識部１０３　が作動し誤読が発生するからである。

【００２２】また、アドレス記憶部に格納されたアドレ
スによりバーコード復調部１０４　は記憶部１０２　か
らバーコードに対応するデータのみを読み出せるので、
バーコードデータのみを容易に取り出すことができる。 また、バーコード認識部１０３　はバーコードの前後に
設けられたマージン部を検出することによりバーコード
を認識するが、これはマージン部はバーコードよりバー
幅が数倍も大きいため容易に検出できるので、確実にバ
ーコードを検出できるようになる。

【００２３】さらにバーコードの前後に設けられたマー
ジン部の間にあるバーの数に応じてバーコードを検出す
ると、バーコードの種類によってバーコードの桁数、す
なわちバーコードのエレメント（黒バー，白バー）数が
一定のものや、最小のエレメント数が定まっているもの
があり、また検出可能な桁数の最大値が存在するので、
バーの数を検出することによりバーコードの検出精度が
向上する。

【００２４】バーコードの前マージン部を検出後一定の
数の倍数ごとに後マージン部が存在することを確認した
り、またバーコードの種類によっては一定の数の倍数に
他の一定数を加算した数ごとにマージン部が存在する場
合、これを検出することによりバーコードを検出する精
度が向上する。

【００２５】また、マージン部とそれに隣接する１つの
キャラクタの長さの大小関係を比較することによりマー
ジン部の検出を精度よく行うことができる。また、マー
ジン部に隣接する１つのキャラクタ長を算出するキャラ
クタ長算出回路が、バーコードの種類によって変わるキ
ャラクタ長に対応したキャラクタ長算出回路に切り換え
できるようにしておくと、各種のバーコードの検出を行
うことができる。

【００２６】また、バーコードの種類によっては前マー
ジン部に隣接してスタートコード、後マージン部に隣接
してストップコードが設けられているので、マージン部
に隣接する１つのキャラクタを構成する隣合う黒バーど
うし、白バーどうしのバー幅の大、小、関係を検出する
ことにより、スタートコード、ストップコードを検出で
きる。

【００２７】この大小関係を比較する場合、比較する２
つの数値にそれぞれ異なる所定の数を乗ずることにより
、その差異を明確に把握できるようになり、大、小、等
の関係が容易に得られるようになる。

【００２８】また、バーコードのスタートパターン検出
回路とストップパターン検出回路との論理積をとる回路
を設けることによりバーコードの検出精度が向上する。 このときスタートパターンとストップパターンの検出時
期は異なるのでスタートパターンからストップパターン
に向かって走査されるときはスタートパターン検出回路
と論理積をとる回路との間にシフトレジスタを設けたも
のを用い、ストップパターンからスタートパターンに向
かって走査されるときはストップパターン検出回路と論
理積をとる回路との間にシフトレジスタを設けたものを
用いる。

【００２９】バーコードには中心にセンターバーを設け
たものがあり、左右のブロックは独立して読み取ること
ができる。全ブロック論理積回路は左右ブロックを共に
読み取ったことを検出し、前ブロック論理積回路は前ブ
ロックを読み取ったことを、後ブロック論理積回路は後
ブロックを読み取ったことを検出する。これらの論理積
回路の出力を表すフラグを用いるとバーコード復調部１
０４　がソフトウエアで復調する場合、バーコードシン
ボルに対応するバー幅データがどのような種類のデータ
であるか予め判定できることになり、復調ソフトウエア
を簡略化することができる。

【００３０】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図２は第１実施例の構成を示すブロック図である
。図中、１はバーコードシンボルからの反射光を受光す
る光学センサーであり、一般にＰＩＮホォトダイオード
が使用される。２は光学センサー１が出力する微小な電
気信号を増幅すると共に２値化をおこなってデジタル信
号に変換するＡ／Ｄ（アナログ／デジタル）変換部であ
る。３は、Ａ／Ｄ変換部２で得られたデジタル信号の時
間幅を一定周期のクロックを用いてカウントし、バー幅
に相当するパラレルデータに変換するバー幅カウンタで
ある。４は、復調の結果得られたデータを他の装置に転
送したり、表示を行ったりするインタフェース部である
。５は、ＲＯＭ６に格納されたプログラムを実行するＣ
ＰＵである。ＣＰＵ５はバーコードシンボルの復調を行
うだけでなく、インタフェース部４やバーコードリーダ
ーを構成するポリゴンモーター１０ａ，レーザー１０ｂ
，スピーカー１０ｃ，読み取り結果を表示するＬＥＤ１
０ｄ，スイッチ１０ｅ等を制御する。７はバーコードの
検出をハードウェア的に行うバーコード検出ロジックで
ある。８はバー幅カウンタ３から出力されたバー幅デー
タを一時格納するデータバッファである。９は破線で示
す枠内の機器５〜８によって構成されるバーコードシン
ボルの復調部を示す。１０はバーコードリーダーの各構
成要素１０ａ〜１０ｅを制御する雑制御部である。

【００３１】バーコード検出ロジック７はバー幅カウン
タ３からデータバッファ８へ転送されるデータを常時監
視し、バーコードシンボルらしいデータ群を発見した場
合、ＣＰＵ５にバーコードシンボルを発見した旨、通知
を行う。ＣＰＵ５は、この通知に基づき、必要なデータ
群のみ復調を行うものである。

【００３２】次に本実施例の動作を説明する。バーコー
ド検出ロジック７が、バー幅カウンタ３からデータバッ
ファ８へ転送されるデータを常時監視し、そのデータ中
においてバーコードシンボルの特徴に一致するものを発
見し、発見されたバーコード疑をＣＰＵ５が復調するこ
とによってムダなデータ（バーコード以外の周囲の文字
など）の復調を避け、見掛け上のＣＰＵ５の処理速度を
ハードウェア式復調方式に匹敵するようにしている。即
ち定置式バーコードリーダーにおいては、バーコードシ
ンボルが付された物品の模様等で反射した光がデータと
してバーコード検出ロジック７に取り込まれる際、レー
ザビーム光が高速で走査されるため、単位時間内に発生
するデータ量が他のペン式，タッチ式，ガン式の場合に
比べ数１００　倍に達する場合があり、現在入手可能な
ＣＰＵを用いてリアルタイムで処理することは不可能で
ある。

【００３３】しかし、予めバーコード検出ロジック７に
よってバーコードシンボルの特徴に一致するものを発見
できていれば、それらのみ復調することが可能で、バー
コードシンボルの周辺から発生する不要データをＣＰＵ
５が処理する必要がなくなり、等価的にＣＰＵ５の処理
速度が向上したことになる。このように、バーコード検
出ロジック７を設けることにより、定置式バーコードリ
ーダーにおいてもＣＰＵによるソフトウエアを用いた復
調を実現することが可能となる。これにより、多種多様
なバーコードシンボルに対して復調ソフトウエアによる
対応は容易であるため、複数種のバーコードシンボルを
、高い読み取り性能で読み取ることが可能な定置式バー
コードリーダーを実現することができる。

【００３４】図３は、バーコードシンボルの構造を示す
図である。例としてＣＯＤＥ３９取り上げているが、他
のバーコードシンボルでも基本的な構造は同一である。 図３に示す様にバーコードシンボルは、バーコード前後
のマージン部，スタートキャラクタ，データ部，　スト
ップキャラクタから構成されている。以降の文中では、
便宜上スタートキャラクタ側のマージンをスタートマー
ジン，ストップキャラクタ側のマージンをエンドマージ
ンと呼ぶことにする。

【００３５】レーザビームがバーコードシンボルを走査
した時、Ａ／Ｄ変換部２から得られた電気信号は図４に
示すようにスタートマージンに相当する部分，スタート
キャラクタに相当する部分，データに相当する部分，エ
ンドキャラクタに相当する部分，エンドマージンに相当
する部分が順番に得られる。レーザビームが当たる方向
が逆である時は、逆の順番で電気信号が得られる。スタ
ートマージンおよびエンドマージンに相当する部分は他
のバー（エレメントと呼ばれる）に比べ３．５　〜１０
倍程度の大きな幅であるためバー幅を比較することによ
り容易にマージンを検出することができる。

【００３６】図５，図６はマージンを検出する回路の一
例を示すブロック図である。図５はレーザビームがマー
ジン側からバーコードシンボルにあたる場合を検出し、
図６はレーザビームがバーコードシンボルからマージン
側に抜けていく場合を検出する。図５、６中、１１ａ〜
１１ｆはバー幅データを一時記憶するラッチ，１２ａ，
１２ｂはバー幅データをＮ倍する演算回路である。図で
はＮ＝３．５　を使用しているが、バーコードシンボル
の種類によりＮの値を変化させても良い。１３ａ，１３
ｂは比較回路である。図５，図６ともバー幅データが次
々にラッチに入力されるが、比較回路１３ａ，１３ｂで
比較されるバー幅データは、隣どおしの白バー，隣どお
しの黒バーを比較している。このため、ＡＮＤ回路１５
ａ，１５ｂを用いて白バーどおしを比較した時にマージ
ン検出信号が出力されるようにしている。

【００３７】比較回路１３ａ，１３ｂでバー幅を比較す
る時、バーコードシンボルを構成するバーの大小比はバ
ーコードシンボルの種類によって異なるが、図３に示す
ＣＯＤＥ３９は、バーの大小比は２〜３であり、マージ
ン部はバーに対し３．５　〜１０倍の範囲にある為、白
バーどおしの比が３．５　倍以上になった場合をマージ
ン検出とする。 図５，図６中のシフトクロックは、データをシフトする
クロックである。

【００３８】図７は、マージン検出回路Ａ，Ｂの出力か
らバーコードシンボルを検出する回路ブロックとデータ
バッファ部を示した図である。図中５はＣＰＵ、破線枠
８はデータバッファ部に相当する。データはＲＡＭ１７
に格納されるが、データが格納される場合とＣＰＵ５が
アクセスする場合をマルチプレクサ１６によって切り換
えを行う。１８は、データのＲＡＭへの書き込みアドレ
スを与えるアドレスカウンタで、シフトクロックによっ
て値が更新される。アドレスカウンタ１８の値はマージ
ン検出Ａ信号によってアドレスラッチ１９にラッチされ
る。同時にフリップフロップＦＦ２０はセットされ、マ
ージン検出Ａ信号が一度出力されたことを示す。２１は
ＡＮＤゲートでＦＦ２０の出力とマージン検出Ｂの出力
の論理積をとる。 結果が１の時、ＣＰＵ５に割り込みがかかり，ＣＰＵ５
はアドレスラッチ１９からアドレスデータを読み取る。 このアドレスデータは図５〜７に示されたバーコード検
出ロジック７がバー幅データ中から見つけ出したバーコ
ードがＲＡＭ１７中に格納されているアドレスである。

【００３９】図８は、図７に示す機器１８〜２１の動作
のタイムチャートである。マージン検出Ａが出力される
と、ＦＦ２０がセットされ、アドレスがラッチされる。 マージン検出Ｂが出力される前に、再びマージン検出Ａ
が出力されるとアドレスが再ラッチされる。マージン検
出Ｂが出力されるとＡＮＤゲート２１からＣＰＵ５に割
り込みがかかり、かつＦＦ２０をクリアする。この時点
でアドレスラッチ１９に格納されているアドレスは、マ
ージン検出回路の出力がＡ，Ｂの順に出力されたデータ
列（ＲＡＭ１７内に記憶されている）　の先頭アドレス
を示している。マージン検出回路の出力がＡ，Ｂの順で
出力されたということは、取りも直さずレーザビームが
バーコードシンボルのマージン部からバーの部分，再び
マージンの部分を走査したことに相当する。即ち、この
先頭アドレスは、バーコードシンボルに相当するデータ
を示すアドレスである。

【００４０】以上に説明したように、ハードウェアでバ
ーコードシンボルを検出することが可能であるが、バー
コードシンボルが付された物品の模様によっては、バー
コードシンボルに全く関係がない部分からバーコードシ
ンボルに似た信号が得られる場合がある。従って、バー
コード検出ロジック７で見つけ出したバーコードシンボ
ルはＣＰＵ５で復調を行ったのち始めて正しいバーコー
ドシンボルであることが判る。

【００４１】図９は、図３に示したＣＯＤＥ３９のキャ
ラクタパターンである。バーコードはＣＯＤＥ３９以外
に多数存在するが、それぞれ固有のパターンを有してい
る。 ＣＯＤＥ３９は白／黒あわせて９本のバーから一つのキ
ャラクタが構成されている。キャラクタ中のバーの大小
の組み合わせで、ひとつのキャラクタはあるデータに一
対一で対応するよう定義されている。

【００４２】バーの大小の組み合わせパターンを求める
一つの方法は、バーの幅を９個（５個の黒バー、４個の
白バー）を積算してキャラクタ長を求め、その１／８を
大小判定の基準として用いることである。即ち、白バー
／黒バーそれぞれの大小を判定し、図９のキャラクタパ
ターンに照らし合わせる事によって、一つのキャラクタ
が正規のＣＯＤＥ３９のキャラクタであることを確認す
ることが出来るとともに、対応するデータを得ることが
できる。このように、次々に復調を行い、最後のキャラ
クタまで正常に復調が可能であった時始めてバーコード
シンボルの復調が完了する。

【００４３】バーコード検出ロジック７で見つけ出した
バーコードシンボルは、上記の様にＣＰＵ５で復調する
ことによって復調が完了する。即ち、アドレスラッチ１
９の内容で示されたアドレスをバーコードのバー幅デー
タの先頭アドレスとして復調を行う。これらの復調を行
う処理プログラムはＲＯＭ６に格納されており、ＣＯＤ
Ｅ３９以外の他のバーコードシンボルについても、それ
ぞれの仕様に準じた復調を行う。

【００４４】復調が終了した時、バーコードリーダーは
、ＬＥＤランプ１０ｄとスピーカー１０ｃでオペレータ
に正常にバーコードシンボルを読み取ったことを知らせ
るとともに、インタフェース部４によって、他の装置に
読み取ったデータを転送する。この後バーコードリーダ
ーは次のバーコード読み取りが可能状態で待機する。

【００４５】次に本発明の第２実施例を説明する。本実
施例は第１実施例の図２で示したバーコード検出ロジッ
ク７をバーコードの種類ごとに設けたもので、図１０は
本実施例の基本的考え方を示し、図１１は詳細を示す。 バーコード検出ロジック７０１　〜７０Ｎはバーコード
の種類ごとに設け、各バーコード検出ロジック７０１　
〜７０Ｎはそれぞれに固有のバーコードのみ検出する。

【００４６】本実施例においては、図１１に示すように
種々のバーコードシンボルに対応した専用の検出回路を
具備し、それぞれの出力を選択して復調を行う復調方式
を用いる。本実施例においては、ＵＰＣコードの検出を
行う検出回路７０１，ＩＴＦコードの検出を行う検出回
路７０２，ＣＯＤＥ３９コードの検出を行う検出回路７
０３，ＣＯＤＥ９３コードの検出を行う検出回路７０４
，ＣＯＤＥ１２８　の検出を行う検出回路７０５，ＮＷ
７コードの検出を行う検出回路７０６　と、検出するバ
ーコード検出ロジック７０１　〜７０Ｎを選択する制御
レジスタ７２０，この制御レジスク７２０　とバーコー
ド検出ロジック７０１　〜７０Ｎの出力の論理積を行う
アンドゲート回路７１１　〜７１６　を示している。バ
ー幅カウンタ３の出力は、バーコード検出ロジック７０
１　〜７０Ｎに入力され、それぞれのバーコード検出ロ
ジック７０１　〜７０Ｎは独立してバーコードシンボル
の検出を行う。バーコード検出ロジック７０１　〜７０
Ｎは、独立したＬＳＩで構成されたり、同一のＬＳＩの
なかに取り込まれている場合もある。

【００４７】なお、制御レジスタ７２０　の動作として
は、読み取るバーコードの種類が決まっていれば、読み
取りを行う前に読み取るバーコードのバーコード検出ロ
ジック７のみ有効とするようにアンドゲート７１１　〜
７１６を設定する。また、ある種類のバーコードが入っ
てきた場合、バーコード検出ロジック７０１　〜７０Ｎ
のどれに該当するかを判定してそのバーコード検出ロジ
ック７のみ有効にするような制御もすることができる。

【００４８】次に第３実施例を説明する。本実施例は第
１実施例の図７で示した装置を図１２に示すようにした
ものである。図１２においてアドレスカウンタ１８の値
がマージン検出Ａ，Ｂをトリガーにして記憶され、アン
ドゲート２１によって起動されたパルス発生器２５によ
ってＲＡＭ２４とＭＰＸ（マルチプレクサ）２２、２３
の制御が行われれ、アドレスラッチ１９ａ，１９ｂの内
容、即ちＲＡＭ１７に保存されているバーコード擬のア
ドレスがＲＡＭ２４に保存される。カウンタ２６は、バ
ーコード擬が１個発見されるごとにカウントアップされ
、バーコード擬がＲＡＭ１７に含まれる数を表すととも
にＲＡＭ２４に保存された『アドレス』の個数を示すこ
とになる。ＣＰＵ５は、カウンタ２６が増加したか常に
監視し、数が増加した時ＲＡＭ２４からアドレスを読み
取ってＲＡＭ１７からバー幅データを取り出し復調を行
う。

【００４９】本実施例の方式は、バーコードのデータが
大量に発生した時、第１実施例の図７に示す方式では、
ＣＰＵ５が対処出来ずにオーバーフロウするために開発
した方式である。この方式では、ＣＰＵ５の処理に非同
期でデータが蓄えられるので、ＣＰＵ５の処理能力を低
めに設定できる。例えば、図７の方式では１６ビットＣ
ＰＵが必要となるが、本実施例の方式では、８ビットＣ
ＰＵで同等な性能が得られる。

【００５０】次に第４実施例を説明する。本実施例を図
１３に示す。本実施例は第１実施例の図７で示した装置
を図１３に示すようにしたものである。図１３において
、シフトクロックをカウンタ２７に入力し、マージン検
出Ａをカウンタ２７のイネイブル信号として用いている
。マージン出力Ａが有効の間、カウンタ２７はバーコー
ドのバー（以下エレメントと表現する場合有り）　が入
力される毎に＋１される。カウンタ２７の出力は、比較
器２８に接続され、予め、ＣＰＵ５から設定された値と
カウンタ２７の出力値の比較を行う。比較器は、大小お
よび等号関係を判定できるが、『大』，　『小』，　『
等』ごとに独立して比較を行う設定値と比較回路を設け
ることにより、『大』，　『小』，　『等』を同時に検
出する様、構成することもできる。

【００５１】ＵＰＣ系コードは、桁数が固定、即ちバー
コードのエレメント数が固定であるため、『等』の判定
を用いると、バーコード検出回路の精度が著しく向上す
る。また、ＩＴＦコードは、桁数は任意であるが、実際
に使用する場合は桁数を一定にして使用するため、エレ
メント数が一定となり、『等』の判定を用いることがで
きる。

【００５２】他のコード、即ちＣＯＤＥ３９，　ＣＯＤ
Ｅ９３，　ＣＯＤＥ１２８，Ｃｏｄａｂａｒ（ＮＷ７と
同意）は、図１４に示すように最小の桁数がバーコード
の仕様として定まっており、また、桁数も可変で使用さ
れるため、バーコードの最小のエレメント数以下の値を
比較器２８にセットし、出力『大』とアンドゲート２１
の論理積（　アンドゲート２９の出力）　をもってバー
コード検出とする。この場合、マージン検出Ａ，Ｂでは
さまれたエレメント数が比較器２８にセットした値より
多い場合のみバーコードの検出が行われることになる。

【００５３】一方、バーコードの検出を行うバーコード
リーダにおいては、検出可能なバーコードの桁数の最大
値が存在し（主として物理的制限事項によるもので装置
によって固有）、この最大値以上のバーコードシンボル
は、読み取りを行わない様にするのが普通である。この
ため、比較器２８に読み取りを行うバーコードの桁数の
最大値に相当するエレメント数を設定し、『小』の検出
とアンドゲート２１の論理積（　アンドゲート３１の出
力）　が有効であることをバーコード検出の条件とする
。

【００５４】次に本発明の第５実施例を説明する。本実
施例の構成を図１５に示す。本実施例はマージン部の間
にあるバーの数が所定数のｎ倍、または所定数のｎ倍に
ある整数値を加えた値のものを検出するものである。図
１５においてカウンタ３２はＣＰＵ５から設定された値
をパルス発生回路３３の出力でロードし、バー幅データ
の入力に同期したシフトクロックでカウントダウンする
ものである。例えば、７をＣＰＵ５がカウンタに与える
時、７クロックでカウンタ３２は０になり、キャリー出
力によりフリップフロップ３２ａがセットされる。この
時３２ａの出力がアンドゲート３５に与えられる。アン
ドゲート３５は、マージン検出Ｂに接続されており、ア
ンドゲート３５の出力が有効になった時、マージン検出
Ａから入力されたエレメント数は７×ｎ倍に等しい。カ
ウンタ３２からのキャリー出力は、パルス発生回路３３
に接続されており、ＣＰＵ５がカウンタ３２に与えた値
（この場合は７）が再びロードされる。尚、フリップフ
ロップ３２ａは、次に入力されたシフトクロックでクリ
アされる。

【００５５】シフトレジスタ３４にはフリップフロップ
３２ａの出力が接続されており、シフトクロックによっ
て、値がシフトされている。この出力はアンドゲート３
６に接続され、アンドゲート３６のもう一方の入力はマ
ージン検出Ｂに接続されている。従ってアンドゲート３
６の出力は、アンドゲート３５の出力に対し、シフトレ
ジスタ３４の段数分のシフトクロックだけ遅れて有効に
なる。これは、アンドゲート３６の出力が、アンドゲー
ト３５の出力にシフトレジスタ３４の段数分のエレメン
ト数を加えた時に有効になることを示している。即ち、
ＣＰＵ５がカウンタ３２に与える値をＬとするとき、ア
ンドゲート３５の出力はＬ×ｐ，アンドゲート３６の出
力は、シフトレジスタ３４の段数分をｑとするとき、Ｌ
×ｐ＋ｑとなる。

【００５６】　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　はこれらの回路を各バ−コ
−ドシンボルに適用する場合は図１６に示す様にＬを設
定する。ＣＯＤＥ３９とＣｏｄａｂａｒ（ＮＷ７）につ
いては、キャラクタ間にインターキャラクタギャップと
呼ばれるスペースが１個存在するため、ＣＯＤＥ３９に
ついては、１キャラクタのエレメント数９個に１を加え
て１０を設定し、Ｃｏｄａｂａｒ（ＮＷ７）については
、１キャラクタのエレメント数７個に１を加えて８を設
定する。ＣＯＤＥ３９とＣＯＤＥ１２８　については、
１キャラクタのエレメント数は６個で、インターキャラ
クタギャプが無いため６を設定する。ＣＯＤＥ３９とＣ
ｏｄａｂａｒ（ＮＷ７）の検出を行う場合は、アンドゲ
ート３５の出力を使用するが、ＣＯＤＥ９３とＣＯＤＥ
１２８　については、ストップキャラクタのみ他のキャ
ラクタに比べ１エレメント多い７エレメントで構成され
ているため、ｑ＝１としてアンドゲート３６の出力をバ
ーコード検出出力として用いる。

【００５７】次に第６実施例を説明する。本実施例はマ
ージン部に隣接するキャラクタに着目して前後マージン
を判別するものである。図１７は本実施例の基本構成を
示し、図１８はパターン検出部の詳細を示す。本実施例
は第１実施例の図７に図１７に示すパターン検出回路３
７を設けたものである。パターン検出回路３７の具体例
を図１８に示す。この図は、ＣＯＤＥ１２８　のスター
トパターン，　ストップパターンの検出回路と、前マー
ジン検出回路（　マージン検出Ａ），後マージン検出回
路（マージン検出Ｂ）を合わせて記してある。

【００５８】パラレルデータであるバー幅データは、ラ
ッチ３８〜４４に、シフトクロックによってラッチされ
ながらシフトされていく。各ラッチ３８〜４３の出力は
、加算器４５によって総和が求められる。図１８の例は
、６個の値を加算しており、これはＣＯＤＥ１２８　の
エレメント数である６に一致している。加算器４５の出
力は、ＣＯＤＥ１２８　の１キャラクタの長さに相当し
、この値とその前後のエレメントの長さを比較すること
によりマージン検出を行うことができる。比較器４６，
４７　の出力がそれぞれ前マージン，　後マージンとな
る。ラッチ３８〜４３の出力を途中で取り出し、それぞ
れの大小関係を、比較器４８〜５１で比較することによ
り、ＣＯＤＥ１２８　のスタートパターンＡ，Ｂ，Ｃお
よびストップパターンを検出することができる。比較器
４８〜５１は、比較結果が大きい場合の出力『＞』，等
しい場合の出力『＝』，小さい場合の出力『＜』を持っ
ている。これらから得られた大，　小，等の値の組み合
わせで前記のスタート／ストップパターンを検出するこ
とができる。尚、比較器４６、４７の出力は比較結果が
『大』の時、出力有効とする。

【００５９】図１９はＣＯＤＥ１２８　のスタートおよ
びストップコードの大小パターンを示す図である。これ
により上述の大小等関係を判定する。図２０はＣＯＤＥ
１２８　のバーコードシンボルを示している。図中５６
，５７　はレーザビームを示し、５６はビームがスター
トパターンから当たった場合（　順方向）　を示し、５
７はビームがストップパターンから当たった場合（　逆
方向）　を示している。ビーム５６の場合、２番目の黒
バーは最初の黒バーより細く（図１９の３項■に対応）
、２番目の白バーは最初の白バーより太く（図１９の３
項■に対応）、３番目の黒バーは２番目の黒バーより太
く（図１９の３項■に対応）、３番目の白バーは２番目
の白バーと等しい（図１９の３項■に対応）。この様に
、入力されたバー幅データの大小等関係のパターンを検
出することにより、バーコードシンボルのスタート側か
らビームが当たった事を検出することができる。同様に
、ストップコードの大小パターンと比較を行う事により
バーコードシンボルのストップ側からビームが当たった
事を検出することができる。

【００６０】図２１は、図１８がＣＯＤＥ１２８　専用
の検出回路であるのに対して、ＣＯＤＥ３９、ＣＯＤＥ
９３、ＣＯＤＥ１２８　およびＮＷ７を検出できるよう
にした汎用コード用検出回路を示す。ＣＯＤＥ３９のと
きはアンドゲート回路５９ｄを有効、ＣＯＤＥ９３、Ｃ
ＯＤＥ１２８　のときはアンドゲート回路５９ｇを有効
、ＮＷ７のときは、アンドゲート回路５９ｆを有効とす
るようＭＰＸ６１を制御し、この出力を比較器４７に出
力する。

【００６１】５８ａ〜ｎはラッチ，５９ａ〜ｍはアンド
ゲート回路，４５は加算回路４６、４７は比較器，　６
０はゲート回路の制御を行う制御回路である。図２２は
各バーコードシンボルに対応して使用するアンドゲート
回路の有効、無効を示したものである。ＣＯＤＥ３９は
９個のエレメント、ＣＯＤＥ９３、ＣＯＤＥ１２８　は
６個のエレメント、ＮＷ７（Ｃｏｄａｂａｒ）は７個の
エレメントで１キャラクタが構成されているため、これ
に見合ったゲートを有効にする。ＩＴＦは、スタートパ
ターン／ストップパターンに相当する３エレメントを除
く１０エレメントを加算する。ラッチ５８ｎには、バー
コードシンボルのマージンに相当するデータが格納され
ていることになり、このデータと加算器４５で求めたキ
ャラクタ長を比較器４６で比較する。但し、この場合は
レーザビームがマージンからバーコードに当たった場合
である。比較器４７は加算器４５で求めたキャラクタ長
と、レーザビームがバーコードからマージン側に出てい
った場合のマージン部を比較するものである。比較器４
６と４７は、次に示す第７実施例で説明する大小比較回
路を用いたものであり、ｎとｍの設定値は図２３に示す
値を用いる。

【００６２】図２３においてＸは、バーコードの白バー
／黒バーの幅を表す基本単位を示す。ＣＯＤＥ９３とＣ
ＯＤＥ１２８　においてはストップキャラクタが、他の
キャラクタに比較して黒バーが１個多く、ＣＯＤＥ９３
では１１Ｘ，ＣＯＤＥ１２８　では１３Ｘとなる。この
黒バーを使用してキャラクタ長を計算しても、６個のエ
レメントの加算を行うと、結果的に他のキャラクタ長と
同一の値が得られる。

【００６３】次に第７実施例を説明する。本実施例は、
第６実施例のようにバー幅の大小関係を求める場合の判
定を容易に行う方法である。図２４は図１８、図２１の
比較器４６、４７に相当し、図２５は、図１８の比較器
４８〜５１に相当する。図２４において、６４は比較器
、６２，　６３はパラレルデータａ，ｂをそれぞれｎ倍
およびｍ倍する逓倍回路である。６２，　６３はＣＰＵ
５から所望の逓倍率を設定することができる。比較器６
４の入力Ｘ，Ｙに対し出力Ｚは、Ｘ＞Ｙの時Ｚ＝１と定
義されているとすると、図２４の回路の動作は、 ａ×ｎ＞ｂ×ｍ　　成立の時　　……………ｃ＝１と表
すことができる。

【００６４】図１８の比較器４６においては、本回路の
入力ａ、即ちラッチ４４の出力はＣＯＤＥ１２８　のマ
ージン部の入力に相当し、入力ｂはＣＯＤＥ１２８　の
キャラクタ長に相当する。実際に前マージンの検出を行
う場合は、ｎ＝３，ｍ＝２と設定する。すなわち ３ａ＞２ｂ　　成立の時　　……………ｃ＝１で、マー
ジン部の検出が行われたと判断するのである。 後マージンの検出４７においても同様であるが、他のバ
ーコードシンボルを取り扱う場合は、ｎおよびｍの値が
バーコードシンボルに対応して変化することは言うまで
もない。また、この例においてはキャラクタ長と１エレ
メントの比較を行っているが、バーコードシンボルのエ
レメントどおしの大小比較にも使用できる。

【００６５】図２５は、図２４の回路を使用して、入力
ａ，ｂの大，等，小の関係を出力する様構成したもので
ある。図２５中の６９，７０　は図２４の６４と同等で
ある。実際のバーコードシンボルにおいては、印刷時の
かすれ、ボイド等により完全に等しい幅のバーは存在せ
ず、それゆえバー幅が『等しい』という判定は、ある幅
をもたせてその範囲にある時に『等しい』との判断を行
う。実例として、 ０．７５ａ＞ｂ　　成立の時　　…………………………
ａはｂより大きい １．２５ａ＞＝ｂ＞＝０．７５ａ　　成立の時　　……
……ａとｂは等しい １．２５ａ＜ｂ　　成立の時　　…………………………
ａはｂより小さい なる判定条件を使用する時、図２５では、１＝０．７５
，ｎ１＝ｎ２＝１，ｍ＝１．２５を設定する。この時、
出力ｄは『大』を表す出力となり、出力ｅは『等』を表
す出力、出力ｆは『小』を表す出力となる。

【００６６】次に第８実施例を説明する。本実施例はス
タートパターンとストップパターンを検出してバーコー
ドを検出するものである。図２６は、本実施例の原理図
である。スタートパターン検出回路７４の出力は、シフ
トレジスタ７６の入力に接続され、ストップパターン検
出回路７５の出力とアンドゲート７７によって論理積が
とられる。 シフトレジスタ７６の段数は、バーコードシンボルの桁
数に一致していなければならない。この段数を任意に変
更することによって、色々なバーコードシンボルの桁数
に対応することができる。

【００６７】なお、ここでいうスタートパターン検出回
路７４は、図２０で５６にしめす方向でレーザビームが
照射された場合のスタートコード（　図の例ではスター
トキャラクタＣ）と、図２０中の５７で示す方向でレー
ザビームが照射された場合のストップコードで出力が有
効になるものとする。また、ストップパターン検出回路
７５の出力は、５６のビームにおけるストップコードの
検出と、５７のビームにおけるスタートコードの検出が
行われた時に有効となる。

【００６８】本実施例によるバーコード検出方式は、固
定桁のバーコードを複数種、混合で用いる場合に特に有
効である。例えば、ＩＴＦコードは固定桁で使用される
のが一般的であるが、１６桁と１４桁のバーコードシン
ボルを混合して使用したい場合、本方式のシフトレジス
タにおいて１４桁に相当する部分とストップパターン検
出器７５の出力の論理積をとるとともに、１６桁に相当
する部分の出力とストップパターン検出器７５の出力の
論理積をとると、スタートパターン検出回路７４，　ス
トップパターン検出回路７５、シフトレジスタ７６を共
用したまま１４桁と１６桁のバーコードシンボルを検出
することができる。

【００６９】図２７はＵＰＣ系コードの構造を示したも
のである。これはＪＡＮ１３桁と呼ばれるバーコードで
あるが、これ以外に８桁のものも存在する。図２７おい
て、レフトマージンと呼ばれる白い空白部、レフトガー
ドバーとセンターバーにはさまれた６個のキャラクタ，
センターバー，センターバーとライトガードバーにはさ
まれた６個のキャラクタおよびライトガードバー，ライ
トマージンから構成されている。このバーコードは、レ
フトガードバーとセンターバーにはさまれた６個のキャ
ラクタ部（左ブロック）とセンターバーとライトガード
バーにはさまれた６個（モジュラチェックキャラクタは
１個のキャラクタ）のキャラクタ（右ブロック）は独立
して読み取る事ができる。左ブロックと右ブロックは、
定められたチェック方法（モジュラス１０チェック）　
を行って、１個のバーコードであることを確認し、この
確認が取れた時のみ、正しく読み取らている。この１３
桁のバージョンは、左ブロックのキャラクタパターンの
組み合わせで最初の数値を決定しており、キャラクタの
数は１２個であるが決定された数値を付加して１３桁と
して取り扱う。同様に８桁のバージョンは、４個のキャ
ラクタからなる左右のブロックで構成されていること以
外同様である。

【００７０】ＵＰＣ系コードの検出に本実施例を適用す
る場合を図２８に示す。８０はスタートガードバーの検
出回路、８１はセンターバーの検出回路、８２はエンド
ガードバー検出回路である。ここで、スタートガードバ
ーとはマージン部の後にガードバーがあった場合を意味
し、エンドガードバーとはガードバーの後にマージン部
がある場合を意味する。即ち、図２７において、ビーム
７８方向ではレフトガードバーがスタートガードバーに
相当し、ライトガードバーはエンドガードバーに相当す
る。同様に、ビーム７９方向ではライトガードバーがス
タートガードバーに相当し、レフトガードバーはエンド
ガードバーに相当する。尚、センターバーは線対称であ
るためビームの方向には依存しない。

【００７１】スタートガードバー検出回路８０によって
スタートガードバーが検出されると、その出力がシフト
レジスタ８３ａに入力され、データの入力に同期したシ
フトクロックによってシフトが行われる。８０と同時に
８１，８２　がセンターバーとエンドガードバーを検出
し続けており、これらの出力とシフトレジスタ８３ａの
出力がアンドゲート回路８４〜８７によって論理積がと
られ、ＵＰＣ系コード検出出力が得られる。また、セン
ターバー検出回路８１は、シフトレジスタ８３ｂに接続
されており、このシフトレジスタ８３ｂの出力は、スタ
ートガードバー検出回路８０およびエンドガードバー検
出回路８２の出力と論理積がとられる。

【００７２】アンドゲート８４，　８５については、■
スタートガードバーの検出、■センターバーの検出、■
エンドガードバーの検出の順序でバー幅データが入力さ
れた時、出力が得られる。これは、図２７のビーム７８
の様にレフトガードバー、センターバー、ライトガード
バー（７９　の様に当たった場合はライトガードバー、
センターバー、レフトガードバーの順）　の順でデータ
が入力されたことを示すものである。これは、両ブロッ
クに同時にレーザビームが当たったことを示している。

【００７３】アンドゲート８６ａ，８７ａについては、
■スタートガードバーの検出、■センターバーの検出の
順で検出が行われた時に出力が得られ、アンドゲート８
６ｂ，　８７ｂについては、■センターバーの検出、■
エンドガードバーの検出の順で検出が行われた時に出力
が得られる。なお、Ｓ１はスタートガードバー、センタ
ーバー、エンドガードバーの順で１２桁の検出を示し、
Ｓ２は同様の順で８桁の検出を示す。また、Ｓ３はスタ
ートガードバー、センターバーの順で６桁の検出を示し
、Ｓ４は同様の順で４桁の検出を示す。また、Ｓ５はセ
ンターバー、エンドガードバーの順で６桁の検出を示し
、Ｓ６は同様の順で４桁の検出を示す。

【００７４】これらの出力Ｓ１〜Ｓ６は、バーコードシ
ンボル検出信号として、図２のバーコード検出ロジック
７の出力として使用することができる他、ＣＰＵ５によ
る復調のトリガー信号として用いることができる。特に
後者においては、復調に先立ってＳ１〜Ｓ６を読み取る
ことにより、Ｓ１〜Ｓ６をＣＰＵ５に対するフラグとし
て使用することができる。この場合、バーコードシンボ
ルに対応するバー幅データがどのような種類のデータで
あるか予め判定できることになり、この結果、復調ソフ
トウエアを簡略化することができる。

【００７５】

【発明の効果】以上の説明から明らかなように、本発明
はバーコード検出部で読み取ったデータのうちバーコー
ドデータのみを抽出して復調処理量を減らした後ソフト
ウエアで復調処理を行う。これにより多種類のバーコー
ドの処理を行う場合もバーコードの種類ごとにハードウ
ェアによる復調処理回路を設ける必要がない。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】第１実施例の構成を示すブロック図である。

【図３】バーコード（ＣＯＤＥ３９）の構造を示す図で
ある。

【図４】バーコードを電気信号に変換した一例を示す図
である。

【図５】マージンからバー側へレーザビームが進入する
時のマージン検出回路を示す図である。

【図６】バーコード側からマージン側へレーザビームが
進入する時のマージン検出回路を示す図である。

【図７】読み取ったデータのバーコード検出とデータバ
ッファの回路を示す図である。

【図８】図７の動作を示すタイミングチャート図である
。

【図９】バーコードのキャラクタパターンの一例を示し
た図である。

【図１０】第２実施例の基本構成を示すブロック図であ
る。

【図１１】第２実施例の詳細構成を示すブロック図であ
る。

【図１２】第３実施例の構成を示すブロック図である。

【図１３】第４実施例の構成を示すブロック図である。

【図１４】各コード別のバーコードシンボルの最小エレ
メント数を示す図である。

【図１５】第５実施例の構成を示すブロック図である。

【図１６】第５実施例で用いる所定数Ｌの設定値を示す
図である。

【図１７】第６実施例の基本構成を示すブロック図であ
る。

【図１８】第６実施例の専用コード用パターン検出回路
を示す図である。

【図１９】コード１２８　のスタートコード、ストップ
コードの大、小パターンを示す図である。

【図２０】コード１２８　のバーコードシンボルを説明
する図である。

【図２１】第６実施例の汎用コード用パターン検出回路
を示す図である。

【図２２】図２１のアンドゲートの有効、無効の状態を
示す図である。

【図２３】第６実施例に用いる比較回路で大小関係を判
定するときの比較倍率を各コード別に表す図である。

【図２４】第７実施例におけるバー幅の大、小関係の比
較を行う回路のブロック図である。

【図２５】第７実施例におけるバー幅の大、小、等の関
係の比較を行う回路ブロック図である。

【図２６】第８実施例の原理を示すブロック図である。

【図２７】ＵＰＣ系コードの構成を示す図である。

【図２８】第８実施例の構成を示すブロック図である。

【符号の説明】

１　　光学センサー ２　　Ａ／Ｄ変換部 ３　　バー幅カウンタ ４　　インタフェース部 ５　　ＣＰＵ ６　　ＲＯＭ ７　　バーコード検出ロジック ８　　データバッファ ９　　バーコードシンボルの復調部

Claims (16)

【特許請求の範囲】
1. 【請求項１】　　バーコードを読み取るバーコード検出
   部（１０１　）と、このバーコード検出部（１０１　）
   が読み取ったデータを格納する記憶部（１０２　）と、
   前記バーコード検出部（１０１　）が読み取ったデータ
   のうちからバーコードデータを認識するバーコード認識
   部（１０３　）と、このバーコード認識部（１０３　）
   が認識したバーコードデータを前記記憶部（１０２　）
   から読み出して復調処理を行うバーコード復調部（１０
   ４　）とを備えたことを特徴とするバーコード読取装置
   。
2. 【請求項２】　　前記バーコード認識部（１０３　）を
   読み取りを希望するバーコードの種類の数だけ設け各バ
   ーコード認識部（１０３　）は対応する種類のバーコー
   ドを認識することを特徴とする請求項１記載のバーコー
   ド読取装置。
3. 【請求項３】　　前記バーコード認識部（１０３　）の
   うち所定のバーコードの種類に対応するバーコード認識
   部（１０３　）のみ作動させる選択回路を設けたことを
   特徴とする請求項２記載のバーコード読取装置。
4. 【請求項４】　　前記記憶部（１０２　）に格納するバ
   ーコードデータのアドレスを格納するアドレス記憶部を
   設け、前記バーコード復調部（１０４　）はこのアドレ
   ス記憶部のアドレスを読み出し、このアドレスに基づき
   前記記憶部（１０２　）からバーコードデータを読み出
   すことを特徴とする請求項１〜３のいずれかに記載のバ
   ーコード読取装置。
5. 【請求項５】　　前記バーコード認識部（１０３　）が
   バーコードの前後に設けられたマージン部を検出するこ
   とによりバーコードデータを認識することを特徴とする
   請求項１〜３のいずれかに記載のバーコード読取装置。
6. 【請求項６】　　前記バーコード認識部（１０３　）が
   バーコードの前後に設けられたマージン部の間にあるバ
   ーの数に応じてバーコードを認識することを特徴とする
   請求項５記載のバーコード読取装置。
7. 【請求項７】　　前記バーコード認識部（１０３　）が
   バーコードの前後に設けられたマージン部の間にあるバ
   ー数が所定の数の整数倍に等しいことを検出してバーコ
   ードの認識を行うことを特徴とする請求項５記載のバー
   コード読取装置。
8. 【請求項８】　　前記バーコード認識部（１０３　）が
   バーコードの前後に設けられたマージン部の間にあるバ
   ー数が第１所定数の整数倍に第２所定数を加えた値に等
   しいことを検出してバーコードの認識を行うことを特徴
   とする請求項５記載のバーコード読取装置。
9. 【請求項９】　　前記バーコード認識部（１０３　）が
   バーコードの前マージン部の長さとそれに隣接する１つ
   のキャラクタの長さとの大小関係、後マージン部の長さ
   とそれに隣接する１つのキャラクタの長さとの大小関係
   からそれぞれ前マージン部または後マージン部を検出す
   ることを特徴とする請求項５記載のバーコード読取装置
   。
10. 【請求項１０】　　前記前マージン部に隣接する１つの
    キャラクタの長さおよび前記後マージン部に隣接する１
    つのキャラクタの長さを算出するキャラクタ長算出回路
    を、読み取りを行うバーコードに対応したキャラクタの
    長さを算出できるキャラクタ長算出回路に切り換えでき
    るようにしたことを特徴とする請求項９記載のバーコー
    ド読取装置。
11. 【請求項１１】　　前記バーコード認識部（１０３　）
    がバーコードの前マージン部に隣接する１つのキャラク
    タまたは後マージン部に隣接する１つのキャラクタを構
    成する隣あう黒バーどうし、白バーどうしのバー幅の大
    小関係を検出してスタートパターンまたはストップパタ
    ーンを検出することを特徴とする請求項９または１０記
    載のバーコード読取装置。
12. 【請求項１２】　　大小関係を比較する数値のそれぞれ
    に異なる所定の値を乗じ、この所定の値を乗じた値どう
    しの大、小またはほぼ等しい関係を求めることにより大
    小関係の検出を行うことを特徴とする請求項９〜１１の
    いずれかに記載のバーコード読取装置。
13. 【請求項１３】　　前記バーコード認識部（１０３　）
    がバーコードのスタートパターン検出回路とストップパ
    ターン検出回路との出力の論理積をとる回路を有するこ
    とを特徴とする請求項１〜３のいずれか記載のバーコー
    ド読取装置。
14. 【請求項１４】　　前記スタートパターン検出回路また
    は前記ストップパターン検出回路と前記論理積をとる回
    路の間にシフトレジスタを設け、このシフトレジスタの
    出力時期と前記ストップパターン検出回路または前記ス
    タートパターン検出回路の出力時期を一致させるように
    したことを特徴とする請求項１３記載のバーコード読取
    装置。
15. 【請求項１５】　　前記バーコード認識部（１０３　）
    がバーコードのスタートパターン検出回路と、このスタ
    ートパターン検出回路に接続された第１シフトレジスタ
    と、センターバー検出回路と、このセンターバー検出回
    路に接続された第２シフトレジスタと、ストップパター
    ン検出回路と、前記第１シフトレジスタと前記第２シフ
    トレジスタと前記ストップパターン検出回路の論理積を
    とる全ブロック論理積回路と、前記第１シフトレジスタ
    と前記センターバー検出回路の論理積をとる前ブロック
    論理積回路と、前記第２シフトレジスタと前記ストップ
    パターン検出回路との論理積をとる後ブロック論理積回
    路とを備えたことを特徴とする請求項１〜３のいずれか
    に記載のバーコード読取装置。
16. 【請求項１６】　　前記全ブロック論理積回路，前記前
    ブロック論理積回路，前記後ブロック論理積回路の出力
    を表すフラグを設け、前記バーコード復調部（１０４　
    ）がこのフラグを復調処理に利用することを特徴とする
    請求項１５記載のバーコード読取装置。