JPH04263316A - カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置で用いら
れるカウンタに関する。

【０００２】

【従来の技術】従来のカウンタは、図２に示したように
、カウント値を保持するレジスタ２０１をインクリメン
トするにあたって、現在の値を信号線２０２を介して、
加算器２２０に伝達し、これに１を加えることでレジス
タ２０１の新しいカウント値を得ていた。

【０００３】

【発明が解決しようとする課題】この従来のカウンタで
は、加算器においてハザードすなわち、各ビット位置に
おいて、現在の値と新しい値を比較した場合に、０が０
にとどまるにもかかわらず、過渡的に１を出力する、あ
るいは１が１にとどまるにもかかわらず、過渡的に０を
出力する、あるいは０から１に変化する場合に一度０に
戻る、あるいは１から０に変化する場合に一度１に戻る
可能性のある状況が発生する。このため、カウンタを含
むシステムに、クロック信号が存在し、レジスタ２０１
をこれに同期させることができる場合では、加算器の値
が定まるまではレジスタ２０１が値を読み込まないよう
に、クロック周波数を下げなければならない。また、シ
ステムのクロックを供給しない場合は、加算器の出力が
安定した時点でレジスタ２０１にストローブ（イネーブ
ル）入力を供給する、困難な、回路構成を強いられ、期
待と異なる変化をする危険も出てくるという問題があっ
た。また、加算器が行う演算は単なるインクリメントの
みに限られ、間隔が一定でない任意の順序でカウント値
を変化させることは困難だという問題があった。そして
特にカウント値のビット幅がきわめて広い場合は、桁上
げの工夫を考慮しても、加算器では計算時間が長くなり
、高速なカウントが困難だという問題があった。

【０００４】本発明の目的は、誤動作を引き起こす危険
のあるハザードを発生させることなく、しかも、間隔が
一定でない任意の順序でカウント値を変化させることが
でき、その上、単純な加算器においては多くの計算時間
を要するであろうきわめて広いビット幅のカウント値を
も容易に扱うことのできるカウンタを提供することにあ
る。

【０００５】

【課題を解決するための手段】本発明は、複数のアドレ
スにデータが格納されているメモリと、前記メモリから
読み出されたデータを保持するレジスタとを有し、前記
レジスタに保持されたデータを、カウント値とするとと
もに、メモリの次の読み出しアドレスとすることを特徴
とする。

【０００６】

【実施例】図１は本発明の一実施例の構成を示すブロッ
ク図である。

【０００７】この実施例において、メモリ１１０は、２
のＮ乗個の語数を有するＮビット幅のメモリであり、０
番地に１、１番地に２、２番地に３、　　・・・２のＮ
乗引く１番地には０を格納している。レジスタ１０１が
はじめ０に初期化されているとすると、はじめに０番地
の内容、すなわち１が読み出され、レジスタ１０１の内
容は１に変化する。続いて、１番地の内容、すなわち２
が読み出されると、レジスタ１０１の内容は２に変化す
る。以下同様に、レジスタの内容は、３、４、・・、２
のＮ乗引く１に変化して０に戻る。レジスタ１０１の内
容を見るかぎりこれは加算器を用いた場合と同じであり
、カウンタが実現されている。メモリの読み出し時間よ
り遅い、システムのクロック信号を用いてもよいが、カ
ウントしようとする信号を、レジスタ１０１に、直接ス
トローブ（イネーブル）信号として供給することもでき
る。メモリ１１０へのイネーブル信号は、アドレス、す
なわちレジスタ１０１の内容が定められてから必要なだ
け遅れて供給されれば良い。本発明の構成では、前記ス
トローブ信号が供給される時点にはすでに、メモリから
、次のカウント値が供給されていれば十分である。すな
わち、カウントしようとする信号が、メモリ１１０の読
み出しに要する時間より十分遅く到着すれば正しいカウ
ントが行える。メモリの遅延時間は他方で、レジスタ１
０１のホールドタイムを保証している。

【０００８】図１の実施例の場合は、１、２、３を順に
格納していたが、異なる内容を格納すれば、単純なイン
クリメント以外のシーケンスでのカウントも可能である
。特に、１番地に０、２番地に１、３番地に２、・・を
格納することでデクリメンタ相当の機能を実現すること
ができる。またすべてが互いに異なっている必要は必ず
しもなく、必要最小限が互いに異なっていればよい。 たとえば、４ビット幅、１６語のメモリを用いて、１０
進カウンタを構成するには、０番地に１、１番地に２、
・・・、９番地に０を格納しておけばよく、１０番地か
ら１５番地の内容は問題にならない。

【０００９】本発明を複数同時に用いて、機能を拡張で
きることもいうまでもない。たとえば、インクリメント
、デクリメント用のメモリを用意し、これらを入力信号
で使い分けることで、可逆カウンタを構成できる。

【００１０】また本発明により、読み出しアドレスを条
件に従って適宜変化させることで、条件によって異なる
シーケンスを実現することもできる。条件は、アドレス
ではなく、読み出したメモリの内容に反映させても同様
の効果が期待できる。さらに、レジスタ１０１を異なる
値に初期化できる場合は、初期化のしかたで途中からカ
ウントをはじめられることはもちろん、各シーケンスそ
れぞれに対し、適当なメモリ領域を与え、各領域内のア
ドレスそれぞれに、適宜、異なる内容を格納しておくこ
とで様々なシーケンスが実現できる。

【００１１】

【発明の効果】以上説明したように本発明のカウンタに
よって、誤動作を引き起こす危険のあるハザードを発生
させることなく、しかも任意の順序でカウント値を変化
させることができる。さらに本発明のカウンタは、単純
な加算器においては多くの計算時間を要するであろうき
わめて広いビット幅のカウント値をも容易に扱える。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図

【図２】従
来技術の一実施例を示すブロック図

【符号の説明】

１０１　　レジスタ ２０１　　レジスタ １０２　　信号線 ２０２　　信号線 １１０　　メモリ ２２０　　加算器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数のアドレスにデータが格納されて
   いるメモリと、前記メモリから読み出されたデータを保
   持するレジスタとを有し、前記レジスタに保持されたデ
   ータを、カウント値とするとともに、メモリの次の読み
   出しアドレスとすることを特徴とするカウンタ。