JPH04255234A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04255234A JPH04255234A JP3951991A JP3951991A JPH04255234A JP H04255234 A JPH04255234 A JP H04255234A JP 3951991 A JP3951991 A JP 3951991A JP 3951991 A JP3951991 A JP 3951991A JP H04255234 A JPH04255234 A JP H04255234A
- Authority
- JP
- Japan
- Prior art keywords
- impurity layer
- concentration impurity
- gate electrode
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 49
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 21
- 239000011574 phosphorus Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 17
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 19
- 230000005669 field effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特にその高性能化および高信頼性化を
図った電界効果トランジスタとその製法に関するもので
ある。
製造方法に関し、特にその高性能化および高信頼性化を
図った電界効果トランジスタとその製法に関するもので
ある。
【０００２】
【従来の技術】従来、高信頼性を有するＭＯＳ型電界効
果トランジスタとして、例えばＩＥＥＥ Ｔｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ，ＥＤ−２７（１９８０）ｐ．１３５９ などに示さ
れているＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ）構造が広く使われてきた。図２（ａ） は従来の
ＬＤＤ構造のＮＭＯＳ型電界効果トランジスタの一例を
示す図であり、図において、１はＰ型基板、２はＰウェ
ル、４はｎ＋ 活性領域（高濃度不純物層）、５はゲー
ト絶縁膜、６はゲート電極、７はサイドウォール絶縁膜
、１０はｎ− 活性領域（中濃度不純物層）である。こ
の構造のｎ− 領域１０部分の不純物としては砒素より
も拡散係数の大きいリンを使用するのが一般的であった
。また、ＬＤＤ構造には特有の電流駆動能力の劣化モー
ドがあり、これはこのＬＤＤ構造に特有のゲート端とｎ
＋ 領域４端ではさまれたｎ− 領域１０上に電子が捕
獲され、ｎ− 領域１０の抵抗が増大することに起因し
ていた。この構造を改良したものとして、例えばＶＬＳ
Ｉ ｓｙｍｐｏｓｉｕｍ １９８５ ｐ．１１６ など
に示されているＭＬＤＤ（Ｍｏｄｅｒａｔｅｌｙ Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ） 構造がある。 これはｎ− 領域の濃度を、基板電流が最低になるｎ−
領域の濃度よりやや高めに設定することにより、ゲー
ト端とｎ＋ 領域端ではさまれたｎ− 領域の電界を緩
和し、上記電流駆動能力の劣化モードを抑制するもので
ある。
果トランジスタとして、例えばＩＥＥＥ Ｔｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ，ＥＤ−２７（１９８０）ｐ．１３５９ などに示さ
れているＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ）構造が広く使われてきた。図２（ａ） は従来の
ＬＤＤ構造のＮＭＯＳ型電界効果トランジスタの一例を
示す図であり、図において、１はＰ型基板、２はＰウェ
ル、４はｎ＋ 活性領域（高濃度不純物層）、５はゲー
ト絶縁膜、６はゲート電極、７はサイドウォール絶縁膜
、１０はｎ− 活性領域（中濃度不純物層）である。こ
の構造のｎ− 領域１０部分の不純物としては砒素より
も拡散係数の大きいリンを使用するのが一般的であった
。また、ＬＤＤ構造には特有の電流駆動能力の劣化モー
ドがあり、これはこのＬＤＤ構造に特有のゲート端とｎ
＋ 領域４端ではさまれたｎ− 領域１０上に電子が捕
獲され、ｎ− 領域１０の抵抗が増大することに起因し
ていた。この構造を改良したものとして、例えばＶＬＳ
Ｉ ｓｙｍｐｏｓｉｕｍ １９８５ ｐ．１１６ など
に示されているＭＬＤＤ（Ｍｏｄｅｒａｔｅｌｙ Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ） 構造がある。 これはｎ− 領域の濃度を、基板電流が最低になるｎ−
領域の濃度よりやや高めに設定することにより、ゲー
ト端とｎ＋ 領域端ではさまれたｎ− 領域の電界を緩
和し、上記電流駆動能力の劣化モードを抑制するもので
ある。
【０００３】一方、上記のゲート端とｎ＋ 領域端では
さまれたｎ− 領域上に電子が捕獲され、ｎ− 領域の
抵抗が増大する問題に対応できる電界効果トランジスタ
として最近ゲートオーバーラップ型ＬＤＤ構造を用いた
ものが、例えばＶＬＳＩ ｓｙｍｐｏｓｉｕｍ１９８９
ｐ．３３に示されている。図２（ｂ） はゲートオー
バーラップ型ＬＤＤ構造のＮＭＯＳ型電界効果トランジ
スタの一例を示す図であり、図２（ａ） と同一符号は
同一部分を示す。この構造ではホットキャリアの発生す
るソース・ドレイン間の最大電界位置をゲート直下に設
定することによって、最大電界が緩和され、かつゲート
端とｎ＋ 領域４端ではさまれたｎ− 領域１０上に電
子が捕獲されるのを防ぐものである。
さまれたｎ− 領域上に電子が捕獲され、ｎ− 領域の
抵抗が増大する問題に対応できる電界効果トランジスタ
として最近ゲートオーバーラップ型ＬＤＤ構造を用いた
ものが、例えばＶＬＳＩ ｓｙｍｐｏｓｉｕｍ１９８９
ｐ．３３に示されている。図２（ｂ） はゲートオー
バーラップ型ＬＤＤ構造のＮＭＯＳ型電界効果トランジ
スタの一例を示す図であり、図２（ａ） と同一符号は
同一部分を示す。この構造ではホットキャリアの発生す
るソース・ドレイン間の最大電界位置をゲート直下に設
定することによって、最大電界が緩和され、かつゲート
端とｎ＋ 領域４端ではさまれたｎ− 領域１０上に電
子が捕獲されるのを防ぐものである。
【０００４】
【発明が解決しようとする課題】従来のＬＤＤ構造は、
ｎ− 領域を拡散係数の大きい不純物であるリンで形成
しているため、濃度勾配が緩やかになり電界緩和効果が
大きい反面、微細化トランジスタでは短チャネル効果が
激しくなるという問題があった。すなわち、トランジス
タのしきい値電圧（Ｖｔｈ）が、トランジスタ長（Ｌ）
が小さくなるにつれ急速に落下（ｒｏｌｌ−ｏｆｆ）
する現象が引き起こされる。
ｎ− 領域を拡散係数の大きい不純物であるリンで形成
しているため、濃度勾配が緩やかになり電界緩和効果が
大きい反面、微細化トランジスタでは短チャネル効果が
激しくなるという問題があった。すなわち、トランジス
タのしきい値電圧（Ｖｔｈ）が、トランジスタ長（Ｌ）
が小さくなるにつれ急速に落下（ｒｏｌｌ−ｏｆｆ）
する現象が引き起こされる。
【０００５】図３は中濃度不純物層（ｎ− 領域）にリ
ンもしくは砒素を用いたＮＭＯＳ型ＬＤＤトランジスタ
のしきい値電圧のトランジスタ長依存性を実測したグラ
フを示す図である。実際に使用するトランジスタ長がこ
のｒｏｌｌ−ｏｆｆ領域にある場合、その落下が激しけ
れば激しい程、トランジスタ長の製造ばらつきでトラン
ジスタ特性に大きな変動が起こり、性能歩留まりが大き
く低減する。そこで短チャネル効果を抑えるためリンの
注入量を小さくすればよいが、そうするとｎ− 領域の
抵抗（寄生抵抗）が増加し、電流駆動能力の劣化を招く
。上記ゲートオーバーラップ型ＬＤＤ構造においても、
リンで形成されたｎ− 領域の濃度は同じ理由であまり
高く注入できなくなるという問題点があった。
ンもしくは砒素を用いたＮＭＯＳ型ＬＤＤトランジスタ
のしきい値電圧のトランジスタ長依存性を実測したグラ
フを示す図である。実際に使用するトランジスタ長がこ
のｒｏｌｌ−ｏｆｆ領域にある場合、その落下が激しけ
れば激しい程、トランジスタ長の製造ばらつきでトラン
ジスタ特性に大きな変動が起こり、性能歩留まりが大き
く低減する。そこで短チャネル効果を抑えるためリンの
注入量を小さくすればよいが、そうするとｎ− 領域の
抵抗（寄生抵抗）が増加し、電流駆動能力の劣化を招く
。上記ゲートオーバーラップ型ＬＤＤ構造においても、
リンで形成されたｎ− 領域の濃度は同じ理由であまり
高く注入できなくなるという問題点があった。
【０００６】一方、ｎ− 領域を砒素で形成する試みが
考えられるが、この場合リンのときよりも寄生抵抗を低
くでき電流駆動能力を向上できるものの、拡散係数の小
さい砒素では十分な濃度勾配が形成できずホットキャリ
アによる基板電流を十分に低減できない。すなわち電界
緩和効果が十分でないこととなる。
考えられるが、この場合リンのときよりも寄生抵抗を低
くでき電流駆動能力を向上できるものの、拡散係数の小
さい砒素では十分な濃度勾配が形成できずホットキャリ
アによる基板電流を十分に低減できない。すなわち電界
緩和効果が十分でないこととなる。
【０００７】従来の半導体装置は以上のように構成され
ているので、ｎ−領域をリンで形成しているため短チャ
ネル効果を低減できないなどの問題点があった。
ているので、ｎ−領域をリンで形成しているため短チャ
ネル効果を低減できないなどの問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、トレードオフの関係にある短チ
ャネル効果の低減とホットキャリア効果の低減の双方を
バランスした高性能および高信頼性を有する半導体装置
およびその製造方法を得ることを目的とする。
ためになされたもので、トレードオフの関係にある短チ
ャネル効果の低減とホットキャリア効果の低減の双方を
バランスした高性能および高信頼性を有する半導体装置
およびその製造方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明にかかる半導体
装置は、中濃度不純物層（ｎ− 領域）を拡散係数の異
なる２種の不純物、例えば、リンと砒素から構成したも
のである。
装置は、中濃度不純物層（ｎ− 領域）を拡散係数の異
なる２種の不純物、例えば、リンと砒素から構成したも
のである。
【００１０】また、この発明にかかる半導体装置の製造
方法は、ゲート電極をマスクにして、半導体基板面の法
線に対して傾けた方向から注入する斜めイオン注入法に
より互いに拡散係数の異なる２種の不純物を注入して、
先端がゲート電極の下に潜りこむような中濃度不純物層
を形成するようにしたものである。
方法は、ゲート電極をマスクにして、半導体基板面の法
線に対して傾けた方向から注入する斜めイオン注入法に
より互いに拡散係数の異なる２種の不純物を注入して、
先端がゲート電極の下に潜りこむような中濃度不純物層
を形成するようにしたものである。
【００１１】
【作用】この発明においては、半導体装置の中濃度不純
物層を拡散係数の異なる２種の不純物で形成したので、
短チャネル効果とホットキャリアの発生をバランスよく
制御することができる。
物層を拡散係数の異なる２種の不純物で形成したので、
短チャネル効果とホットキャリアの発生をバランスよく
制御することができる。
【００１２】また、この発明においては、中濃度不純物
層を斜めイオン注入法により形成し、かつ高濃度不純物
層を自己整合的に形成したので、上述のようなメリット
を持つ装置を、工程を殆ど増加させることなく得ること
ができる。
層を斜めイオン注入法により形成し、かつ高濃度不純物
層を自己整合的に形成したので、上述のようなメリット
を持つ装置を、工程を殆ど増加させることなく得ること
ができる。
【００１３】
【実施例】図１は本発明の一実施例による半導体装置の
製造方法を示す図で、ＮＭＯＳ型電界効果トランジスタ
に本発明を適用したものを示す図である。図において、
１はＰ型基板、２はＰウェル、３はリンと砒素からなる
ｎ− 活性領域（中濃度不純物層）、４はｎ＋ 活性領
域（高濃度不純物層）、５はゲート絶縁膜、６はゲート
電極、７はサイドウォール絶縁膜である。まず図１（ａ
） に示すように、半導体基板上の所要箇所にゲート電
極をパターニングにより形成し、砒素を図４（ｂ） に
示した注入条件、３０ＫｅＶ，２Ｅ１３／ｃｍ２ の３
０度回転注入によって活性領域およびゲート端部下に注
入する。その後、図１（ｂ） に示すように、リンを図
４（ｂ） に示した例えば●＃２の注入条件、３０Ｋｅ
Ｖ，８．５Ｅ１２／ｃｍ２ の４５度回転注入によって
活性領域およびゲート端部下に注入する。さらに図１（
ｃ） に示すように、サイドウォール絶縁膜７を形成し
た後、砒素で例えば４Ｅ１５／ｃｍ２ 程度のｎ＋ 不
純物を注入する。その後、９００度程度の熱処理でアニ
ールすることにより、図１（ｄ） に示すゲートオーバ
ーラップ型ＬＤＤ構造のＮＭＯＳ型電界効果トランジス
タが得られる。
製造方法を示す図で、ＮＭＯＳ型電界効果トランジスタ
に本発明を適用したものを示す図である。図において、
１はＰ型基板、２はＰウェル、３はリンと砒素からなる
ｎ− 活性領域（中濃度不純物層）、４はｎ＋ 活性領
域（高濃度不純物層）、５はゲート絶縁膜、６はゲート
電極、７はサイドウォール絶縁膜である。まず図１（ａ
） に示すように、半導体基板上の所要箇所にゲート電
極をパターニングにより形成し、砒素を図４（ｂ） に
示した注入条件、３０ＫｅＶ，２Ｅ１３／ｃｍ２ の３
０度回転注入によって活性領域およびゲート端部下に注
入する。その後、図１（ｂ） に示すように、リンを図
４（ｂ） に示した例えば●＃２の注入条件、３０Ｋｅ
Ｖ，８．５Ｅ１２／ｃｍ２ の４５度回転注入によって
活性領域およびゲート端部下に注入する。さらに図１（
ｃ） に示すように、サイドウォール絶縁膜７を形成し
た後、砒素で例えば４Ｅ１５／ｃｍ２ 程度のｎ＋ 不
純物を注入する。その後、９００度程度の熱処理でアニ
ールすることにより、図１（ｄ） に示すゲートオーバ
ーラップ型ＬＤＤ構造のＮＭＯＳ型電界効果トランジス
タが得られる。
【００１４】このように本実施例は中濃度不純物層（ｎ
− 領域）３にリンと砒素とそれぞれ適切な条件で重ね
て注入したものである。すなわち拡散係数の小さい砒素
で熱処理による表面濃度の低下を防ぎ、寄生抵抗の増加
を防ぐとともに、拡散係数の大きいリンでｎ− 領域３
に不純物濃度の勾配をつけるようにしたものである。こ
のときリンの濃度を少なく設定することにより、短チャ
ネル効果を低減させる。
− 領域）３にリンと砒素とそれぞれ適切な条件で重ね
て注入したものである。すなわち拡散係数の小さい砒素
で熱処理による表面濃度の低下を防ぎ、寄生抵抗の増加
を防ぐとともに、拡散係数の大きいリンでｎ− 領域３
に不純物濃度の勾配をつけるようにしたものである。こ
のときリンの濃度を少なく設定することにより、短チャ
ネル効果を低減させる。
【００１５】図４はホットキャリア効果の目安である最
大基板電流と短チャネル効果の目安であるしきい値電圧
（Ｖｔｈ）のｒｏｌｌ−ｏｆｆを測定した結果を従来例
および本実施例の双方について示す図であり、ｎ− 領
域がリンもしくは砒素の一方のみで形成されたＬＤＤ型
トランジスタにおいて、最大基板電流としきい値電圧（
Ｖｔｈ）のｒｏｌｌ−ｏｆｆを測定した結果を図４の◎
（Ａｓ−ＬＤＤ）及び○（Ｐ−ＬＤＤ）で示す。ここで
いうしきい値電圧のｒｏｌｌ−ｏｆｆとは、Ｌ＝１０μ
ｍとＬ＝０．６μｍのトランジスタのしきい値電圧の差
をとったものである。この結果から従来のＰ−ＬＤＤで
は最大基板電流がよく抑えられている反面、しきい値電
圧のｒｏｌｌ−ｏｆｆが大きく、また、従来のＡｓ−Ｌ
ＤＤでは逆にしきい値電圧のｒｏｌｌ−ｏｆｆはよく抑
えられている反面、最大基板電流が大きくなっているの
がわかる。
大基板電流と短チャネル効果の目安であるしきい値電圧
（Ｖｔｈ）のｒｏｌｌ−ｏｆｆを測定した結果を従来例
および本実施例の双方について示す図であり、ｎ− 領
域がリンもしくは砒素の一方のみで形成されたＬＤＤ型
トランジスタにおいて、最大基板電流としきい値電圧（
Ｖｔｈ）のｒｏｌｌ−ｏｆｆを測定した結果を図４の◎
（Ａｓ−ＬＤＤ）及び○（Ｐ−ＬＤＤ）で示す。ここで
いうしきい値電圧のｒｏｌｌ−ｏｆｆとは、Ｌ＝１０μ
ｍとＬ＝０．６μｍのトランジスタのしきい値電圧の差
をとったものである。この結果から従来のＰ−ＬＤＤで
は最大基板電流がよく抑えられている反面、しきい値電
圧のｒｏｌｌ−ｏｆｆが大きく、また、従来のＡｓ−Ｌ
ＤＤでは逆にしきい値電圧のｒｏｌｌ−ｏｆｆはよく抑
えられている反面、最大基板電流が大きくなっているの
がわかる。
【００１６】これに対し、図４に示した●＃１〜＃３は
本発明によるＬＤＤトランジスタの試作結果である。砒
素の注入条件は３０ＫｅＶ，２Ｅ１３／ｃｍ２ の３０
度回転注入、リンの注入条件は３０ＫｅＶ，４５度回転
注入で注入量を４．２Ｅ１２／ｃｍ２ から１．４Ｅ１
３／ｃｍ２ まで振っている。これら●＃１〜＃３は、
◎（Ａｓ−ＬＤＤ）および○（Ｐ−ＬＤＤ）を結ぶ線上
に位置しており、ホットキャリア特性の信頼性から決ま
る最大基板電流の上限値および、トランジスタ長のプロ
セス的なばらつき幅から決まるｒｏｌｌ−ｏｆｆの上限
値双方を満たすＬＤＤトランジスタのパラメータのメニ
ューがこのグラフより与えられる。
本発明によるＬＤＤトランジスタの試作結果である。砒
素の注入条件は３０ＫｅＶ，２Ｅ１３／ｃｍ２ の３０
度回転注入、リンの注入条件は３０ＫｅＶ，４５度回転
注入で注入量を４．２Ｅ１２／ｃｍ２ から１．４Ｅ１
３／ｃｍ２ まで振っている。これら●＃１〜＃３は、
◎（Ａｓ−ＬＤＤ）および○（Ｐ−ＬＤＤ）を結ぶ線上
に位置しており、ホットキャリア特性の信頼性から決ま
る最大基板電流の上限値および、トランジスタ長のプロ
セス的なばらつき幅から決まるｒｏｌｌ−ｏｆｆの上限
値双方を満たすＬＤＤトランジスタのパラメータのメニ
ューがこのグラフより与えられる。
【００１７】このように、この実施例によれば、中濃度
不純物層３への注入は、リン，砒素ともに回転注入を用
い、ゲートオーバーラップ型ＬＤＤ構造を形成したので
、ソース・ドレイン間の最大電界位置をゲート電極６の
内側に設定でき、ホットキャリアがゲート側壁のサイド
ウォール絶縁膜７にトラップされるのを防御できる。 よって、駆動能力の劣化が抑えられ、ホットキャリア耐
性の強いＮＭＯＳ型電界効果トランジスタが得られる。 また、中濃度不純物層３を斜めイオン注入法により形成
し、かつ高濃度不純物層４を自己整合的に形成したので
、上述のようなメリットを持つ装置を、工程を殆ど増加
させることなく得られる。
不純物層３への注入は、リン，砒素ともに回転注入を用
い、ゲートオーバーラップ型ＬＤＤ構造を形成したので
、ソース・ドレイン間の最大電界位置をゲート電極６の
内側に設定でき、ホットキャリアがゲート側壁のサイド
ウォール絶縁膜７にトラップされるのを防御できる。 よって、駆動能力の劣化が抑えられ、ホットキャリア耐
性の強いＮＭＯＳ型電界効果トランジスタが得られる。 また、中濃度不純物層３を斜めイオン注入法により形成
し、かつ高濃度不純物層４を自己整合的に形成したので
、上述のようなメリットを持つ装置を、工程を殆ど増加
させることなく得られる。
【００１８】なお、上記実施例ではｎ− 領域に拡散係
数の異なる不純物としてリンと砒素を用いたが、他の不
純物、例えばアンチモンなどを用いてもよい。
数の異なる不純物としてリンと砒素を用いたが、他の不
純物、例えばアンチモンなどを用いてもよい。
【００１９】また、不純物の１つが他の不純物の拡散を
抑えるような中性不純物、例えばゲルマニウムであって
もよく、上記実施例と同様の効果を奏する。
抑えるような中性不純物、例えばゲルマニウムであって
もよく、上記実施例と同様の効果を奏する。
【００２０】さらに、上記実施例ではＮ型のゲートオー
バーラップ型ＬＤＤを得るようにしたが、通常のＬＤＤ
に適用してもよく、また、導電型もＮ型に限るものでな
いことは言うまでもない。
バーラップ型ＬＤＤを得るようにしたが、通常のＬＤＤ
に適用してもよく、また、導電型もＮ型に限るものでな
いことは言うまでもない。
【００２１】
【発明の効果】以上のように、この発明によれば中濃度
不純物層を拡散係数の異なる２種の不純物で形成したの
で、短チャネル効果とホットキャリアの発生をバランス
よく制御する半導体装置が得られる効果がある。
不純物層を拡散係数の異なる２種の不純物で形成したの
で、短チャネル効果とホットキャリアの発生をバランス
よく制御する半導体装置が得られる効果がある。
【００２２】また、この発明によれば、中濃度不純物層
を斜めイオン注入法により互いに拡散係数の異なる２種
の不純物を注入して形成し、かつ高濃度不純物層を自己
整合的に形成したので、短チャネル効果とホットキャリ
アの発生をバランスよく制御する半導体装置が得られる
効果がある。
を斜めイオン注入法により互いに拡散係数の異なる２種
の不純物を注入して形成し、かつ高濃度不純物層を自己
整合的に形成したので、短チャネル効果とホットキャリ
アの発生をバランスよく制御する半導体装置が得られる
効果がある。
【図１】本発明の一実施例によるＮＭＯＳ型電界効果ト
ランジスタに適用した半導体装置の製造方法示す図であ
る。
ランジスタに適用した半導体装置の製造方法示す図であ
る。
【図２】図２（ａ） は従来のＬＤＤ構造のＮＭＯＳ型
電界効果トランジスタの一例を示す図、図２（ｂ） は
従来のゲートオーバーラップ型ＬＤＤ構造のＮＭＯＳ型
電界効果トランジスタの一例を示す図である。
電界効果トランジスタの一例を示す図、図２（ｂ） は
従来のゲートオーバーラップ型ＬＤＤ構造のＮＭＯＳ型
電界効果トランジスタの一例を示す図である。
【図３】中濃度不純物層（ｎ− 領域）にリンもしくは
砒素を用いたＮＭＯＳ型ＬＤＤトランジスタのしきい値
電圧のトランジスタ長依存性を実測したグラフを示す図
である。
砒素を用いたＮＭＯＳ型ＬＤＤトランジスタのしきい値
電圧のトランジスタ長依存性を実測したグラフを示す図
である。
【図４】本発明の実施例を含むさまざまな注入条件によ
るトランジスタを用い、最大基板電流としきい値電圧の
ｒｏｌｌ−ｏｆｆを測定した結果を示す図である。
るトランジスタを用い、最大基板電流としきい値電圧の
ｒｏｌｌ−ｏｆｆを測定した結果を示す図である。
１ Ｐ型基板
２ Ｐウェル
３ リンと砒素からなるｎ− 活性領域（中濃度
不純物層） ４ ｎ＋ 活性領域（高濃度不純物層）５
ゲート絶縁膜 ６ ゲート電極 ７ サイドウォール絶縁膜 １０ リンのみからなるｎ− 活性領域（中濃度不純
物層）
不純物層） ４ ｎ＋ 活性領域（高濃度不純物層）５
ゲート絶縁膜 ６ ゲート電極 ７ サイドウォール絶縁膜 １０ リンのみからなるｎ− 活性領域（中濃度不純
物層）
Claims (3)
- 【請求項１】 半導体基板表面に形成されたゲート絶
縁膜と、該ゲート絶縁膜の表面上に形成されたゲート電
極と、上記半導体基板上にこのゲート電極に対して自己
整合的に形成された、上記半導体基板と反対導電型の中
濃度不純物層と高濃度不純物層の２つの領域からなるソ
ース，ドレインを有するＭＯＳ型トランジスタにおいて
、中濃度不純物層が互いに拡散係数の異なる２種の不純
物からなることを特徴とする半導体装置。 - 【請求項２】 中濃度不純物層がリンと砒素からなる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体基板の表面にゲート絶縁膜を形
成する工程と、該ゲート絶縁膜の表面上にゲート電極を
形成する工程と、該ゲート電極をマスクにして、半導体
基板面の法線に対して傾けた方向から注入する斜めイオ
ン注入法により互いに拡散係数の異なる２種の不純物を
注入して、先端がゲート電極の下に潜りこむような中濃
度不純物層を形成する工程と、上記ゲート電極をマスク
として不純物を注入して高濃度不純物層を形成し、中濃
度不純物層と高濃度不純物層の２つの領域からなるソー
ス，ドレインを有するＭＯＳ型トランジスタを形成する
工程と含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951991A JPH04255234A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951991A JPH04255234A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255234A true JPH04255234A (ja) | 1992-09-10 |
Family
ID=12555294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3951991A Pending JPH04255234A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046079A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455865A (en) * | 1987-08-26 | 1989-03-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01212471A (ja) * | 1988-02-19 | 1989-08-25 | Mitsubishi Electric Corp | Ｍｏｓ型トランジスタ及びその製造方法 |
-
1991
- 1991-02-07 JP JP3951991A patent/JPH04255234A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455865A (en) * | 1987-08-26 | 1989-03-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01212471A (ja) * | 1988-02-19 | 1989-08-25 | Mitsubishi Electric Corp | Ｍｏｓ型トランジスタ及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046079A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291325B1 (en) | Asymmetric MOS channel structure with drain extension and method for same | |
| US5952702A (en) | High performance MOSFET structure having asymmetrical spacer formation and having source and drain regions with different doping concentration | |
| KR940004446B1 (ko) | 반도체장치의 제조방법 | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| KR100230610B1 (ko) | 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조방법 | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| KR100376182B1 (ko) | 절연게이트형전계효과트랜지스터및그의제조방법 | |
| JPH08153873A (ja) | 半導体装置及びその製造方法 | |
| KR20000071335A (ko) | 마스크 단계를 감소시킨 고신뢰성 및 고성능의 코어 및ｉ/ｏ 트랜지스터에 대한 혼합 전압 ｃｍｏｓ 공정 | |
| KR100695047B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19990008360A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US7968415B2 (en) | Transistor with reduced short channel effects and method | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JPH04255234A (ja) | 半導体装置およびその製造方法 | |
| JPH1027854A (ja) | 半導体装置及びその製造方法 | |
| JP3778810B2 (ja) | 半導体装置の製造方法 | |
| JPH1012870A (ja) | 半導体装置及びその製造方法 | |
| JP3423081B2 (ja) | 半導体装置の製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP3201432B2 (ja) | 半導体装置の製造方法 | |
| US5604359A (en) | Parasitic PNP transistor with crystal defect layer in the emitter region | |
| JPH0897422A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| JP3168676B2 (ja) | 相補型ｍｉｓトランジスタ装置及びその製造方法 | |
| JP2506947B2 (ja) | 半導体装置およびその製造方法 |