JPH04254326A - シリサイド膜のドライエッチング方法 - Google Patents

シリサイド膜のドライエッチング方法

Info

Publication number
JPH04254326A
JPH04254326A JP1463591A JP1463591A JPH04254326A JP H04254326 A JPH04254326 A JP H04254326A JP 1463591 A JP1463591 A JP 1463591A JP 1463591 A JP1463591 A JP 1463591A JP H04254326 A JPH04254326 A JP H04254326A
Authority
JP
Japan
Prior art keywords
silicide film
etching
chlorine
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1463591A
Other languages
English (en)
Inventor
Hideyuki Shoji
庄司 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1463591A priority Critical patent/JPH04254326A/ja
Publication of JPH04254326A publication Critical patent/JPH04254326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシリサイド膜のドライエ
ッチング方法に関する。
【0002】
【従来の技術】一般にシリサイド膜は半導体集積回路の
ゲート電極や配線に用いられている。半導体集積回路の
高密度化が進むにつれて、ゲート電極や配線に対して優
れた寸法精度が要求され、サイドエッングの生じるウェ
ットエッチング法では精密な加工が不可能となった。こ
のため寸法精度の優れたドライエッチング法が、ゲート
電極や配線の形成工程で用いられるようになってきてい
る。
【0003】従来、反応性プラズマエッチング法による
タングステンシリサイド膜のエッチングには、反応ガス
として塩素(Cl2 )、三塩化ホウ素(BCl3 )
等の塩素系ガスが用いられていた。しかしこれらの反応
ガスによるエッチングでは、六塩化タングステ(WCl
6 )等の化合物がエッチングチャンバー内に堆積し易
く、エッチングの再現性が不安定になるという問題があ
った。
【0004】また反応ガスとして六フィ化硫黄(SF6
 )が単独で用いられる場合もあるが、エッチングが等
方性となるため、優れた寸法精度を要求されるゲート電
極や配線の形成工程に用いることは適当ではなかった。 そこで、六フッ化硫黄に、側壁保護のガスとして塩素を
含むフロンガス、例えばフロン12(CCl2 F2 
)を混合させたガスによるエッチング方法が提案され実
施されてきた。
【0005】
【発明が解決しようとする課題】この従来のタングステ
ンシリサイド膜のドライエッチング方法のうち、反応ガ
スとして塩素系ガスを用いる場合、例えば沸点温度が3
46.7℃である六塩化タングステン(WCl6 )の
反応生成物が生じ、エッチングチャンバー内に堆積する
ため、エッチングレートや均一性等が不安定となり、半
導体集積回路の信頼性や歩留りを低下させるという問題
があった。
【0006】これに対し六フッ化硫黄とフロン12等の
炭素,塩素,フッ素がら成る反応ガスによるエッチング
方法が有効であるが、フロン12等のガスはオゾン層を
破壊する性質を持っているため、今後使用が不可能にな
るという問題がある。
【0007】
【課題を解決するための手段】本発明のシリサイド膜の
ドライエッチング方法は、反応ガスとして少くとも六フ
ッ化硫黄と塩素を含む混合ガスを用いるものである。
【0008】
【実施例】次に本発明について図面を参照して説明する
。図1(a),(b)は本発明の第1の実施例を説明す
るための半導体チップの断面図である。
【0009】まず図1(a)に示すように、シリコン等
の半導体基板10上にシリコン酸化膜11と、被エッチ
ング物であるタングステンシリサイド膜12を300n
mの厚さに形成したのち、その上にホトレジスト膜13
からなるパターンを形成する。この半導体基板10を、
一般的な平行平板型反応性イオンエッチング装置内にセ
ットし、六フッ化硫黄と塩素の混合ガスによりエッチン
グを行う。六フッ化硫黄はメインのエッチングガスとし
て、また塩素は、タングステンシリサイド膜12の側壁
保護を行うガスとして作用している。
【0010】エッチング条件としては、六フッ化硫黄と
塩素の流量を各々10sccm,RFパワー700W,
圧力15Paで6分43秒エッチングした。この時の半
導体チップの断面図を図1(b)に示す。図1(b)に
示したように、このエッチングによりタングステンシリ
サイド膜12は、異方性エッチングされ、エッチング面
は垂直な形状を示した。
【0011】シリサイド膜のエッチングを行う場合、電
力パワー密度、0.08〜0.26W/cm2 ,圧力
5〜20Pa,ガス流量として六フッ化硫黄と塩素各々
5〜30sccmの範囲での適当な条件の組み合わせで
、異方性のエッチングが可能であり、そのエッチング面
を垂直にすることができる。また上記条件でのエッチン
グ時には、従来のような化合物の堆積はほとんど認めら
れなかった。これは六フッ化タングステン(WF6 )
が揮発しやすいためと思われる。
【0012】図2は本発明の第2の実施例を説明するた
めの半導体チップの断面図である。図1(a)に示した
ように、半導体基板10上にシリコン酸化膜11と厚さ
300nmのタングステンシリサイド膜12を形成した
のち、その上にホトレジスト膜13のパターンを形成す
る。次でこの半導体基板10を一般的な平行平板型ドラ
イエッチング装置内にセットし、六フッ化硫黄と、塩素
と窒素(N2 )の混合ガスによりエッチングを行う。
【0013】エッチング条件としては、六フッ化硫黄と
、塩素と、窒素の流量を各10sccm,RFパワー7
00W,圧力15Paで10分56秒エッチングした。 この時の半導体チップの断面図を図2に示した。図2に
示されるように、タングステンシリサイド膜12のエッ
チング面は正テーパーの形状となった。
【0014】このエッチング面の形状の制御は、窒素ガ
スの流量を変化させることにより可能である。例えばシ
リサイド配線のエッチングを行う場合、電力パワー密度
0.08〜0.26W/cm2 ,圧力5〜20Pa,
ガス流量として六フッ化水素と塩素を各々5〜20sc
cmとし、窒素ガスを0〜40sccmに変化させるこ
とにより、テーパー角14を90°〜75°まで変化さ
せることが可能である。この第2の実施例の場合でも、
化合物の堆積は認められなかった。
【0015】尚、上記実施例においてはシリサイド膜と
してタングステンシリサイド膜をエッチングした場合に
ついて説明したが、これに限定されるものではなく、モ
リブテンやチタン等のシリサイド膜のエッチングであっ
てもよい。
【0016】
【発明の効果】以上説明したように本発明は、シリサイ
ド膜のエチッングに、少くとも六フッ化硫黄と、塩素を
含む混合ガスを用いることにより、堆積物の発生がほと
んどなく、しかも寸法精度が優れ、安定したシリサイド
膜のエッチングが行なえるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を説明するための半導体
チップの断面図である。
【図2】本発明の第2の実施例を説明するための半導体
チップの断面図である。
【符号の説明】
10    半導体基板 11    シリコン酸化膜 12    タングステンシリサイド膜13    ホ
トレジスト膜 14    テーパー角

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  絶縁膜上に形成されたシリサイド膜を
    反応ガスを用いてエッチングするシリサイド膜のドライ
    エッチング方法において、前記反応ガスとして少くとも
    六フッ化硫黄と塩素を含む混合ガスを用いることを特徴
    とするシリサイド膜のドライエッチング方法。
JP1463591A 1991-02-06 1991-02-06 シリサイド膜のドライエッチング方法 Pending JPH04254326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1463591A JPH04254326A (ja) 1991-02-06 1991-02-06 シリサイド膜のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1463591A JPH04254326A (ja) 1991-02-06 1991-02-06 シリサイド膜のドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH04254326A true JPH04254326A (ja) 1992-09-09

Family

ID=11866658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1463591A Pending JPH04254326A (ja) 1991-02-06 1991-02-06 シリサイド膜のドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH04254326A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134928A (ja) * 1987-11-19 1989-05-26 Nec Corp 半導体装置の製造方法
JPH02203527A (ja) * 1989-02-02 1990-08-13 Sony Corp エッチング方法
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134928A (ja) * 1987-11-19 1989-05-26 Nec Corp 半導体装置の製造方法
JPH02203527A (ja) * 1989-02-02 1990-08-13 Sony Corp エッチング方法
JPH0487332A (ja) * 1990-07-31 1992-03-19 Hitachi Ltd 半導体集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
US6461976B1 (en) Anisotropic etch method
US5169487A (en) Anisotropic etch method
US5277750A (en) Method for anisotropic dry etching of metallization layers, containing aluminum or aluminum alloys, in integrated semiconductor circuits
US6440863B1 (en) Plasma etch method for forming patterned oxygen containing plasma etchable layer
KR0176715B1 (ko) 드라이에칭방법
KR100392447B1 (ko) 바이어스의플라즈마에칭방법
US4734157A (en) Selective and anisotropic dry etching
US5811357A (en) Process of etching an oxide layer
US4472237A (en) Reactive ion etching of tantalum and silicon
US5514425A (en) Method of forming a thin film
JPH04350932A (ja) ドライエッチング方法
US6184119B1 (en) Methods for reducing semiconductor contact resistance
CN115485821A (zh) 用于移除含铝膜的系统和方法
JP3318801B2 (ja) ドライエッチング方法
EP0555858A2 (en) Method of dry etching a polycide without using a CFC gas
US5271799A (en) Anisotropic etch method
US4937643A (en) Devices having tantalum silicide structures
Flamm et al. Basic principles of plasma etching for silicon devices
JPH09321026A (ja) 半導体装置の製造方法
US6784107B1 (en) Method for planarizing a copper interconnect structure
JPH04254326A (ja) シリサイド膜のドライエッチング方法
JPH0794469A (ja) ドライエッチング方法
JPH05343366A (ja) ドライエッチング方法
JPH05343363A (ja) ドライエッチング方法
JP3129251B2 (ja) コンタクトプラグ形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980324