JPH04252563A - 記録装置のギャップメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はサブカラー画像とメイン
カラー画像とを順次現像して同時に２色の転写記録を行
う記録装置（１Ｐ２Ｃ）、１Ｐ３Ｃ，１Ｐ４Ｃ等のタン
デムタイプの記録装置、多重転写のカラー記録装置等に
おけるギャップメモリ制御方式に関するものである。

【０００２】

【従来の技術】一般に、ゼログラフィー、感熱方式、イ
ンクジェット方式等でカラー画像を記録する装置、例え
ばカラー複写機等においては、図７（ａ）に示すように
、ＩＩＴ（イメージ入力装置）６０により原稿画像を読
み取り、必要に応じてＩＰＳ（イメージ処理システム）
で画像処理した画像データをＩＯＴ（イメージ出力装置
）６１に転送し、画像データで変調して感材を画像露光
し静電潜像の書込みを行っている。この場合、ＩＯＴ６
１にはＩＰＳの一部である画像データの処理を行うスク
リーンジェネレータ（ＳＧ）、及びタイミング合わせや
１Ｐ２Ｃの場合のギャップ補正を行うバッファメモリ（
ＢＭ）が設けられている。ＩＯＴ６１は図７（ｂ）に示
すようにＩＩＴ６０から送られてくる画像データをＳＧ
６４により２〜３ビットの画像データに変換してシステ
ムコントローラ６３に取り込み、このデータをバッファ
メモリ６５で遅延させ、出力インタフェース６６からの
画像データ出力でレーザ７０，７１のビームを変調し、
サブカラー画像（色）をレーザ７０より感材７５へ書き
込み、またメインカラー画像（黒）をレーザ７１により
感材７５へ書き込み、それぞれ副現像器７２，主現像器
７３で順次現像し、同時に２色の転写記録を行っている
。

【０００３】この場合、レーザ７０による１ｓｔビーム
の露光点と、レーザ７１による２ｎｄビームによる露光
点とは４０ｍｍのギャップがあるため、バッファメモリ
６５では１ｓｔビームに対してはラインバッファにより
タイミング合わせを行い、また２ｎｄビームに対しては
バッファメモリ６５のギャップメモリによって、タイミ
ング合わせと４０ｍｍの遅延をさせるためのギャップ補
正を行い、サブカラーとメインカラーの位置ずれがない
ようにして露光している。

【０００４】

【発明が解決しようとする課題】このように１Ｐ２Ｃの
複写機においては、メインカラー画像データをギャップ
メモリにより４０ｍｍ分だけ遅延させて出力する必要が
あるが、従来ギャップメモリの制御をＩＩＴ側のページ
同期信号により行っていた。ページ同期信号は、スキャ
ニングして原稿を読んでいる時間であり、ギャップメモ
リにデータを書き込んでいる時間に相当する。一方、Ｉ
ＯＴ側はギャップメモリの内容を読み出して感材への書
き込みデータを出力しており、プロセススピードは決ま
っているので用紙長が与えられると書き込み時間は決ま
ってしまうことになる。従って、等倍、あるいは拡大時
のようにＩＩＴ側のスキャンニング速度が遅く、このス
キャンニング時間内にＩＯＴ側の書き込みが終了すれば
問題はないが、縮小倍率の時にはＩＩＴ側のスキャニン
グ速度が速いのでスキャニング時間が短くなり、そのた
めページ同期信号が落ちてしまってもＩＯＴ側ではまだ
書き込みが終了してない状態が発生する場合が生じ、そ
のため図８（ｂ）におけるｔ時間の間は不定データがプ
リントされてしまうことになる。すなわち、ギャップメ
モリへの入力はＩＩＴ側のベージ同期信号の期間しか行
われず、一方、ＩＯＴ側の読み出しは常に行っているの
で、ベージ同期信号の期間が過ぎてしまった場合には、
４０ｍｍ分の残っているデータを繰返し読んでしまうこ
とになり、不定データが出力されてしまう。これは図８
（ｃ）に示すようにＡ３原稿を５０％で読み取って出力
する場合、ＩＩＴページ同期信号はＩＯＴ書き込み時間
に対して半分になり、残りの半分の期間は不定データが
出力されるという不都合が生じてしまう。

【０００５】本発明は上記課題を解決するためのもので
、ＩＩＴ側とＩＯＴ側の条件不一致による誤動作をなく
し、さらにギャップメモリの制御方式を単純化し、信頼
性を向上させることができる記録装置のギャップメモリ
制御方式を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、読み取った画
像データを遅延させるギャップメモリと、ギャップメモ
リからの出力画像データを感材への書き込みデータとし
て出力する書き込み出力手段とを備え、書き込み出力手
段から出力されるサブカラー画像データおよびメインカ
ラー画像データにより変調して画像露光し、所定間隔お
いて配置した副現像器と主現像器によりサブカラー画像
とメインカラー画像とを順次現像して同時に２色の転写
記録を行うようにした記録装置において、書き込み出力
手段からのページ同期信号でギャップメモリを制御する
ようにしたことを特徴とし、またページ同期信号は用紙
長、ライン同期信号から生成されることを特徴とする。

【０００７】

【作用】本発明はＩＩＴで読み取った画像データのうち
、サブカラー画像データを小容量のラインバッファを通
して、またメインカラー画像データをギャップメモリで
遅延させてＩＯＴから出力することにより所定間隔おい
て配置した副現像器と主現像器でサブカラー画像とメイ
ンカラー画像とを順次現像して同時に２色の転写記録を
行う際、ギャップメモリの制御をＩＯＴ側の用紙長とラ
イン同期信号で生成したベージ同期信号で行うことによ
り、縮小倍率の時にも不定データがプリントされること
がなく、またＩＩＴ側からはＩＯＴに対して単にベージ
開始信号をトリガ信号として送信するだけであるので、
コントロール方式が単純化し、信頼性を向上させること
ができる。

【０００８】

【実施例】以下、本発明の実施例を説明する。図１は本
発明の主要部分の構成を示す図、図２はスクリーンジェ
ネレータのブロック図、図３はスクリーンジェネレータ
における作用を説明するための図、図４はバッファメモ
リのブロック図、図５は色分離および写真フラグ再生回
路を示す図、図６はギャップメモリおよびラインバッフ
ァのブロック図である。先ず、図２，図３によりスクリ
ーンジェネレータについて説明する。スクリーンジェネ
レータには、図３（ａ），（ｂ）に示すように、スクリ
ーンパターン１７に奇数画素と偶数画素に対して切替え
て使用される１画素を３〜６ブロック（図では４ブロッ
ク）に分け、各ブロックについて図示のようなスレッシ
ュホールド値を設定したパターンが備えられ、このパタ
ーンと画像データとを比較し、画像データの濃度値がス
レッシュホールド値よりも大きいブロックはレーザを点
灯して露光し、露光されたブロック数により階調を出す
ようにしている。例えば、１画素目の画像データの値が
４０であれば、各ブロックとも点灯せず、７０であれば
１ブロックのみ、１３０であれば２ブロック、１７０で
あれば３ブロック、２００以上であれば４ブロックとも
点灯し、階調記録が行われる。従ってＩＩＴから送られ
てくる８ビットの画像データは、４ブロックのスクリー
ンパターンを使用した場合には５階調表現になる。

【０００９】このように１画素３〜６ブロックに分割し
て記録を行うと当然階調の劣化が生ずるので、誤差拡散
方式により補正を行う。すなわち比較回路１５で画像デ
ータがブロックのどの範囲にあるかを検知し、その結果
とラッチ回路１４からの画像データおよびスクリーンパ
ターン１７からのパターンとから差分生成回路１８によ
り誤差検出を行う。誤差検出はスレッシュホールド値と
画像データの値との差であるが、実際には隣接するスレ
ッシュホールド値の平均値と画像データとの差を求める
ようにしている。例えば画像データが８０であれば点灯
ブロック数１、差分は８０ー（５０＋１００）／２＝５
となる。次に、ＦＩＦＯ１９で１ライン遅延させ、拡散
回路２０で１ライン前３画素に補正係数を乗算して差分
補正データが作成される。そして、注目画素をｘ、前ラ
イン３画素をａ，ｂ，ｃとした時に拡散回路２０で各３
画素の補正係数ｋ１、ｋ２、ｋ３が乗算され、加算回路
１１でこれらが加算されることになる。また、ラッチ回
路１４の出力を取り込み、ルックアップテーブル（ＬＵ
Ｔ）２１により直前画素ｄの補正データｋ４ｄを出力し
、加算回路１３で加算してｘ＋ｋ１ａ＋ｋ２ｂ＋ｋ３ｃ
＋ｋ４ｄ（ｋ１＋ｋ２＋ｋ３＋ｋ４＝１）が求められ、
前ライン３画素および直前画素による誤差補正が行われ
る。なお、直前画素２１はルックアップテーブルで補正
値を単に読み出すようにするか、あるいはスクリーンパ
ターン１７のデータを用いて演算により求めるようにし
てもよい。こうして、図２の例（６ブロックの場合）で
は、３ビットデータとしてバッファメモリへ画像データ
が出力されることになる。

【００１０】なお、スクリーンパターン１７では、図３
（ａ）に示すように隣接する画素のパターンのスレッシ
ュホールド値が、スキャン方向に同じように大きくなる
パターンと、図３（ｂ）に示すように隣接する画素のパ
ターンのスレッシュホールド値が、スキャン方向に大き
くなるパターンとスキャン方向に小さくなるパターンと
が用意され、奇数画素と偶数画素とでパターンＡ、パタ
ーンＢを順次切り換えて出力している。

【００１１】図３（ａ）に示すパターンは文字データに
対して適用する４００ｓｐｉの場合で、図３（ｂ）のパ
ターンは写真画像に対して適用する２００ｓｐｉの場合
である。図３（ａ）に示すパターンを使用した場合、例
えば図３（ｃ）に示すように、Ｇ１パターン、Ｇ２パタ
ーン、Ｇ３パターンのように、画像データの濃度値が大
きくなった場合に、図の斜線で示したように各ブロック
が点灯され、しかもパターンＡとパターンＢとでスレッ
シュホールド値が異なるため、見かけ上、階調を上げて
記録することができる。一方、図３（ｂ）に示すスクリ
ーンパターンを使用した場合、図３（ｄ）に示すように
Ｇ１パターン、Ｇ２パターン、Ｇ３パターンはパターン
Ａ、パターンＢの境界から順次各ブロックが点灯するよ
うな形となり、見かけ上２画素で１つのドットを形成し
ているように見える。したがって、解像度が落ちるため
、例えば写真の網点等をぼかして記録することが可能と
なる。

【００１２】このようなスクリーンジェネレータからの
画像データは、図４に示すバッファメモリへ入力される
。画像データは写真フラグデコーダ３０を介してメイン
カラー／サブカラー分離回路３１で色分離が行われる。 メインカラー／サブカラー分離回路３１にはＩＰＳから
の１ビットカラーフラグが加えられている。この具体的
回路は図５（ａ）に示すように２つのセレクタ４０，４
１からなり、カラーフラグにより一方のセレクタを選択
してサブカラーあるいはメインカラーを抽出し、それぞ
れラインバッファ、ギャップメモリへ出力している。こ
うしてラインバッファ３２へはサブカラー画像データが
、写真フラグエンコーダ３３へはメインカラー画像デー
タが入力される。写真フラグエンコーダ３３は写真フラ
グデータのためにわざわざ信号線を設けずに写真データ
か通常のデータかを分離できるように設けられたもので
、例えばデータの中での写真データの起点に（１００）
というような禁止コードを入れ、写真データの終わりに
も、同様に（１００）という禁止コードを入れ、写真デ
ータの起点と終了点とが分かるようにしている。

【００１３】写真フラグデコーダ３５は、図５（ｂ）に
示すように、禁止コード（１００）を論理回路４３で検
出し、ラッチ回路４４でタイミング合わせを行ってフリ
ップフロップ４５より写真フラグを出力している。ギャ
ップメモリ１は写真データあるいは通常の文字データを
４０ｍｍ分遅延させ出力させるためのもので、ＩＯＴ側
のベージ同期信号（ＲＯＳ・ＰＳＹＮＣ）、ライン同期
信号により制御され、ベージ同期信号はＩＯＴ側の用紙
長およびタイミング信号に基づいて生成される。また、
ラインバッファ３２の制御はＩＯＴ側からのライン同期
信号により行われる。そして、ＩＯＴ側へはＩＩＴから
ページ開始信号が送られて書き込みが開始されるように
なっている。

【００１４】ギャップメモリを制御する構成は図１に示
すようになっており、ギャップメモリ１が書き込み出力
手段２で用紙長およびタイミング信号で生成されたペー
ジ同期信号により制御され、それによって読み込みおよ
び書き込みを行っている。そして書き込み出力手段はＩ
ＩＴ側のページ開始信号をトリガとして書き込みを開始
するようにしているので、倍率変更により例えば縮小倍
率の場合にＩＩＴ側のベージ同期信号が終わったとして
もギャップメモリ１は書き込み出力手段２からのページ
同期信号が終わるまで、読み出しを行うことができるの
で、不定データが出力するようなことはない。

【００１５】図６（ａ）はギャップメモリの構成を示す
図で、分離されたメインカラーデータはサブカラーに対
して構造上４０ｍｍ離れた位置に露光するため、画像デ
ータを遅延して出力しなければならない。そのため、４
０ｍｍ分に相当するカラーデータをいったんメモリに蓄
積し、先に入れたデータから読み出すことで遅延させて
おり、そのためにコードデータの各ビットをシリアル／
パラレル変換器５０で１２ビットのパラレルデータに変
換し、ラッチ回路５１でタイミング調整し、４ビット単
位でＦＩＦＯ５２，５３，５４へ書き込んでいる。この
動作はシステムコントローラからのクロックで行わてい
る。そして、メモリから読み出された４ビット単位、計
１２ビットのパラレルデータをパラレル／シリアル変換
器５５で１ビットのシリアルデータに変換している。こ
の動作はＩＯＴ側のクロックを使用し、メインカラーデ
ータの遅延と同時にタイミング合わせのバッファリング
を行っている。なお、３ビットコードデータの場合には
図６（ａ）の３回路が必要となる。

【００１６】図６（ｂ）はラインバッファの構成を示す
図であり、サブカラーデータのシステムコントローラ側
のクロックとＩＯＴ側のクロックのバッファリングを行
っている。

【００１７】なお、上記実施例においては１Ｐ２Ｃのカ
ラー複写機を例にして説明したが、本発明はこれに限定
されるものではなく、１Ｐ３Ｃ，１Ｐ４Ｃ等のタンデム
タイプの記録装置、多重転写のカラー記録装置等に適用
可能であり、また記録方式もゼログラフィーに限らず、
感熱方式、インクジェット方式等にも適用可能である。

【００１８】

【発明の効果】以上のように本発明によれば、従来ＩＩ
Ｔ側のページ同期信号でギャップメモリを制御していた
ため、特に縮小倍率のときに不定データがプリントされ
ることがあったが、ＩＯＴ側の同期信号でギャップメモ
リを制御しているのでこのような不都合がなくなり、コ
ントロール方式が単純化し、信頼性を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明の主要部分の構成を示す図である。

【図２】スクリーンジェネレータのブロック図である。

【図３】スクリーンジェネレータにおける作用を説明す
るための図である。

【図４】バッファメモリのブロック図である。

【図５】色分離および写真フラグ再生回路を示す図であ
る。

【図６】ギャップメモリ、ラインバッファの構成を示す
図である。

【図７】１Ｐ２Ｃ複写機の全体構成を説明するための図
である。

【図８】倍率変化時のＩＩＴページ同期信号とＩＯＴ書
込み時間との関係を示す図である。

【符号の説明】

１…ギャップメモリ、２…書込み出力手段、１７…スク
リーンパターン、１８…差分生成回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　読み取った画像データを遅延させるギ
   ャップメモリと、ギャップメモリからの出力画像データ
   を感材への書き込みデータとして出力する書き込み出力
   手段とを備え、書き込み出力手段から出力されるサブカ
   ラー画像データおよびメインカラー画像データにより変
   調して画像露光し、所定間隔おいて配置した副現像器と
   主現像器によりサブカラー画像とメインカラー画像とを
   順次現像して同時に２色の転写記録を行うようにした記
   録装置において、書き込み出力手段からのページ同期信
   号でギャップメモリを制御するようにしたことを特徴と
   する記録装置のギャップメモリ制御方式。