JPH0425237A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル信号を多重化して伝送する装置のフレーム同
期回路に関し、 短時間のうちにフレーム同期を復帰させる事のできる同
期回路を提供することを目的とし、複数のフレーム同期
回路と、該フレーム同期回路にそれぞれ組合わされた複
数のフレームカウンタと、該フレーム同期回路のうち最
初に同期したものを判別する同期判定部と、該最初に同
期したフレーム同期回路のフレームカウンタからのタイ
ミングパルスを後段の基準タイミングとして切替える切
替スイッチ部と、フレーム同期が外れフレーム位置の検
索を開始する時点で各フレームカウンタがフレーム内で
均等に分散した位置からスタートするよう設定する初期
化設定部と、多重化された入力データを出力データに分
離するデータ分離部とを有し、 上記切替スイッチ部により設定されたフレームカウンタ
の制御信号により上記データ分離部を制御し、多重化さ
れた入力データを出力データに分離するように構成する
。

〔産業上の利用分野〕

本発明は、ディジタル信号を多重化して伝送する装置の
フレーム同期回路に関する。

ディジタル信号の多重化伝送装置の接続構成図を第５図
に示す。図において、３１は送信側多重化装置、３２は
ディジタル伝送路、３３はフレーム同期装置、３４は分
離化装置を示す。

送信側多重化装置３１より多重化されたディジタル信号
、例えば６４Ｋｂｐｓが２４多重された１、５４４Ｍｂ
ｐｓのディジタル信号がディジタル伝送路３２を経由し
て受信側に送られ、受信側のフレーム同期装置３３で送
信側のフレームビットとの同期を取り、分離化装置３４
により受信データを分離して、６４Ｋｂｐｓに２４分割
して受信装置側に出力データとして送出する。

このような装置における最近のフレーム同期信号の傾向
として、例えば、拡張スーパーフレーム（Ｅｘｔｅｎｄ
ｅｔ　Ｓｕｐｅｒｆｒａｍｅ　Ｆｏｒｍａｔ）のように
、２４フレーム構成の１マルチフレーム内に分散させる
フレームビットを繰り返しの無いパターンとして、ショ
ートフレーム（１フレーム）とマルチフレーム（２４フ
レーム）という構成をとらずにフレーム同期回路を一つ
にすることが多くなってきた。この場合、フレームパタ
ーンの検索範囲が全フレーム長（１マルチフレーム長）
となるため、従来のようにショートフレーム（１フレー
ム長）の繰り返し範囲内の検索で済んだ場合に比べて、
より性能の高いフレーム同期回路が必要とされてきてい
る。

〔従来の技術〕

従来のフレーム同期回路のブロック構成図を第６図に示
す。図において、１０はフレーム同期回路、２０はフレ
ームカウンタ、３０はデータ分離部を示す。

フレームカウンタ２０でフレームビット位置を数え、そ
の時にフレーム同期回路１０で入力ビットを調ベフレー
ムピントとみなせない場合は、フレームカウンタ２０を
停止させ次の入力データを調べる。

こうしてフレームビットとみなせる位置までフレームカ
ウンタ２０をずらして行き、そこからカウンタを再スタ
ートさせる。これを繰り返し行い、カウンタをずらすこ
とがな（なって安定した所をフレームビット位置とし、
同期が確立したと判定する。データ分離部３０はフレー
ムカウンタ２０のカウンタ値をデコード判定して各種タ
イミングを作って入力データを分離する。なお、同期フ
レーム１０では、同期復帰をすばやく行うために、メモ
リ等で以前のデータもしくは相関情報を記憶しておくこ
とが多い。同期復帰の時間を短縮するには、このメモリ
の段数を増加することで対処している。

〔発明が解決しようとする課題〕

しかし、メモリ段数が増加するにつれて、同期復帰性能
の改善効果は弱まって、回路規模の増加に見合うだけの
効果が得られないという問題がある。

本発明は、より強力な同期復帰特性を持ち、短時間のう
ちにフレーム同期を復帰させる事のできる同期回路を提
供することを目的とする。

〔課題を解決するための手段〕

本発明の原理構成図を第１図に示す。図において、１１
＋　１２．−−−−−−−１ｎは複数のフレーム同期回
路、２１、２２．−−−−−−−−−２ｎは該複数のフ
レーム同期回路とそれぞれ組合わせられる複数のフレー
ムカウンタ、４は該フレーム同期回路のうち最初に同期
したものを判別する同期判定部、５は該最初に同期した
フレーム同期回路に組合わされたフレームカウンタから
のタイミングパルスを後段の基準タイミングとして切替
える切替スイッチ部、６はフレーム同期が外れフレーム
位置の検索を開始する時点で各フレームカウンタがフレ
ーム内で均等に分散した位置からスタートするよう設定
する初期化設定部、３は多重化された入力データを出力
データに分離するデータ分離部を示す。

上記切替スイッチ部５により設定されたフレームカウン
タの制御信号により上記データ分離部３を制御し、多重
化された入力データを出力データに分離するように構成
する。

〔作用〕

複数のフレーム同期回路１１．１２．・−・−・・−１
０は、入力データをフレームパターンと比較する他、以
前の情報を記憶しておくメモリや前方／後方保護などの
機能を含む。複数のフレームカウンタ２１．２２゜・−
・・・・・−２ｎは接続されたそれぞれのフレーム同期
回路のフレームビットのカウントを行う。データ分離部
３は入力データを分割したり情報を分離する機能を持つ
。各フレーム同期回路はスタート後は独立して動作し、
同期判定部４はフレーム同期回路のうちどれか１つが同
期確立したら他のフレーム同期回路を停止させ、切替ス
イッチ部５への選択情報を作成する。切替スイッチ部５
は同期判定部４からの選択情報により今回番目のフレー
ム同期回路が選択されているかの判定信号により、該当
するフレームカウンタを選択し、データ分離の基準にす
るフレームカウンタに切り替えてデータ分離部３を制御
する。初期化設定部６はフレームパターンの検索を始め
る時点で、各フレームカウンタがフレーム長内に均等に
分散するよう初期化する。即ち同期判定部４から同期が
外れているという情報により制御されてフレームカウン
タの初期値設定をする。

本発明では、複数のフレーム同期回路とフレームカウン
タの組合わせからなる複数の同期回路を持ち、それぞれ
が独立してフレームパターンの検索を行うため、各回路
の検索範囲が従来の同期回路１つの場合より短くて済む
。

〔実施例〕

本発明のフレームパターンの実施例を第２図に示す。図
は繰返しのないフレームパターンの例として拡張スーパ
ーフレーム（Ｅｘｔｅｎｄｅｔ　Ｓｕｐｅｒｆｒａｍｅ
Ｆｏｒｍａ　を以下Ｅ、　Ｓ、　Ｆと略す）の形式を示
す。このＥ。

Ｓ、Ｆでは１フレーム４６３２ビツトに対しフレームビ
ットは６ビツトが分散して配置されている。フレームビ
ットは繰返しのない“００１０１１”が１マルチフレー
ム内に７７２ビツト毎に配置されている。その他ＣＲＣ
（チエツク）６ビツト、アラーム１ビツト、パリティ１
ビツト、端局間通信用６ビツト、ローカル通信用４ビツ
ト等の各種ビットが１マルチフレーム内で互いに重複し
ないように分散配置されている。このＥ、Ｓ、Ｆに対し
ての最悪平均同期復帰時間を従来の単一型の相関メモリ
型同期回路と本発明の６回路が独立に動作する相関メモ
リ型同期回路で比較すると第３図の特性図のようになる
。

第３図はメモリ段数と最悪平均同期回復時間との特性図
を示し、従来の単一型特性を■、本発明の６回路型特性
を■で示す。図において、最悪平均同期復帰時間を１０
Ｏｎ＋ｓ以下にするには単一型はメモリ段数を１５０段
以上、６回路型は１２段×６＝７２段以上となり、５０
ｍ５以下では単一型が３６０段以上、６回路型では３５
段Ｘ　６　＝２１０段となり、従来の単一型に比し本発
明の６回路型の方がメモリ段数が少ないことが判る。

この第３図の例では、同期回路を相関メモリ型のもので
構成したが、これに限ったわけではなく単純な１ビット
即時シフト型などにも応用できる。

さらに、今回の例のようにフレームビット間隔に対応さ
せて回路数を決める必要もなく、フレーム長内でなるべ
く均等に分散するようにフレームカウンタに初期値をセ
ットする点だけ注意すれば、自由に回路数を決めること
ができる。

本発明の同期復帰までのタイミングチャートの実施例を
第４図に示す。本発明の原理構成を示す第１図により動
作を説明する。図において、最初同期回路１が同期を保
持していて、同期が外れて検出回路がスタートし、最終
的に同期回路３がフレームパターンを補足して同期保持
するまでの動作を示す。

先ず、同期回路１で同期している状態から外乱等で入力
データがずれてしまうと、同期回路１はある決められた
方式でフレームビットを監視しているので、そこが正し
いフレームビット位置でなくなったと判定し、同期外れ
状態になったことを同期判定部４に伝える。同期判定部
４は同期外れ状態に変わったことを初期化設定部６に伝
える。

初期化設定部６はこの信号を受け、初期化パルスを出し
、各同期回路のフレームカウンタをフレーム長内に均等
に分散するような値に設定する。それぞれのフレームカ
ウンタがカウントを開始し、フレームビットが来るべき
位置でパターンチエツクパルスを出す。この時の入力デ
ータがフレームビットの候補とみなせれば、フレームカ
ウンタはそのままカウントを進めるが、もしフレームビ
ットの候補とみなせない時はフレーム同期回路がクロッ
クシフト信号を出し、フレームカウンタを一時的に停止
させ、次のデータがフレームビットの候補とみなせるか
を調べる。こうしてフレームビットの候補とみなせる位
置までフレームカウンタを止めておく。

第４図では、同期回路３が何回かのクロ・ンクシフト信
号を出した後、クロックシフト信号が出なくなっている
のに対し、他の同期回路はフレームビット位置に合って
いないため、クロックシフトがいつまでも出ている。こ
うしてクロックシフトがある決められた帰還に一度も起
こらなかった場合に、フレーム同期がとれたとしてそこ
の同期回路が同期保持を示す信号を出し、同期回路判定
部４はそこのフレームカウンタの信号がデータ分離部３
へ行くように切替スイッチ部５を切替える。

〔発明の効果〕

以上説明したように、本発明によれば複数のフレーム同
期回路にフレームパターンの検索範囲を分担することが
でき、所望の同期復帰時間をより少ない回路規模で実現
できる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は実施例のフレー
ムパターン構成図、第３図は同期復帰時間特性比較図、
第４図は同期復帰までのタイミングチャートの実施例、
第５図はディジタル信号多重化伝送装置の接続構成図、
第６図は従来例のブロック構成図を示す。 図において、１０．　ＩＩ、　１２．−Ｉｎはフレーム
同期回路、２０．２１．２２．−２ｎはフレームカウン
タ、３．３０はデータ分離部、４は同期判定部、５は切
替スイッチ部、６は初期化設定部、３１は多重化装置、
３２はディジタル伝送線、３３はフレーム同期装置、３
４は分離化装置を示す。 代理人　弁理士　井　桁　貞　−

Claims (1)

1. 【特許請求の範囲】 複数のフレーム同期回路（１１、１２、……１ｎ）と、
   該フレーム同期回路のそれぞれと組合わされた複数のフ
   レームカウンタ（２１、２２、……２ｎ）と、該フレー
   ム同期回路のうち最初に同期したものを判別する同期判
   定部（４）と、該最初に同期したフレーム同期回路のフ
   レームカウンタからのタイミングパルスを後段の基準タ
   イミングとして切替える切替スイッチ部（５）と、フレ
   ーム同期が外れフレーム位置の検索を開始する時点で各
   フレームカウンタがフレーム内で均等に分散した位置か
   らスタートするよう設定する初期化設定部（６）と、多
   重化された入力データを出力データに分離するデータ分
   離部（３）とを有し、 上記切替スイッチ部（５）により設定されたフレームカ
   ウンタの制御信号により上記データ分離部（３）を制御
   し、多重化された入力データを出力データに分離するこ
   とを特徴とするフレーム同期回路。