JPH04252330A - Processing system for floating point addition/subtraction - Google Patents

Processing system for floating point addition/subtraction

Info

Publication number
JPH04252330A
JPH04252330A JP2404025A JP40402590A JPH04252330A JP H04252330 A JPH04252330 A JP H04252330A JP 2404025 A JP2404025 A JP 2404025A JP 40402590 A JP40402590 A JP 40402590A JP H04252330 A JPH04252330 A JP H04252330A
Authority
JP
Japan
Prior art keywords
input data
exponent
addition
mantissa
shift control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2404025A
Other languages
Japanese (ja)
Inventor
Shigeo Yonezawa
米沢 繁雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2404025A priority Critical patent/JPH04252330A/en
Publication of JPH04252330A publication Critical patent/JPH04252330A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To process the floating point addition/subtraction at a high speed by omitting the useless shift operation time and computing time. CONSTITUTION:In the first invention, an exponent deciding means (circuit) 5 decides whether the exponents are equal to each other among input date. If so, the addition/subtraction processing is immediately applied to the mantissas without carrying out the processing of a shift control data output circuit 1. In the second invention, a scale-over deciding part 5a decides whether the difference of the exponents exceeds a digit matching scale or not. If so, the mantissa of the input data on a larger exponent is outputted as the processing result without performing any shift operation nor addition/subtraction processing. Thus the addition/subtraction result of floating point is outputted at a high speed.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は浮動小数点デ−タの加
減算処理に係り、指数部が等しい場合と、指数差が桁合
わせオ−バ−フロ−する場合に無駄な動作を省略するよ
うにして結果を高速で出力するものである。
[Industrial Application Field] This invention relates to addition and subtraction processing of floating point data, and is designed to omit unnecessary operations when the exponent parts are equal and when the exponent difference overflows the digit alignment. The results are output at high speed.

【0002】0002

【従来の技術】図2は例えば特公平1−60857に示
された従来の浮動小数点の仮数部加減算演算に関する回
路例をブロック図で示したものであり、図において、1
はシフト制御デ−タ出力回路、2,3はシフト回路、4
は加算器である。
2. Description of the Related Art FIG. 2 is a block diagram showing an example of a circuit related to conventional floating-point mantissa addition/subtraction operations disclosed in Japanese Patent Publication No. 1-60857.
is a shift control data output circuit, 2 and 3 are shift circuits, and 4 is a shift control data output circuit.
is an adder.

【0003】次に動作について説明する。第1,第2の
2つの入力デ−タの指数部をシフト制御デ−タ出力回路
1により比較し、シフト制御デ−タを算出する。次に第
1の入力デ−タの仮数部の桁合わせのために、上記シフ
ト制御デ−タ出力回路1で生成されたシフト制御デ−タ
にもとづきシフト回路2でシフト動作を行う。同様に、
第2の入力デ−タの仮数部の桁合わせのために、上記シ
フト制御デ−タ出力回路1で生成されたシフト制御デ−
タにもとづきシフト回路3でシフト動作を行う。ついで
、シフトされ、桁合わせされた仮数部を加算器4により
加算する。
Next, the operation will be explained. The exponent parts of the first and second input data are compared by the shift control data output circuit 1 to calculate shift control data. Next, in order to align the digits of the mantissa part of the first input data, a shift operation is performed in a shift circuit 2 based on the shift control data generated by the shift control data output circuit 1. Similarly,
In order to align the digits of the mantissa part of the second input data, the shift control data generated by the shift control data output circuit 1 is
The shift circuit 3 performs a shift operation based on the data. Then, the shifted and digit-aligned mantissa parts are added by an adder 4.

【0004】0004

【発明が解決しようとする課題】従来の浮動小数点加減
算装置は以上のように構成されているので、桁合わせの
必要のない入力デ−タに対しても仮数部のシフト動作を
常に行わなければならず、また、桁合わせのできない程
の指数差のある入力デ−タに対しても加算演算を常に行
わなければならず、無駄な動作により結果を迅速に出力
できないなどの問題点があった。
[Problem to be Solved by the Invention] Since the conventional floating-point addition/subtraction device is configured as described above, it is necessary to always shift the mantissa even for input data that does not require digit alignment. In addition, addition operations must always be performed even for input data with exponent differences that are so large that digit alignment cannot be performed, resulting in problems such as the inability to quickly output results due to wasted operations. .

【0005】[0005]

【課題を解決するための手段】この第1の発明は、第1
,第2の各入力デ−タにおける指数部が等しいか否かを
判定する指数部判定手段(指数部判定回路5)を設け、
上記指数部判定手段により指数部が等しいと判定された
とき、シフト制御デ−タ出力回路1による処理を実行す
ることなく仮数部を直ちに加減算処理するようにしたも
のである。
[Means for solving the problem] This first invention is based on the first invention.
, an exponent part determination means (exponent part determination circuit 5) for determining whether or not the exponent parts in each of the second input data are equal;
When the exponent parts are determined to be equal by the exponent part determining means, the mantissa part is immediately subjected to addition/subtraction processing without executing the processing by the shift control data output circuit 1.

【0006】第2の発明は、指数部の差が桁合わせのス
ケ−ルをオ−バ−するか否かを判定するスケ−ルオ−バ
−判定部5aを設け、スケ−ルをオ−バ−すると判定さ
れたときに、シフト動作及び加減算処理を行うことなく
指数部の大きい方の入力デ−タの仮数部を処理結果とし
て出力するようにしたものである。
[0006] The second invention includes a scale over determination section 5a that determines whether or not the difference in exponent parts exceeds the scale of digit alignment. When it is determined that the input data is a bar, the mantissa part of the input data having the larger exponent part is output as a processing result without performing a shift operation and addition/subtraction processing.

【0007】[0007]

【作用】第1の入力デ−タと、第2の入力デ−タのそれ
ぞれの指数部が等しいか否かを判定し、等しいと判定さ
れたときは、シフト制御デ−タ出力回路及びシフト回路
をパスして仮数部を直ちに加減算処理に移行する。また
、それぞれの指数部の差が、桁合わせのスケ−ルをオ−
バ−する程度に大きいときは、大きい方の入力デ−タの
仮数部を処理結果として出力する。
[Operation] It is determined whether the exponent parts of the first input data and the second input data are equal, and when it is determined that they are equal, the shift control data output circuit and the shift The circuit is passed and the mantissa part is immediately transferred to addition/subtraction processing. Also, the difference between the exponent parts changes the scale of digit alignment.
If the input data is large enough to cause a bar, the mantissa part of the larger input data is output as the processing result.

【0008】[0008]

【実施例】以下、この発明の一実施例を図について説明
する。図1において、1はシフト制御デ−タ出力回路、
2,3はシフト回路、4は加算器、5は指数部が等しい
か否かを判定する指数部判定手段としての指数部判定回
路、5aは指数部の差が桁合わせのスケ−ルをオ−バ−
するか否かを判定するスケ−ルオ−バ−判定部、6,7
は2回線の選択回路、8は3回線の選択回路である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is a shift control data output circuit;
2 and 3 are shift circuits; 4 is an adder; 5 is an exponent part determination circuit as an exponent part determination means for determining whether or not the exponent parts are equal; and 5a is a circuit in which the difference in the exponent parts controls the scale of digit alignment. -bar-
scale-over determination unit, 6, 7 for determining whether or not to
8 is a 2-line selection circuit, and 8 is a 3-line selection circuit.

【0009】次に動作について説明する。第1の入力デ
−タ及び第2の入力デ−タの指数部をシフト制御デ−タ
出力回路1により比較しシフト制御デ−タを算出する。 次にシフト回路2,3で上記シフト制御デ−タによって
仮数部の桁合わせを行う。ついで、桁合わせされた仮数
部を加算器4により加算する。この動作は従来と同様で
ある。
Next, the operation will be explained. A shift control data output circuit 1 compares the exponent parts of the first input data and the second input data to calculate shift control data. Next, the shift circuits 2 and 3 perform digit alignment of the mantissa part using the shift control data. Then, the adder 4 adds the mantissa parts whose digits have been aligned. This operation is the same as the conventional one.

【0010】一方、指数部判定回路5によって指数部が
互いに等しいと判定されると、選択回路6,7により、
仮数部の両入力デ−タがそれぞれそのまま加算器4の入
力デ−タとなる。
On the other hand, when the exponent part determination circuit 5 determines that the exponent parts are equal to each other, the selection circuits 6 and 7
Both input data of the mantissa part become the input data of the adder 4 as they are.

【0011】反対に、指数部が等しくないと、シフト動
作された結果の出力が加算器4の入力デ−タとなる。
On the other hand, if the exponent parts are not equal, the output of the result of the shift operation becomes the input data of the adder 4.

【0012】また、スケ−ルオ−バ−判定部5aによっ
て指数部の差がスケ−ルオ−バ−で、桁合わせ可能な値
以上であると判定されると、選択回路8により、指数部
の大きい方の仮数部入力デ−タが選択され、シフト処理
,演算処理が全くなされることなく、結果として出力さ
れる。
Further, when the scale over determination section 5a determines that the difference in the exponent part is a scale over and is greater than the value that allows digit alignment, the selection circuit 8 selects the difference in the exponent part. The larger mantissa input data is selected and output as a result without any shift processing or arithmetic processing.

【0013】反対に、桁合わせ可能な場合は、加算器の
演算結果が選択回路8により選択される。
On the other hand, if digit alignment is possible, the selection circuit 8 selects the calculation result of the adder.

【0014】なお、指数部と仮数部とは、入力デ−タが
ここでm×10nとした場合、mが仮数部で、nが指数
部である。
Note that when the input data is m×10n, m is the mantissa part and n is the exponent part.

【0015】例えば、第1の入力デ−タが3.15×1
0−5で、第2の入力デ−タが2.14×10−4の場
合、指数部が同一ではないので、第2の入力デ−タにつ
いて仮数部の小数点をシフトして21.40×10−5
として変更される。
For example, the first input data is 3.15×1
0-5 and the second input data is 2.14 x 10-4, the exponent parts are not the same, so the decimal point of the mantissa part of the second input data is shifted to 21.40. ×10-5
changed as .

【0016】本発明によれば、最初から第1の入力デ−
タが3.15×10−5で、第2の入力デ−タが2.1
4×10−5ならば指数部が同一なので、シフト動作は
省略される。
According to the present invention, the first input data is
The input data is 3.15×10-5 and the second input data is 2.1
If it is 4×10 −5 , the exponent parts are the same, so the shift operation is omitted.

【0017】また、本発明によれば、例えば第1の入力
デ−タが3.15×10−5で、第2の入力デ−タが2
.14×105 の場合、あまりにも指数部が異なり、
第1の入力デ−タは誤差範囲となるため桁合わせは意味
がなく、2.14×105 をそのまま演算結果として
外部に出力するのである。
Further, according to the present invention, for example, the first input data is 3.15×10 −5 and the second input data is 2.
.. In the case of 14×105, the exponents are too different,
Since the first input data falls within the error range, digit alignment is meaningless, and 2.14 x 105 is directly output to the outside as the calculation result.

【0018】[0018]

【発明の効果】第1の発明は、指数部が等しいと判定さ
れたときにはシフト制御デ−タ出力回路による処理を実
行することなく仮数部を直ちに加減算処理するように構
成したので、無駄なシフト時間を短縮でき、高速に浮動
小数点加減算の処理を行なえるという効果が得られる。
Effects of the Invention The first invention is configured such that when it is determined that the exponent parts are equal, the mantissa part is immediately subjected to addition and subtraction processing without executing the processing by the shift control data output circuit, thereby eliminating unnecessary shifts. The effect is that time can be shortened and floating point addition/subtraction processing can be performed at high speed.

【0019】第2の発明は,指数部の差が桁合わせのス
ケ−ルをオ−バ−すると判断されたときにはシフト動作
及び加減算処理を行うことなく指数部の大きい方の入力
デ−タの仮数部を処理結果として出力するように構成し
たので、無駄なシフト時間,演算処理時間を短縮でき、
高速に浮動小数点加減算の処理を行えるという効果が得
られる。
[0019] In the second invention, when it is determined that the difference in the exponent part exceeds the digit alignment scale, the input data with the larger exponent part is changed without performing shift operation and addition/subtraction processing. Since the structure is configured to output the mantissa part as the processing result, unnecessary shift time and calculation processing time can be reduced.
The effect is that floating point addition/subtraction processing can be performed at high speed.

【0020】[0020]

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例による浮動小数点加減算処理
方式のブロック図である。
FIG. 1 is a block diagram of a floating-point addition/subtraction processing method according to an embodiment of the present invention.

【図2】従来例による浮動小数点加減算装置のブロック
図である。
FIG. 2 is a block diagram of a conventional floating-point addition/subtraction device.

【符号の説明】 1  シフト制御デ−タ出力回路 2,3  シフト回路 4  加算器 5  指数部判定回路 5a  スケ−ルオ−バ−判定部 6,7,8  選択回路[Explanation of symbols] 1 Shift control data output circuit 2, 3 Shift circuit 4 Adder 5 Exponent part judgment circuit 5a Scale over determination section 6, 7, 8 Selection circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  仮数部と指数部とに分けられた第1の
入力デ−タ及び第2の入力デ−タを加減算処理するもの
であって、シフト制御デ−タ出力回路により上記各入力
デ−タにおける指数部を比較演算し、この演算結果にも
とづきシフト制御デ−タを算出し、シフト回路により上
記シフト制御デ−タにもとづき各入力デ−タにおける仮
数部の小数点位置をシフトして桁合わせを行い、この桁
合わせのなされた仮数部を加減算処理して出力するよう
にした浮動小数点加減算処理方式において、各入力デ−
タにおける指数部が等しいか否かを判定する指数部判定
手段を設け、この指数部判定手段により指数部が等しい
と判定されたとき、仮数部を直ちに加減算処理するよう
にしたことを特徴とする浮動小数点加減算処理方式。
[Claim 1] A device that performs addition/subtraction processing on first input data and second input data divided into a mantissa part and an exponent part, wherein each of the above-mentioned input data is processed by a shift control data output circuit. The exponent part of the data is compared and calculated, and shift control data is calculated based on the result of this calculation.The shift circuit shifts the decimal point position of the mantissa part of each input data based on the shift control data. In the floating-point addition/subtraction processing method, the digits are aligned using
The present invention is characterized in that an exponent part determining means is provided for determining whether or not the exponent parts in the data are equal, and when the exponent part determining means determines that the exponent parts are equal, the mantissa part is immediately subjected to addition/subtraction processing. Floating point addition/subtraction processing method.
【請求項2】  仮数部と指数部とに分けられた第1の
入力デ−タ及び第2の入力デ−タを加減算処理するもの
であって、シフト制御デ−タ出力回路により上記各入力
デ−タにおける指数部を比較演算し、この演算結果にも
とづきシフト制御デ−タを算出し、シフト回路により上
記シフト制御デ−タにもとづき各入力デ−タにおける仮
数部の小数点位置をシフトして桁合わせを行い、この桁
合わせのなされた仮数部を加減算処理して出力するよう
にした浮動小数点加減算装置において、各入力デ−タに
おける指数部の差を求めて、この差が桁合わせのスケ−
ルをオ−バ−するか否かを判定するスケ−ルオ−バ−判
定部を設け、スケ−ルをオ−バ−すると判定されたとき
にシフト動作及び加減算処理を行うことなく指数部の大
きい方の入力デ−タの仮数部を処理結果として出力する
ようにしたことを特徴とする浮動小数点加減算処理方式
[Claim 2] The first input data and the second input data, which are divided into a mantissa part and an exponent part, are subjected to addition and subtraction processing, and each of the above-mentioned input data is processed by a shift control data output circuit. The exponent part of the data is compared and calculated, and shift control data is calculated based on the result of this calculation.The shift circuit shifts the decimal point position of the mantissa part of each input data based on the shift control data. In a floating-point adder/subtractor that performs digit alignment, adds and subtracts the digit-aligned mantissa, and outputs it, the difference between the exponent parts of each input data is determined, and this difference is used as the digit-aligned mantissa. Skate
A scale over determination section is provided to determine whether or not the scale is over, and when it is determined that the scale is over, the exponent part can be adjusted without performing a shift operation or addition/subtraction processing. A floating point addition/subtraction processing method characterized in that the mantissa part of the larger input data is output as a processing result.
JP2404025A 1990-12-03 1990-12-03 Processing system for floating point addition/subtraction Pending JPH04252330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2404025A JPH04252330A (en) 1990-12-03 1990-12-03 Processing system for floating point addition/subtraction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2404025A JPH04252330A (en) 1990-12-03 1990-12-03 Processing system for floating point addition/subtraction

Publications (1)

Publication Number Publication Date
JPH04252330A true JPH04252330A (en) 1992-09-08

Family

ID=18513720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2404025A Pending JPH04252330A (en) 1990-12-03 1990-12-03 Processing system for floating point addition/subtraction

Country Status (1)

Country Link
JP (1) JPH04252330A (en)

Similar Documents

Publication Publication Date Title
US4999803A (en) Floating point arithmetic system and method
US5369607A (en) Floating-point and fixed-point addition-subtraction assembly
US8185570B2 (en) Three-term input floating-point adder-subtractor
JPH09212337A (en) Floating-point arithmetic processor
JPS60140422A (en) Arithmetic processing unit
JPH04332036A (en) Floating decimal point multiplier and its multiplying system
JPS62191926A (en) Arithmetic unit
JPH0545981B2 (en)
EP0273753B1 (en) Floating-point arithmetic apparatus
JPH04252330A (en) Processing system for floating point addition/subtraction
JP3064405B2 (en) Complex number processing
JPS62197868A (en) Linear approximation conversion circuit for pipeline construction
KR0176883B1 (en) Complex number multiplier
JPS6154537A (en) Addition and subtraction system of floating point
JP3124286B2 (en) Floating point arithmetic unit
GB2296803A (en) Apparatus for arithmetically operating floating-points
JP2665067B2 (en) Floating point adder / subtracter
JP2552086B2 (en) Floating point arithmetic unit
JPH05204606A (en) Floating point arithmetic system and unit
JP2903529B2 (en) Vector operation method
KR100431707B1 (en) Method for processing exponents on multiplication/division operation of floating point operation
JPH04260122A (en) Addition/subtraction high speed digit matching circuit
JPH04182827A (en) Arithmetic circuit
JPH0239233A (en) Floating point adder
JPS60245046A (en) Logical shift arithmetic circuit