JPH04251825A - 薄膜二端子素子 - Google Patents

薄膜二端子素子

Info

Publication number
JPH04251825A
JPH04251825A JP3026926A JP2692691A JPH04251825A JP H04251825 A JPH04251825 A JP H04251825A JP 3026926 A JP3026926 A JP 3026926A JP 2692691 A JP2692691 A JP 2692691A JP H04251825 A JPH04251825 A JP H04251825A
Authority
JP
Japan
Prior art keywords
conductor
film
insulating layer
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3026926A
Other languages
English (en)
Inventor
Hidekazu Ota
英一 太田
Hitoshi Kondo
均 近藤
Yuji Kimura
裕治 木村
Masayoshi Takahashi
高橋 正悦
Kenji Kameyama
健司 亀山
Katsuyuki Yamada
勝幸 山田
Makoto Tanabe
誠 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3026926A priority Critical patent/JPH04251825A/ja
Publication of JPH04251825A publication Critical patent/JPH04251825A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、改良された薄膜二端子素子、す
なわちMIM素子に関する。
【0002】
【従来技術】従来、導体−絶縁膜−導体(MIM)素子
としてはガラス板のような絶縁基板上に下部電極として
Ta,Al,Ti等の金属電極を設け、その上に前記金
属の酸化物、又はSiOx,SiNx等からなる絶縁膜
を設け、更にその上に上部電極としてAl,Cr等の金
属電極を設けたものが知られている。しかし絶縁膜に金
属酸化物を用いたMIM素子(特開昭57−19658
9号、同61−232689号、同62−62333号
等)の場合、絶縁膜は下部金属電極の陽極酸化又は熱酸
化により形成するため、工程が複雑であり、しかも高温
熱処理を必要とし(陽極酸化法でも不純物の除去等を確
実にするため、高温熱処理が必要)、また膜制御性(膜
質及び膜厚の均一性及び再現性)に劣る上、基板が耐熱
材料に限られること等の欠点を有していた。一方絶縁膜
にSiOx,SiNx,Ta2O5を用いた素子では(
特開昭61−275819号)、絶縁膜はプラズマCV
D法、スパッタ法等の気相法で製膜するが基板温度は通
常300℃程度必要であるため、低コスト基板は使用で
きず、また、大面積化の際に基板に温度分布があるため
、膜質、膜厚が不均一になりやすい欠点がある。さらに
これらの気相成膜の膜は基板全面に堆積されるため(必
要部のみに選択的に堆積させることは難しい)、フォト
リソプロセスによって不必要部を除去する工程が必要で
ある。
【0003】
【目的】本発明の第1の目的は、絶縁膜を必要とする部
分のみに形成することにより、従来必要不可欠であった
フォトリソプロセスの工程を必要としない点にある。本
発明の第2の目的は、低温例えば室温〜200℃、好ま
しくは40℃〜120℃において素子の製造を可能とす
る点にある。本発明の第3の目的は、比較的耐熱性にと
ぼしいソーダガラス、高分子フィルム等の低コスト基板
が使用できるようにする点にある。本発明の第4の目的
は、素子の活性部を下部導体の側面に設けることにより
、活性部の面積を小さくし、特性のバラツキをおさえる
点にある。
【0004】
【構成】本発明は、上部導体および下部導体間に介在さ
せた絶縁膜が、前記下部導体の表面層をプラズマ改質す
ることにより得られた絶縁体であることを特徴とする薄
膜二端子素子に関する。本発明の素子は絶縁層の形成さ
れる部分が、あらかじめパターン化してある導体部に限
定されるため、絶縁層のエッチングプロセスが不要とな
り、また導体部は全て絶縁層により被覆されるため、腐
食等を受けない等の利点が生ずる。前記の素子は通常任
意の基板上に形成するが、本発明の絶縁体は低温で形成
できるので、ソーダガラスや高分子フィルム等の安価な
基板を使用することができる。だからといって本発明は
、石英ガラス等の使用を排除するものではない。高分子
フィルムの使用は、ガラス等の基板に比較して、軽くて
薄くすることができるので、液晶表示装置を薄型、軽量
にするのに有利である。高分子としてはとくに制限はな
いが、ポリエチレンテレフタレート(PET)、ポリエ
ーテルサルホン(PES)、ポリアリレート、ポリイミ
ド、ポリエーテルエーテルケトン(PEEK)、ポリエ
チレンナフタレート(PEN)等を挙げることができる
。また、第1導体と第2導体が絶縁層を介して重なりあ
い素子として非線形抵抗性を発揮する主要部分、すなわ
ち活性部を下部導体の上面ではなく、側面に設けること
が好ましい。このような構成をとることにより、(a)
活性部の面積は下層導体の膜厚および断面のテーパー角
度により主に規定されるため特性バラツキが減少する。 (b)活性部面積を小さくできるため液晶の駆動に有利
となる。等の利点が生ずる。 図1で本発明の基本構成を説明する。先ず基板1上にバ
スラインを兼る下部導体第1導体2を形成し、フォトリ
ソプロセスで所定の形状にエッチングする。次に第1導
体2の全表面を図2に示すプラズマ改質装置を使いその
表面層を絶縁層3に変化させこの上に画素、電極を兼る
透明な上部導体第2導体3を形成し、フォトリソプロセ
スにより所定の形状にエッチングし素子を完成する。第
1導体2としてはAl,Ta、W,Nb,Ni,Ti等
の比較的酸化されやすい金属が有利であるが、これらに
限定するものではない。膜厚は上層に形成される絶縁層
3の所望膜厚によっても異るが概ね100〜8000Å
であり、LCD駆動用の素子として絶縁層3を厚く形成
する場合には400〜8000Å、好ましくは500〜
5000Å程度である。堆積法は蒸着法、EB蒸着法、
スパッタ法等気相法が一般的である。
【0005】次に絶縁層3の形成法を説明する。金属表
面のプラズマ改質(プラズマ酸化、窒化、炭化が通常な
されているが、本発明でいうプラズマ改質はこれら単一
元素によるもののみでなく、複数元素の組合せによるも
のも含む。例えばプラズマ酸化窒化、プラズマ炭化窒化
等であるが組合せはこれらに限定されるものではない。 )を行なうには、得ようとする化合物の組成を少なくも
含むガスからなるプラズマ中、例えば酸化物であれば酸
素を含むプラズマ、窒化物であれば窒素を含むプラズマ
中に試料を放置すればよい。プラズマの種類としてはD
C放電、RF放電、マイクロ波放電等が使用され、基板
温度は室温〜200℃、多くの場合は40〜120℃で
ある。化合物の成長速度はプラズマ密度、試料側に印加
される正バイアス(0〜500V、好ましくは20〜2
00V程度)によって高めることができる。プラズマ密
度を高めるにはマイクロ波放電を用いるが、図2のごと
く磁界を印加してプラズマを収束させることが特に有効
である。圧力は1/104〜数torrで好ましくは1
/103〜0.5torrであった。より具体的には、
第1導体2がAlの場合、処理条件を表1にまとめた。
【0006】
【表1】
【0007】下部導体の表面層に形成されるAl2O3
等は第1導体2上に限られるためAl2O3等の不要部
を除去する工程を必要としない。また、Al2O3の膜
厚は時間とともに一定値に飽和するがこの飽和値は正バ
イアスによって制御できるため膜厚のコントロールが比
較的容易に行うことができる。絶縁層3の膜厚は、トン
ネル効果を利用した素子として使用するときは比較的薄
く10〜300Å、好ましくは20〜200Åであリ、
またLCD駆動用素子として使用するときは300〜6
000Å好ましくは、400〜4000Åである。画素
電極を兼る第2導体4は透明導電体、具体的にはSnO
2,In2O3,ITO,ZnO等であり、膜厚は30
0〜5000Å、好ましくは500〜3000Åである
が材料は特にこれらに限定されない。LCD用でない場
合は画素電極を兼る必要はなく通常の金属材料(Al,
Ni,Ni−Cr,Cr,Ta,Ti,Ag,Au,P
t...等)も使用できる。またLCD用の場合、素子
の対称性(+バイアス時の電流値と−バイアス時の電流
値の比)を改善するために、該透明電体と絶縁層の間に
金属層を設けることもある。金属材料としては上記と同
様であり膜厚は100〜2000Å程度である。
【0008】図3は本発明の第2の実施態様を示すもの
である。この実施態様では第1導体2が異種材料の積層
となっているものであり、具体的には第1層2aはAl
で、第2層2bはTaである。プラズマ酸化の速度は材
料によって異なり、Ta,AlではTaの方が速く、こ
の点を利用して以下の特徴をだすことができる(但し特
に2層構造に限定されない。)。■Al単層よりも処理
時間を短縮でき、膜厚を厚くする場合に適する。■Ta
のみでは比抵抗が高く、配線抵抗が問題となるがAlと
積層にすることでこの問題が解決される。
【0009】図4、5は本発明の活性部を下層導体の側
面に設けた場合を説明するものである。ともに素子の活
性部(非線形抵抗性を発揮する主要部分)を第1導体2
の側面に限定したもので、この構成にすることで(i)
活性部の面積は第2導体の膜厚により主に規定されるた
め、面積のバラツキが少なくなり、ひいては特性バラツ
キが図1、3の素子よりも少なくなり、LCDに応用し
た場合、画像品質が向上する。一方、図1、3では素子
面積は第1導体、第2導体のパターン精度によって左右
されることになる。 (ii)図1、3に比較して素子面積が小さくできるの
でLCD駆動に有利である。 一般に素子部の電気容量C(MIM)と画素部の電気容
量C(LC)との比はC(MIM)/C(LC)≦1/
10が必要条件である。図1、3では素子面積は第1導
体2と第2導体4のクロス部分であるため、それぞれの
線幅に規制されるが、現状技術で大面積エリアでの最小
線幅はたかだか5μm程度であるため素子面積を5×5
μm以下とすることは難しい。
【0010】図5は基本的には図4と同様の構成である
が、第1導体を積層構造として構造材料の性質上の差に
よるプラズマ酸化速度の差異を積極的に利用したもので
ある。すなわち、酸化速度の遅い材料(Al)をした下
層2aに酸化速度の速い材料(Ta)を上層2bに配置
し、同一バッチでプラズマ酸化し、Al側面には比較的
薄い(400〜1500Å程度の)絶縁層3aがTa上
には厚い(2000〜8000Å程度の)絶縁層3bが
形成される。この上に画素電極となる第2導体4を堆積
、パターン化すると素子活性部は薄い絶縁層のあるAl
側面に自己整合的に限定されることとなる。
【0011】
【効果】(1)請求項1に対応する効果絶縁層の形成さ
れる部分は、あらかじめパターン化された導体部に限定
されているため■絶縁層のエッチングプロセスが不要と
なり、製造工程が短縮されコストが低減し、かつ歩留が
向上する。■導体部全てが絶縁層で被覆されるため腐食
等を受けにくく、信頼性が向上する。 (2)請求項2に対応する効果 低温で作製が可能なため■ソーダガラス、高分子フィル
ム等の基板を使用できコストが低減できる。■また、高
分子フィルムを使う場合はガラス基板と比べて、軽くて
薄いLCDが実現できる。 (3)請求項3に対応する効果 素子活性部を側面に容易に制限できるため■素子面積の
バラツキ、すなわち特性バラツキを低減でき画質が向上
する。■素子容量を小さくできるのでLCD駆動に有利
となり、また、大画面のLCDが作製しやすくなる。
【図面の簡単な説明】
【図1】本発明の薄膜二端子素子の基本構造を示す断面
図である。
【図2】(a)は本発明で使用することのできるプラズ
マ改質装置であり、(b)は正バイアスにより絶縁膜の
膜厚が一定の膜厚になったとき飽和状態となることを示
すグラフである。
【図3】本発明の薄膜二端子素子の一実施態用例を示す
断面図である。
【図4】本発明の薄膜二端子素子の他の実施態用例を示
す断面図である。
【図5】本発明の薄膜二端子素子のもう1つの実施態用
例を示す断面図である。
【符号の説明】
1  基板 2  下部導体(バスラインともなる)2a  Al下
部導体 2b  Ta下部導体 3  絶縁膜 3a  Al2O3絶縁膜 3b  Ta2O5絶縁膜 4  上部導体(画素電極ともなる) 6  チャンバー 7  電極 8  電磁石 9  試料 10  サセプター 11  DC電源 12  排気口 13  ガス導入口

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  上部導体および下部導体間に介在させ
    た絶縁膜が、前記下部導体の表面層をプラズマ改質する
    ことにより得られた絶縁体であることを特徴とする薄膜
    二端子素子。
  2. 【請求項2】  前記薄膜二端子素子を基板上に形成し
    てなる基板付薄膜二端子素子において、前記基板が絶縁
    性高分子フィルムであることを特徴とする基板付薄膜二
    端子素子。
  3. 【請求項3】  薄膜二端子素子の活性部が前記下部導
    体の側面に設けられたことを特徴とする請求項1記載の
    薄膜二端子素子または請求項2記載の基板付薄膜二端子
    素子。
JP3026926A 1991-01-28 1991-01-28 薄膜二端子素子 Pending JPH04251825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3026926A JPH04251825A (ja) 1991-01-28 1991-01-28 薄膜二端子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3026926A JPH04251825A (ja) 1991-01-28 1991-01-28 薄膜二端子素子

Publications (1)

Publication Number Publication Date
JPH04251825A true JPH04251825A (ja) 1992-09-08

Family

ID=12206787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3026926A Pending JPH04251825A (ja) 1991-01-28 1991-01-28 薄膜二端子素子

Country Status (1)

Country Link
JP (1) JPH04251825A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177676A (ja) * 2010-03-08 2010-08-12 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177676A (ja) * 2010-03-08 2010-08-12 Semiconductor Energy Lab Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JPH02308226A (ja) 液晶表示装置
JPS59124162A (ja) 薄膜トランジスタ
KR20040069177A (ko) 액정 표시 장치와 그 제조 방법
JPH04251825A (ja) 薄膜二端子素子
JPH02106723A (ja) 薄膜トランジスタアレイ
JPH01120068A (ja) 薄膜トランジスタ
JPH03260632A (ja) 薄膜トランジスタマトリクスの製造方法
KR100476050B1 (ko) 반사형 액정표시장치 및 그의 제조방법
JP2505662B2 (ja) 薄膜トランジスタの製造方法
JPH06151460A (ja) 逆スタッガ型tftの製造方法
KR910008117B1 (ko) 저소비 전력형 박막 트랜지스터
JPH0283538A (ja) 液晶表示装置
JPH0254577A (ja) 薄膜トランジスタの製造方法
JP2797361B2 (ja) 半導体装置
JP2594384B2 (ja) 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置
KR910008116B1 (ko) 박막 트랜지스터와 그 제조방법
JPH0493928A (ja) 液晶表示装置
JP2798965B2 (ja) マトリクス表示装置
JPH04273215A (ja) 薄膜トランジスタアレイ基板の製造方法
JP2001244522A (ja) 2端子型非線形素子の形成方法および液晶装置用基板の製造方法ならびに液晶装置の製造方法
JPH0345933A (ja) Mim型非線形スイッチング素子の製造方法
JPH01160056A (ja) 薄膜電界効果型トランジスタの製造方法
JPS6235565A (ja) 半導体素子
JPH0291620A (ja) 薄膜非線形ダイオード素子
JPH04316024A (ja) アクティブマトリックス型液晶表示装置の製造方法