JPS6235565A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS6235565A JPS6235565A JP60174801A JP17480185A JPS6235565A JP S6235565 A JPS6235565 A JP S6235565A JP 60174801 A JP60174801 A JP 60174801A JP 17480185 A JP17480185 A JP 17480185A JP S6235565 A JPS6235565 A JP S6235565A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- oxide film
- polycrystalline silicon
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はショット千−接合を有する半導体層と金属との
コンタクト特性を応用したことによる半導体素子に関す
るものである。
コンタクト特性を応用したことによる半導体素子に関す
るものである。
近年、液晶を応用し九ディスプレイの研究が活発に行な
われている。その中で表示デバイスの各画素にスイッチ
要素と信号蓄積要素を集積して表示デバイスを制御、駆
動する方式は、クロス） −りを防いでコントラストを
高め、各画素の信号蓄積キャパシターにより表示要素の
励起時間伸長を図り、コントラストと応答特性の向上を
行なう上で１文字表示から画素表示の広い分野で注目さ
れている。この駆動方式には電界効果トランジスタと非
直線素子のアレイによるものがある。本発明は、後者の
非直線素子を有する新しい構造に関するものである。
われている。その中で表示デバイスの各画素にスイッチ
要素と信号蓄積要素を集積して表示デバイスを制御、駆
動する方式は、クロス） −りを防いでコントラストを
高め、各画素の信号蓄積キャパシターにより表示要素の
励起時間伸長を図り、コントラストと応答特性の向上を
行なう上で１文字表示から画素表示の広い分野で注目さ
れている。この駆動方式には電界効果トランジスタと非
直線素子のアレイによるものがある。本発明は、後者の
非直線素子を有する新しい構造に関するものである。
本発明に類する従来の技術は、金属Ｗ縁ノ引金属層（以
下ＭＩＭと略す）から成るデバイスがある。これはＰｏ
ｏ ｌ ｅ−ｙｒｅｎｋｅ ｌ伝導機構を利用した非直
線素子の代表的なデバイスである。第２図面の簡単な説
明する。第２図れ）で、例えば、絶縁基板２００上にＴ
ａ２０１をスパッタリング等により形成し、しか今後、
Ｔａ２Ｏ！＋２０２を酸化形成する。最後にＣｒ２Ｏ３
を形成することによりＭ工Ｍ素子が形成される。この素
子の一般的な＋−Ｖ特性は第１図（ｃ）に示す様に非直
線形である。このＭＩＭ素子を各画素の駆動スイッチン
グ素子として応用し乏略図を第２図の）に示す。ここで
２０１はＴａ、２０５はＣ？’、２０４け画素を形成す
る１例えばＩＴＯ等の透明電極である。
下ＭＩＭと略す）から成るデバイスがある。これはＰｏ
ｏ ｌ ｅ−ｙｒｅｎｋｅ ｌ伝導機構を利用した非直
線素子の代表的なデバイスである。第２図面の簡単な説
明する。第２図れ）で、例えば、絶縁基板２００上にＴ
ａ２０１をスパッタリング等により形成し、しか今後、
Ｔａ２Ｏ！＋２０２を酸化形成する。最後にＣｒ２Ｏ３
を形成することによりＭ工Ｍ素子が形成される。この素
子の一般的な＋−Ｖ特性は第１図（ｃ）に示す様に非直
線形である。このＭＩＭ素子を各画素の駆動スイッチン
グ素子として応用し乏略図を第２図の）に示す。ここで
２０１はＴａ、２０５はＣ？’、２０４け画素を形成す
る１例えばＩＴＯ等の透明電極である。
本発明は、非直線形の特性を有する全く新しい構造のデ
バイスを提供するものであり、同様の特性を有する従来
のＭＩＭ素子の欠点を改良しよう２：、 ｌ／−１５も
のではない。但し、前述したＴａ／Ｔａ２ｏ、／ｃｒ構
造についてあえて欠点を述べれば以下の様なものが挙げ
られる。
バイスを提供するものであり、同様の特性を有する従来
のＭＩＭ素子の欠点を改良しよう２：、 ｌ／−１５も
のではない。但し、前述したＴａ／Ｔａ２ｏ、／ｃｒ構
造についてあえて欠点を述べれば以下の様なものが挙げ
られる。
■ Ｔａ、 Ｏｒ共にスパッタリング、蒸着形成ｈ；
一般的であり、スルーブツトが悪い。
一般的であり、スルーブツトが悪い。
■ 液晶表示デバイスに用いる場合、画素を形成するＩ
ＴＯ等の透明導電膜を含め、４層構造となる。
ＴＯ等の透明導電膜を含め、４層構造となる。
本発明は、不純物を有する８ｉ薄膜だ極めて薄い酸化膜
を形成し、該酸化膜上にＩＴＯ等の透明導電膜を形成し
友際の、Ｓｉ薄膜とＩＴＯ間のＩ−Ｖ特性が、非直線形
の特性を有することを応用した半導体素子に関わる。例
えば、Ｈ型の不純物を有する多結晶シリコンとＩＴＯの
コンタクト特性はオーミックではなくショット？−接合
となるが、そのＩ−Ｖ特性を第１図（ｅ）に示す。例え
ば、多結晶シリコンの薄膜トランジスタを各画素のスイ
ッチング素子として使用する液晶表示装置では、画素の
ＩＴＯ等の透明導電膜と、多結晶シリコンとを直接コン
タクトする構造カー大いに考えられるカーその時の特性
は第１図（ｅ）のようになる。本発明では、プロセスの
工夫により、前記特性をＭ工）ｌ素子のごとき特性（第
１図（Ｃ））にすることにより新しい構造のスイッチン
グ素子を提供するものである。
を形成し、該酸化膜上にＩＴＯ等の透明導電膜を形成し
友際の、Ｓｉ薄膜とＩＴＯ間のＩ−Ｖ特性が、非直線形
の特性を有することを応用した半導体素子に関わる。例
えば、Ｈ型の不純物を有する多結晶シリコンとＩＴＯの
コンタクト特性はオーミックではなくショット？−接合
となるが、そのＩ−Ｖ特性を第１図（ｅ）に示す。例え
ば、多結晶シリコンの薄膜トランジスタを各画素のスイ
ッチング素子として使用する液晶表示装置では、画素の
ＩＴＯ等の透明導電膜と、多結晶シリコンとを直接コン
タクトする構造カー大いに考えられるカーその時の特性
は第１図（ｅ）のようになる。本発明では、プロセスの
工夫により、前記特性をＭ工）ｌ素子のごとき特性（第
１図（Ｃ））にすることにより新しい構造のスイッチン
グ素子を提供するものである。
本発明による一実施例を第１図に従って説５明する。第
１図（２））は、本発明による半導体素子の構造断面図
である。ここで、１００は石英、ガラス等の透明絶縁基
板、１０１はリン等０厘価の不純物を有する多結晶シリ
コン、１０２け５ｆｆｌＯｚ等の眉間絶縁膜。
１図（２））は、本発明による半導体素子の構造断面図
である。ここで、１００は石英、ガラス等の透明絶縁基
板、１０１はリン等０厘価の不純物を有する多結晶シリ
コン、１０２け５ｆｆｌＯｚ等の眉間絶縁膜。
１０３け的記多結晶シリコンを酸化して得られる。
罹めて膜厚の小さい酸化膜、１０４は工ＴＯ膜である。
以下に製造方法を示す。
石英基板１００上Ｋ、減圧ＯＶＤ法により多結晶ｌ゛シ
リコン形成する。次に熱拡散法、イオン注入法によりリ
ンを拡散する。熱酸化、ＯＶＤ法忙より８？：０２１１
１を形成しｔ後、コにタクトホールな形成する。しかる
後、０２プラズマ処理によりコンタクトホール内の多結
晶シリコン上に数λ〜数十大の酸化膜を成長させる。最
後にＩＴＯをスパッタリング法により、配線形成したも
のｌ！ＩＺ第１図（ハ））である。この時、工程を簡略
化する為に、第１図の）のように、１０２の眉間絶縁膜
の形成を略してもよへ以上の様に形成した半導体素子の
ｌ −Ｖ特性を第１図（ｃ）に示す。この特性け、０２
ブラ°ズマ処理の条件、ＩＴＯ形成後の熱処理条件によ
り異なるが基本的にけ同図（Ｃ）の様な耐圧を有する非
直線形の特性となる。この特性は、通常のＭ工Ｍ素子の
特性と類似する。第１図面に本発明による半導体素子を
各画素の駆動用スイッチング素子として応用し次略図を
示す。ここで１０１は多結晶シリコン１０４及びｉｉ！
ｉｉ素を形成する１０４′はＩＴＯにより形成される。
リコン形成する。次に熱拡散法、イオン注入法によりリ
ンを拡散する。熱酸化、ＯＶＤ法忙より８？：０２１１
１を形成しｔ後、コにタクトホールな形成する。しかる
後、０２プラズマ処理によりコンタクトホール内の多結
晶シリコン上に数λ〜数十大の酸化膜を成長させる。最
後にＩＴＯをスパッタリング法により、配線形成したも
のｌ！ＩＺ第１図（ハ））である。この時、工程を簡略
化する為に、第１図の）のように、１０２の眉間絶縁膜
の形成を略してもよへ以上の様に形成した半導体素子の
ｌ −Ｖ特性を第１図（ｃ）に示す。この特性け、０２
ブラ°ズマ処理の条件、ＩＴＯ形成後の熱処理条件によ
り異なるが基本的にけ同図（Ｃ）の様な耐圧を有する非
直線形の特性となる。この特性は、通常のＭ工Ｍ素子の
特性と類似する。第１図面に本発明による半導体素子を
各画素の駆動用スイッチング素子として応用し次略図を
示す。ここで１０１は多結晶シリコン１０４及びｉｉ！
ｉｉ素を形成する１０４′はＩＴＯにより形成される。
前述した様に本発明の特性は、０２プラズマ条件ＩＴＯ
形成後の熱処理条件により制御できる。即チ、０２プラ
ズマの（パワー×処理時間）が大きい程、又、熱処理条
件の（温度×時間）／１′−大きい程第１図（ｃ）に示
す耐圧範囲を大きくできる。
形成後の熱処理条件により制御できる。即チ、０２プラ
ズマの（パワー×処理時間）が大きい程、又、熱処理条
件の（温度×時間）／１′−大きい程第１図（ｃ）に示
す耐圧範囲を大きくできる。
以上の様に１本発明による第１図（Ｃ）と従来技術の第
２図（ｂ）を比較してもわかる様に、０２プラズマ処理
により形成し次酸化膜を１層と考えても、３層あれば、
画素及び駆動用スイッチング素子を形成できる。又、多
結晶シリコンは、ＣＶＤ法によりＪｔ［でき、スパッタ
リング法によるＴαに比してスループットｈ；大きい。
２図（ｂ）を比較してもわかる様に、０２プラズマ処理
により形成し次酸化膜を１層と考えても、３層あれば、
画素及び駆動用スイッチング素子を形成できる。又、多
結晶シリコンは、ＣＶＤ法によりＪｔ［でき、スパッタ
リング法によるＴαに比してスループットｈ；大きい。
さらに、０プラズマ条件熱処理条件により容易に、特性
を制御できる。
を制御できる。
以上、本発明けＩＡ 工Ｍ素子のごとき特性を有する半
導体素子であり、上述した効果を有するものである。
導体素子であり、上述した効果を有するものである。
第１図は本発明による半導体素子を示すものである。
第１ 図（ａ）、 （ｂ）は構造断面図、（ｃ）けＩ
−Ｖ ４８性図、（めけ画素鷹成図、（ｅ）けＩ −Ｖ
特性図。 第２図（αｌｔＭＩＭ素子断面図、（ｂ）ＶｉＭｒＭ画
素構成図。 以 上 出邸人 株式会社 諏訪精工舎 手書４に未テ４厖面翻固 第１図（ｂ） 第１図（Ｃ） 羊斗オトオテ・＄Ｊ−１禾旗爪図 第１図（、ｄ） 羊邊株手”）−，１−Ｙ詩江区 第１図に） 門Ｉｌｌ渠）旧源認 第２図（卿 第２図（ｂ）
−Ｖ ４８性図、（めけ画素鷹成図、（ｅ）けＩ −Ｖ
特性図。 第２図（αｌｔＭＩＭ素子断面図、（ｂ）ＶｉＭｒＭ画
素構成図。 以 上 出邸人 株式会社 諏訪精工舎 手書４に未テ４厖面翻固 第１図（ｂ） 第１図（Ｃ） 羊斗オトオテ・＄Ｊ−１禾旗爪図 第１図（、ｄ） 羊邊株手”）−，１−Ｙ詩江区 第１図に） 門Ｉｌｌ渠）旧源認 第２図（卿 第２図（ｂ）
Claims (1)
- 【特許請求の範囲】 １）非単結晶シリコン薄膜と該シリコン薄膜の一表面に
形成される酸化膜、及び該酸化膜上に形成される透明導
電膜から成り、前記シリコン薄膜はIII価、あるいはＶ
価の不純物を有することを特徴とする半導体素子。 ２）特許請求範囲第１項に於いて、非単結晶シリコン薄
膜に、多結晶シリコンを用いることを特徴とする半導体
素子。 ３）特許請求範囲第１項に於いて、シリコン薄膜上の酸
化膜をＯ＿２プラズマにより形成することを特徴とする
半導体素子。 ４）特許請求範囲第１項に於いて、透明導電膜にＩＴＯ
を用いることを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174801A JPS6235565A (ja) | 1985-08-08 | 1985-08-08 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174801A JPS6235565A (ja) | 1985-08-08 | 1985-08-08 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235565A true JPS6235565A (ja) | 1987-02-16 |
Family
ID=15984900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174801A Pending JPS6235565A (ja) | 1985-08-08 | 1985-08-08 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611738A (ja) * | 1992-03-20 | 1994-01-21 | Philips Gloeilampenfab:Nv | 電子装置の製造方法 |
| US6703666B1 (en) * | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
-
1985
- 1985-08-08 JP JP60174801A patent/JPS6235565A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611738A (ja) * | 1992-03-20 | 1994-01-21 | Philips Gloeilampenfab:Nv | 電子装置の製造方法 |
| US6703666B1 (en) * | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US7276767B2 (en) | 1999-07-14 | 2007-10-02 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238558B2 (en) | Semiconductor device and method of fabricating the same | |
| EP0419160B1 (en) | Amorphous silicon semiconductor devices | |
| KR100710120B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JP2850850B2 (ja) | 半導体装置の製造方法 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JPS6235565A (ja) | 半導体素子 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| GB2166276A (en) | Liquid crystal display apparatus | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JPS61223721A (ja) | 液晶表示装置の製造方法 | |
| JPH02306664A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63172470A (ja) | 薄膜トランジスタ | |
| KR200161009Y1 (ko) | 다결정 실리콘 박막트랜지스터 액정표시판 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH0730122A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH09102610A (ja) | 平板型光弁駆動用半導体装置 |